JPH0316307A - 自動利得制御回路 - Google Patents

自動利得制御回路

Info

Publication number
JPH0316307A
JPH0316307A JP15145789A JP15145789A JPH0316307A JP H0316307 A JPH0316307 A JP H0316307A JP 15145789 A JP15145789 A JP 15145789A JP 15145789 A JP15145789 A JP 15145789A JP H0316307 A JPH0316307 A JP H0316307A
Authority
JP
Japan
Prior art keywords
signal
circuit
gain control
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15145789A
Other languages
English (en)
Other versions
JPH06101656B2 (ja
Inventor
Susumu Unosawa
卯之澤 進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15145789A priority Critical patent/JPH06101656B2/ja
Publication of JPH0316307A publication Critical patent/JPH0316307A/ja
Publication of JPH06101656B2 publication Critical patent/JPH06101656B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアナログ信号を自動的に利得を制御しつつ増幅
する自動利得制御回路に関する。
従来の技術 第3図は従来の自動利得制御回路の構或を示している。
第3図において17は信号入力端子で18の利得制御機
能付増幅器と19のAM検波回路に接続されて釦り19
の出力は積分回路に接続され、その出力は18の利得制
御端子に接続されて増幅率を変化させるように構戒され
ている。
次に上記従来例の動作について説明する。第3図におい
て17に信号が入カされるとその信号は19のAM検波
回路で信号の振幅或分の包絡線が出力され次に接続され
る20の積分回路で包絡線を平均値化し、その平均値化
出カを18の利得制御端子へ20の出力が大きい場合に
は増幅率を下げるように作用させ、17から入カされる
信号を増幅させ21の出力端子へ出力させる。
このように、上記従来の回路構戒であっても、入力信号
が搬送信号に変調された信号のような場合には、信号の
搬送信号の包絡線の平均値を抽出して、利得制御信号と
して作用させることができる。
発明が解決しようとする課題 しかしながら、上記従来の回路構或では連続する信号の
包結線を全時間で平均して利得制御信号として作用させ
るために、第4図の22に示すような断続する搬送信号
を持たない信号を入力信号として作用させると、19の
出力信号は23に示すようになり、2oの出力信号とし
て24に示すように入力信号の振幅,周期によって変化
してし甘い、21の出力端子に出力される信号は25に
示すように、17の入力信号を歪筐せた形で増幅してし
1うという問題があった。本発明はこのような従来の問
題を解決するものであり、連続搬送信号を持たない信号
に対しても自動利得制御が為し得る優れた回路を提供す
ることを目的とするものである。
課題を解決するための手段 本発明は上記目的を違或するために、利得制御信号を作
る課程に周波数弁別回路とAM検波回路とカウンタ回路
とモノマルチバイブレータ回路とサンプルホールド回路
を設け、一定の連続した特定周波数戊分の信号振幅をと
らえて増幅器の利得制御に作用するようにしたものであ
る。
作   用 本発明は上記のような構或によ夛次のような作用を有す
る。すなわち、周波数弁別回路で、入力信号の特定の周
波数或分のみを抽出し、その出力信号の振幅或分を抽出
するためにAM検波回路で包絡線を出力させる。一方特
定の周波数或分を抽出した結果の連続性をチェックする
ために抽出結果をカウントするカウンタ回路で、一定の
抽出回路を検出した場合には、そのカウント結果の信号
をマルチバイブレータ回路に作用させて、一定時間のパ
ルスを発生させ、それをAM検波回路で出力される包絡
線の振幅値をサンプルホールド回路にかいて、パルス発
生時間中をサンプリング時間とし、パルスが発生しない
時間をホールド時間としてそのサンプルホールド出力を
利得制御信号として増幅器に作用させることにより、連
続搬送信号がない入力信号に対しても信号歪を少なくし
た自動利得制御が実現することができる。
実施例 第1図は本発明の一実施例の構成を示すものである。第
1図に釦いて1は信号入力端子であり2の利得制御機能
付増幅器と3の周波数弁別器に接続され3の出力は、4
のAM検波回路と6のカウンタ回路と8のモノマルチバ
イブレータ回路に接続されている。8の出力は6に接続
され、6の出力ぱ了のモノマルチバイブレータ回路に接
続され7の出力は6のサンプルホールド回路へ接続され
、4の出力も6へ接続されて5の出力は2の利得制御端
子へ接続され2の出力は9の信号出力端子へ導ひかれる
次に上記実施例の動作について説明する。上記実施例に
ふ・いて第1図の1に第2図の10に示す信号入力があ
った場合、その信号は第1図の周波数弁別器3により、
1のt1の周期を持つ特定周波数信号のみ通過させると
3の出力信号は11のようになる。11の信号を入力す
るマルチバイブレータ回路8は、10に示すt1  よ
シ長い時間t3のパルス発生時間を有するリトリガブル
の特性を持つもので、その出力は16に示すように、1
1の信号が13≧t,を連続している場合にはパルスを
発生させ続けており、6のカウンタ回路へ入力され、パ
ルス発生時にはカウントイネープル状態に筐たバルス非
発生時にはカウントリセッ}1SIになるように作用さ
せる。カウンタ回路6は11の信号のサイクルをカウン
トj〜、一定の値に達した時、13に示すようにパルス
を発生させてカウントを停止させる。モノマルチブイブ
レータ回路アはeのパルス信号の立上がりに同期して1
4に示すようにt2の時間、パルス信号を出力し、6の
サンプルホールド回路へ、七,の時間は4のAM検波回
路の出力をサンプリング時間とし、7がパルスを発生し
ない時にはホールド時間とするように作用させるr方、
3の出力は4へ入力され包絡線出力を6へ入力されてサ
ンプルホールドされる信号として12に示すようにt1
  の時間に出力e0が出力される。5の出力は2の増
幅器の利得制御端子に接続され、利得制御信号として作
用させ、1の信号入力を増幅する2の出力は16に示す
ように9の信号出力端子へ出力されを。
このように、上記実施例によれば一定の連続した特定周
波数或分を持つ信号を周波数弁別器3とカウンタ回路6
とで抽出することができるため、一定時間の信号人力1
の信号レベルが、抽出する都度、検出し増幅器の利得制
御の変化点を作ることができ、非抽出時には一定の利得
を保つために歪が少なく利得制御しながら増幅できると
いう効果を有する。
発明の効果 本発明は上記実施例より明らかなように不連続に入力さ
れる信号における特定の周波数或分の一定時間内の平均
振幅値を抽出してそれに続く信号の利得制御信号とし次
の利得制御信号を抽出する1では以前の利得制御信号で
一定の利得制御をしたものであり、断続する搬送信号を
伴なう信号に対しての自動利得制御ができるという利点
を有する。そして、更に搬送信号を伴なわない信号に対
しても低歪率で自動利得制御ができるという効果を有す
る。
【図面の簡単な説明】
第1図は本発明の一実施例に釦ける自動利得制御回路の
概略ブロック図、第2図は同ブロック図の各要素ブロッ
クの信号タイムチャート、第3図は従来例の自動利得制
御回路の概略ブロック図、第4図は第3図の各要素ブロ
ック図の信号タイムチャートである。 1・・・・・・信号入力端子、2・・・・・・利得制御
機能付増幅器、3・・・・・・周波数弁別回路、4・・
・・・・AM検波回路、6・・・・・・サンプノレホー
ルド回路、6・・・・・・カウンタ回] 7・・・・・
・モノマルチバイブレータIn、8・・・・・・リトリ
ガプルモノマルチバイプレー夕回路、9・・・・・・信
号出力端子、10・・・・・・1の信号波形、11・・
・・・・3の出力信号、12・・・・・・4の出力信号
、13・・・・・・6の出力信号、14・・・・・・7
の出力信号、15・・・・・・8の出力信号、16・・
・・・・2の出力信号、17・・・・・・信号入力端子
、18・・・・・・利得制御機能付増福器、19・・・
・・・AM検波回路、20・・・・・・積分回路、21
・・・・・・信号出力端子、22・・・・・・1了の信
号波形、23・・・・・・19の出力信号、24・・・
・・・2oの出力信号、26・・・・・・18の出力信
号。

Claims (1)

    【特許請求の範囲】
  1.  利得制御機能付増幅器の利得制御に、周波数弁別回路
    と、AM検波回路と、カウンタ回路と、第1のタイミン
    グパルス発生回路と第2のタイミングパルス発生回路と
    サンプルホールド回路とを設け、同増幅器の入力信号を
    周波数弁別回路の入力に接続し、同出力をAM検波回路
    と、カウンタ回路と、第1のタイミングパルス発生回路
    との各入力に接続され、第1のタイミングパルス発生回
    路の出力はカウンタ回路のリセット入力に接続され、カ
    ウンタ回路の出力は第2のタイミングパルス発生回路の
    入力に接続され、第2のタイミングパルス発生回路の出
    力はサンプルホールド回路のサンプルホールド制御入力
    に接続され、AM検波回路の出力をサンプルホールド回
    路の信号入力に接続され、同出力を利得制御機能付増幅
    器の利得制御入力に接続するようにした自動利得制御回
    路。
JP15145789A 1989-06-13 1989-06-13 自動利得制御回路 Expired - Fee Related JPH06101656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15145789A JPH06101656B2 (ja) 1989-06-13 1989-06-13 自動利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15145789A JPH06101656B2 (ja) 1989-06-13 1989-06-13 自動利得制御回路

Publications (2)

Publication Number Publication Date
JPH0316307A true JPH0316307A (ja) 1991-01-24
JPH06101656B2 JPH06101656B2 (ja) 1994-12-12

Family

ID=15518980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15145789A Expired - Fee Related JPH06101656B2 (ja) 1989-06-13 1989-06-13 自動利得制御回路

Country Status (1)

Country Link
JP (1) JPH06101656B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131335A (ja) * 2006-11-21 2008-06-05 Seiko Npc Corp 利得制御回路及び電波受信回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008131335A (ja) * 2006-11-21 2008-06-05 Seiko Npc Corp 利得制御回路及び電波受信回路

Also Published As

Publication number Publication date
JPH06101656B2 (ja) 1994-12-12

Similar Documents

Publication Publication Date Title
EP0272126A3 (en) Self-adjusting oscilloscope
GB1338591A (en) Adaptive signal detection system
GB1537426A (en) Circuit for converting ac voltage into a dc voltage
US3679986A (en) Non-linear feedback gain control and peak detector system
US4767997A (en) Circuit arrangement for processing signals from a nuclear detector
KR910005056A (ko) 셀프-타이밍을 인정하는 채널
JPH0316307A (ja) 自動利得制御回路
US3058113A (en) Noise elimination circuit for pulse duration modulation recording
US4721855A (en) Method and apparatus for rapid measurements of electrical signals at circuit nodes of integrated circuits in which noise signals are also detected
CN212514771U (zh) 一种采集电压处理装置
GB1156096A (en) Signal Sampling Circuit.
US3818357A (en) Integrator providing automatic tangential base-line correction
JP2785074B2 (ja) 信号取込み回路
JPS54100652A (en) Sampler
JPS5460814A (en) Timing circuit of dipulse system
CN115754467A (zh) 一种电网频率检测装置及方法
GB1404961A (en) Measurement of timing jitter on pcm systems
SU803110A1 (ru) Входное устройство приемника одно-пОлюСНыХ ТЕлЕгРАфНыХ СигНАлОВ
GB1287152A (en) Automatic synchronizing system
KR940006264B1 (ko) 시보에 의한 자동 시간조정방법
SU1285510A1 (ru) Устройство дл приема импульсных сигналов
NL133956C (ja)
JPH0418496B2 (ja)
Syage et al. Ultrahigh dynamic range digitizer/counter for LIDAR
JPS62137578A (ja) 波形整形方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees