JPH0316031B2 - - Google Patents

Info

Publication number
JPH0316031B2
JPH0316031B2 JP59048370A JP4837084A JPH0316031B2 JP H0316031 B2 JPH0316031 B2 JP H0316031B2 JP 59048370 A JP59048370 A JP 59048370A JP 4837084 A JP4837084 A JP 4837084A JP H0316031 B2 JPH0316031 B2 JP H0316031B2
Authority
JP
Japan
Prior art keywords
circuit
information
shift register
segment
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59048370A
Other languages
Japanese (ja)
Other versions
JPS60191296A (en
Inventor
Kazuaki Sumya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furuno Electric Co Ltd
Original Assignee
Furuno Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furuno Electric Co Ltd filed Critical Furuno Electric Co Ltd
Priority to JP4837084A priority Critical patent/JPS60191296A/en
Publication of JPS60191296A publication Critical patent/JPS60191296A/en
Publication of JPH0316031B2 publication Critical patent/JPH0316031B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (a) 技術分野 この発明は液晶のセグメント電極やコモン電極
のオン、オフ情報に基づいて電極間に印加する交
流電圧を形成する液晶表示器駆動回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field The present invention relates to a liquid crystal display drive circuit that forms an alternating current voltage to be applied between electrodes based on on/off information of segment electrodes and common electrodes of a liquid crystal.

(b) 従来技術とその欠点 液晶(以下、LCDと略す)を駆動するには、
一般にコモン電極とセグメント電極間に数10Hz程
度の交流矩形波を印加する。表示したいセグメン
トに対しは、そのセグメント電極に加える矩形波
の位相をコモン電極に加える矩形波の位相に対し
て逆にする。表示を消したいセグメントに対して
は、その電極に印加する矩形波の位相とコモン電
極に加える矩形波の位相を同位相にする。第1図
はこの関係を示す。図のAはコモン電極に加えら
れる矩形波を示す。Bはセグメント電極に加えら
れる矩形波を示す。又Cはコモン電極とセグメン
ト電極間に印加される電圧の状態を示している。
期間Pの範囲は矩形波Aと矩形波Bとが逆位相に
なつている期間を示す。またそれ以外の期間では
両方の矩形波は同位相にある。したがつて、期間
Pでは液晶表示器に印加される電圧が2(VDD−
VSS)となつて、その電圧が印加されているセ
グメントが表示され、それ以外の期間においては
表示されないことになる。第2図はセグメント電
極に加える矩形波をコモン電極に加えられている
矩形波に対して逆位相にするための回路例であ
る。図示のようにイクスクルーシブオア回路
EORの入力端子a,bにそれぞれセグメント電
極オン、オフ情報であるセグメント制御信号S1
および矩形波状の発振パルスS2を導き、発振パ
ルスをそのままコモン電極に加え、イクスクルー
シブオア回路EORの出力をセグメント電極に加
える。この構成によつてセグメント制御信号をオ
ンする期間だけコモン電極に加えられる矩形波に
対してセグメント電極に加えられる矩形波の位相
を逆位相にすることができる。
(b) Prior art and its drawbacks To drive a liquid crystal (hereinafter abbreviated as LCD),
Generally, an AC rectangular wave of several tens of Hz is applied between the common electrode and the segment electrodes. For a segment to be displayed, the phase of the rectangular wave applied to the segment electrode is reversed to the phase of the rectangular wave applied to the common electrode. For a segment whose display is to be erased, the phase of the rectangular wave applied to that electrode and the phase of the rectangular wave applied to the common electrode are set to be the same phase. Figure 1 shows this relationship. A in the figure shows a rectangular wave applied to the common electrode. B shows a square wave applied to the segment electrodes. Further, C indicates the state of the voltage applied between the common electrode and the segment electrode.
The range of period P indicates a period during which rectangular wave A and rectangular wave B are in opposite phases. Further, in other periods, both rectangular waves are in the same phase. Therefore, during period P, the voltage applied to the liquid crystal display is 2 (VDD-
VSS), and the segment to which that voltage is applied is displayed, and is not displayed in other periods. FIG. 2 is an example of a circuit for making the rectangular waves applied to the segment electrodes have an opposite phase to the rectangular waves applied to the common electrodes. Exclusive OR circuit as shown
Segment control signal S1, which is segment electrode on/off information, is input to EOR input terminals a and b, respectively.
And a rectangular waveform oscillation pulse S2 is derived, the oscillation pulse is directly applied to the common electrode, and the output of the exclusive OR circuit EOR is applied to the segment electrode. With this configuration, the phase of the rectangular wave applied to the segment electrodes can be made opposite to the rectangular wave applied to the common electrode only during the period when the segment control signal is turned on.

従来の液晶表示器駆動回路は、上記のイクスク
ル−シブオア回路EORを各セグメントに対応し
て設け、表示情報に基づいて、セグメント制御信
号S1を“H”にするイクスクルーシブオア回路
EORを選択するようにしていた。しかし、この
ような構成では、表示情報に基づいてイクスクル
ーシブオア回路EORを選択するのにセグメント
数に等しいセグメント制御信号を入力する必要が
あり、表示桁数が多くなるとデコーダを使用して
も周辺回路との接続が複雑化するのを避けること
ができない欠点があつた。また、デコードの組み
合わせを最小限に設定して接続ライン数をできる
だけ少なくする回路も実用化されているが、この
ような駆動回路ではデコードされる組み合わせ以
外のセグメント表示をできない不都合があり、表
示態様の設計が制限される欠点があつた。
A conventional liquid crystal display drive circuit is an exclusive OR circuit in which the above-mentioned exclusive OR circuit EOR is provided corresponding to each segment, and the segment control signal S1 is set to "H" based on display information.
I was trying to select EOR. However, in such a configuration, it is necessary to input a segment control signal equal to the number of segments to select the exclusive OR circuit EOR based on the display information, and when the number of display digits increases, even if a decoder is used The drawback was that connections with peripheral circuits were unavoidably complicated. In addition, circuits that minimize the number of connection lines by setting the number of decode combinations to a minimum have been put into practical use, but such drive circuits have the disadvantage that they cannot display segments other than the decoded combinations, and the display format The drawback was that the design was limited.

(c) 発明の目的 この発明の目的は上記の欠点を解消し、周辺回
路との接続が非常に簡単となり、また矩形波をコ
モン電極、セグメント電極にそれぞれ加えるのに
発振パルスを使用しなくてもよく、またその矩形
波のデユーテイー比が正確に1/2となる液晶表示
器駆動回路を提供することにある。
(c) Purpose of the Invention The purpose of the present invention is to eliminate the above-mentioned drawbacks, to simplify connection with peripheral circuits, and to eliminate the need to use oscillation pulses to apply rectangular waves to the common electrode and segment electrodes. Another object of the present invention is to provide a liquid crystal display driving circuit in which the duty ratio of the rectangular wave is exactly 1/2.

(d) 発明の構成 この発明は、液晶表示器の各電極のオン、オフ
情報をクロツクに同期してそのクロツクで動作す
るシフトレジスタへシリアルに導く外部入力回路
と、前記シフトレジスタの出力情報を一定時間毎
に信号反転させてそのシフトレジスタの入力にシ
リアルに帰還させる巡回回路と、前記外部入力回
路と前記巡回回路の動作を切り換える切換回路
と、前記シフトレジスタのシフト回数を計数する
カウンタと、このカウンタで前記シフトレジスタ
の全シフト段数を計数したときそのシフトレジス
タの出力情報を記憶するラツチ回路と、を有し、
前記ラツチ回路の記憶情報のうちコモン電極のオ
ン、オフ情報と各セグメント電極のオン、オフ情
報をそれぞれコモン制御信号と各セグメント制御
信号として液晶表示器のコモン電極と各セグメン
ト電極に印加することを特徴とする。すなわち、
外部入力回路はシフトレジスタに対してコモン制
御信号と各セグメント制御信号をシリアルに入力
し、巡回回路は前記シフトレジスタの内容を一定
時間毎に信号反転させ、切換回路は外部入力回路
による前記シフトレジスタへのコモン電極のオ
ン、オフ情報と各セグメント電極のオン、オフ情
報の入力動作と前記巡回回路によるシフトレジス
タの記憶内容の信号反転とを切り換える。また、
カウンタは前記シフトレジスタのシフト回数を計
数し、ラツチ回路はカウンタがシフトレジスタの
全シフト段数分計数したときシフトレジスタの出
力信号を記憶する。従つてこのラツチ回路にはコ
モン制御信号と各セグメント制御信号がラツチさ
れることになり、それぞれの信号が液晶表示器の
コモン電極と各セグメント電極に印加される。上
記ラツチ回路の内容は上記巡回回路の作用によつ
て一定時間毎に信号反転されるため、液晶表示器
には所謂交番電圧印加によるスタテイツク駆動が
行われる。
(d) Structure of the Invention The present invention comprises an external input circuit that synchronizes on/off information of each electrode of a liquid crystal display to a shift register operated by the clock, and an external input circuit that synchronizes with a clock and serially leads the output information of the shift register. a cyclic circuit that inverts a signal at regular intervals and serially feeds it back to the input of the shift register; a switching circuit that switches the operation of the external input circuit and the cyclic circuit; and a counter that counts the number of shifts of the shift register; a latch circuit that stores output information of the shift register when the counter counts the total number of shift stages of the shift register;
Of the information stored in the latch circuit, the on/off information of the common electrode and the on/off information of each segment electrode are applied as a common control signal and each segment control signal to the common electrode and each segment electrode of the liquid crystal display, respectively. Features. That is,
The external input circuit serially inputs the common control signal and each segment control signal to the shift register, the cyclic circuit inverts the contents of the shift register at fixed time intervals, and the switching circuit inputs the common control signal and each segment control signal to the shift register by the external input circuit. inputting operation of on/off information of the common electrode and on/off information of each segment electrode, and signal inversion of the contents stored in the shift register by the circulation circuit. Also,
A counter counts the number of shifts of the shift register, and a latch circuit stores an output signal of the shift register when the counter has counted the total number of shift stages of the shift register. Therefore, the common control signal and each segment control signal are latched in this latch circuit, and the respective signals are applied to the common electrode and each segment electrode of the liquid crystal display. Since the contents of the latch circuit are inverted at regular intervals by the action of the circuit, the liquid crystal display is statically driven by the application of a so-called alternating voltage.

(e) 実施例 第3図はこの発明の実施例である液晶表示器駆
動回路のブロツク図である。
(e) Embodiment FIG. 3 is a block diagram of a liquid crystal display driving circuit according to an embodiment of the present invention.

図において、1は図示しないCPUから液晶の
各電極のオン、オフ情報、即ち表示情報を受ける
外部入力回路である。この外部入力回路1は表示
情報がCPU等からパラレルで送られる場合には、
その表示情報の発生部(CPU側)に設けられる。
表示情報がシリアルである場合には、その表示情
報の発生部(CPU側)またはその出力が導かれ
る切り換え回路側(LCD側)に設けられる。表
示情報はコモン電極のオン、オフ情報(コモン制
御信号)およびすべてのセグメント電極のオン、
オフ情報(セグメント制御信号)で構成される。
外部入力回路1にはこの表示情報の他、クロツク
CL1が入力され、前記各電極のオン、オフ情報
をクロツクCL1に同期して切り換え回路2の入
力端子A1,A2に出力す。
In the figure, reference numeral 1 denotes an external input circuit that receives on/off information of each electrode of the liquid crystal, that is, display information from a CPU (not shown). When the display information is sent in parallel from the CPU etc., this external input circuit 1
It is provided in the display information generation section (CPU side).
If the display information is serial, it is provided on the display information generating section (CPU side) or on the switching circuit side (LCD side) to which its output is guided. Display information includes common electrode on/off information (common control signal) and all segment electrodes on/off information (common control signal).
Consists of off information (segment control signal).
In addition to this display information, the external input circuit 1 also includes a clock.
CL1 is input, and the on/off information of each electrode is outputted to input terminals A1 and A2 of the switching circuit 2 in synchronization with the clock CL1.

前記切り換え回路2はA1〜A4の第1の入力
端子およびB1〜B4の第2の入力端子と、Y1
〜Y4の出力端子と、切り換え端子Sとを有す
る。切り換え端子SにはCPU側から切り換え信
号が入力する。その信号が“H”のときには入力
端子A1〜A4を出力端子Y1〜Y4に接続す
る。また切り換え信号が“L”のときには入力端
子B1〜B4を出力端子Y1〜Y4に接続する。
The switching circuit 2 has first input terminals A1 to A4, second input terminals B1 to B4, and Y1 to B4.
It has an output terminal of ~Y4 and a switching terminal S. A switching signal is input to the switching terminal S from the CPU side. When the signal is "H", input terminals A1 to A4 are connected to output terminals Y1 to Y4. Further, when the switching signal is "L", the input terminals B1 to B4 are connected to the output terminals Y1 to Y4.

前記切り換え回路2の出力端子Y1,Y2はそ
れぞれシフトレジスタ3のデータ入力端子D、ク
ロツク入力端子CLKに接続されている。シフト
レジスタ3はその全シフト段数がLCD4の全セ
グメント電極数+コモン電極数の数に等しく設定
されている。シフトレジスタ3の出力情報はパラ
レルにラツチ回路5に導かれ、ラツチ情報はさら
にLCD4の各電極に導かれている。
The output terminals Y1 and Y2 of the switching circuit 2 are connected to the data input terminal D and the clock input terminal CLK of the shift register 3, respectively. The total number of shift stages of the shift register 3 is set equal to the total number of segment electrodes of the LCD 4 + the number of common electrodes. The output information of the shift register 3 is led in parallel to the latch circuit 5, and the latch information is further led to each electrode of the LCD 4.

また前記シフトレジスタ3の最上段出力端子
Qmaxは信号反転回路6に接続され、その信号反
転回路6の出力は前記切り換え回路2の第2の入
力端子の端子B1に導かれる。
Also, the top output terminal of the shift register 3
Qmax is connected to a signal inversion circuit 6, and the output of the signal inversion circuit 6 is guided to the second input terminal B1 of the switching circuit 2.

さらに前記シフトレジスタ3の全シフト段数を
計数したとき、出力端子Q2からオーバフロー信
号を出力するカウンタ7が設けられている。この
カウンタ7はクロツクCL1を計数し、切り換え
回路2の入力端子B2にクロツクCL1に同期し
たパルスを導くとともに、計数値がオーバーフロ
ーしたときに入力端子B4にオーバーフロー信号
を導く。また切り換え回路2の出力端子Y4が立
ち上がつたときにリセツトされる。
Furthermore, a counter 7 is provided which outputs an overflow signal from an output terminal Q2 when the total number of shift stages of the shift register 3 is counted. This counter 7 counts the clock CL1, introduces a pulse synchronized with the clock CL1 to the input terminal B2 of the switching circuit 2, and also introduces an overflow signal to the input terminal B4 when the counted value overflows. Further, it is reset when the output terminal Y4 of the switching circuit 2 rises.

以上の構成において、信号反転回路6は本発明
の巡回回路を構成する。
In the above configuration, the signal inversion circuit 6 constitutes a cyclic circuit of the present invention.

次に上記液晶表示器駆動回路の動作を説明す
る。
Next, the operation of the liquid crystal display driving circuit will be explained.

最初に切り換え信号が“H”に設定され、切り
換え回路2において入力端子A1〜A4と出力端
子Y1〜Y4とを接続する。また外部入力回路1
に対して表示情報およびクロツクCL1が入力さ
れる。外部入力回路1は各信号のオン、オフ情報
をクロツクCL1に同期してシリアルに切り換え
回路2の入力端子A1に出力し、またクロツク
CL1も同時に入力端子A2に出力する。入力端
子A1〜A4と出力端子Y1〜Y4とが接続され
ているため、上記各電極のオン、オフ情報はシフ
トレジスタ3のデータ入力端子Dに導かれる。ま
たクロツクCL1もクロツク入力端子CLKに導か
れる。これによつてシフトレジスタ3はシリアル
に入力されてくるオン、オフ情報をクロツク
CLKに同期して順次シフトしていく。切り換え
信号は外部入力回路1から切り換え回路2に対し
てすべての表示情報(各電極のオン、オフ情報)
を出力し終わつたとき“L”に設定される。これ
によつて切り換え回路2の入力端子B1〜B4が
出力端子Y1〜Y4に接続される。一方、カウン
タ7はクロツクCL1を計数していき、その計数
値がシフトレジスタ3の全シフト段数に一致した
ときオーバーフロー信号を切り換え回路2の入力
端子B4に出力する。入力端子B1〜B4は出力
端子Y1〜Y4に接続されているため、上記オー
バーフロー信号はその立ち上がりでカウンタ7を
リセツトするとともにラツチ回路5にラツチ信号
として出力する。カウンタ7がリセツトされるこ
とによつて、上記オーバーフロー信号も立ち下が
るが、そのオーバーフロー信号が立ち下がつたと
き、即ち上記ラツチ信号が立ち下がつたときシフ
トレジスタ3の出力情報がラツチ回路5にラツチ
される。このときのタイミングを第4図に示して
いる。ラツチ回路5がシフトレジスタ3の出力情
報をラツチすると、そのラツチ内容に従つて
LCD4の各セグメント電極およびコモン電極を
オン、オフする。
First, the switching signal is set to "H" to connect the input terminals A1 to A4 and the output terminals Y1 to Y4 in the switching circuit 2. Also, external input circuit 1
The display information and clock CL1 are input to the input signal. External input circuit 1 serially outputs on/off information of each signal to input terminal A1 of switching circuit 2 in synchronization with clock CL1.
CL1 is also output to input terminal A2 at the same time. Since the input terminals A1 to A4 and the output terminals Y1 to Y4 are connected, the on/off information of each electrode is guided to the data input terminal D of the shift register 3. Clock CL1 is also led to clock input terminal CLK. This allows the shift register 3 to clock the ON/OFF information that is input serially.
Shifts sequentially in synchronization with CLK. The switching signal is all display information (on/off information for each electrode) from external input circuit 1 to switching circuit 2.
It is set to "L" when outputting is completed. This connects the input terminals B1 to B4 of the switching circuit 2 to the output terminals Y1 to Y4. On the other hand, the counter 7 counts the clock CL1, and when the counted value matches the total number of shift stages of the shift register 3, it outputs an overflow signal to the input terminal B4 of the switching circuit 2. Since the input terminals B1 to B4 are connected to the output terminals Y1 to Y4, the overflow signal resets the counter 7 at its rising edge and is output to the latch circuit 5 as a latch signal. When the counter 7 is reset, the overflow signal also falls, but when the overflow signal falls, that is, when the latch signal falls, the output information of the shift register 3 is transferred to the latch circuit 5. Latched. The timing at this time is shown in FIG. When the latch circuit 5 latches the output information of the shift register 3, the
Turn on and off each segment electrode and common electrode of LCD4.

また、前記カウンタ7がリセツトされた後、再
びクロツクCL1を計数し始めると、信号反転回
路6がシフトレジスタ3の最上段出力端子Qmax
の出力情報を反転して切り換え回路2の入力端子
B1に出力する。このため、シフトレジスタ3に
は、最初に外部入力回路1から入力された表示情
報の信号反転情報がクロツクに同期して入力さ
れ、上記と同じようにシフト動作が進められる。
そして、カウンタ7がシフトレジスタ3の全シフ
ト段数計数すると、オーバーフロー信号の立ち上
がりによつてカウンタ7をリセツトするととも
に、そのオーバーフロー信号をラツチ信号として
ラツチ回路5に供給し、ラツチ信号の立ち下がり
でシフトレジスタ3の出力情報を再びラツチす
る。以下、上記の動作を繰り返し、シフトレジス
タ3の出力情報の巡回とシフトレジスタ3の出力
情報のラツチを繰り返していく。
Further, when the counter 7 starts counting the clock CL1 again after being reset, the signal inversion circuit 6 outputs the output terminal Qmax of the shift register 3 at the top stage.
The output information is inverted and output to the input terminal B1 of the switching circuit 2. Therefore, the signal inversion information of the display information that is first input from the external input circuit 1 is input to the shift register 3 in synchronization with the clock, and the shift operation proceeds in the same manner as described above.
When the counter 7 counts all the shift stages of the shift register 3, the counter 7 is reset at the rising edge of the overflow signal, and the overflow signal is supplied as a latch signal to the latch circuit 5, and the shift stage is shifted at the falling edge of the latch signal. The output information of register 3 is latched again. Thereafter, the above operation is repeated, and the output information of the shift register 3 is circulated and the output information of the shift register 3 is latched.

上記の動作において、シフトレジスタ3の一つ
の出力情報に注目すれば、ラツチ信号が発生する
毎に出力情報が反転を繰り返してデユーテイ比1/
2の矩形波になることが分る。同様に他の出力情
報も反転を繰り返しデユーテイ比1/2の矩形波と
なる。そこで、LCD駆動条件から、コモン電極
とセグメント電極間に印加される矩形波が同位相
であればそのセグメントが表示されず、また逆位
相であればそのセグメントが表示されるので、シ
フトレジスタ3に対して最初に外部から表示情報
を転送する場合にコモン電極の表示情報(オン、
オフ情報)を“L”に設定すれば、表示したいセ
グメントの情報だけ“H”にすればよいことにな
る。第5図はシフトレジスタ3の出力情報とラツ
チ信号とのタイミング関係を示す図である。出力
端子Q1がコモンに対応し、出力端子Q2,Q1
0がそれぞれセグメント1、セグメント2に対応
するものとすれば、図の例ではセグメント1の表
示情報はコモンの情報と逆位相であるので、セグ
メント1は表示状態となる。またセグメント2の
情報はコモン情報と同位相であるので、そのセグ
メント2は非表示状態となる。
In the above operation, if we pay attention to one output information of the shift register 3, the output information is repeatedly inverted every time a latch signal is generated, and the duty ratio is 1/
It can be seen that the result is a square wave of 2. Similarly, other output information repeats inversion and becomes a rectangular wave with a duty ratio of 1/2. Therefore, according to the LCD driving conditions, if the rectangular waves applied between the common electrode and the segment electrode are in the same phase, the segment will not be displayed, and if the rectangular waves are in opposite phase, the segment will be displayed. On the other hand, when transmitting display information from the outside for the first time, common electrode display information (on,
If the off information) is set to "L", only the information of the segment desired to be displayed needs to be set to "H". FIG. 5 is a diagram showing the timing relationship between the output information of the shift register 3 and the latch signal. Output terminal Q1 corresponds to common, output terminal Q2, Q1
If 0 corresponds to segment 1 and segment 2, respectively, then in the example shown in the figure, the display information of segment 1 is in the opposite phase to the common information, so segment 1 is in the display state. Furthermore, since the information of segment 2 is in the same phase as the common information, segment 2 is in a non-display state.

(f) 発明の効果 以上のようにこの発明によれば、液晶の各電極
のオン、オフ情報をクロツクに同期してそのクロ
ツクで動作するシフトレジスタにシリアルに導く
ようにしたので、スタテイツク駆動方式でありな
がら周辺回路との接続ライン数が非常に少なくな
る。また、液晶表示器のコモン電極に与えるべき
コモン制御信号を発生するための特別なタイミン
グ信号発生回路や駆動回路が不要となる。さらに
LCD駆動波形は直流分を造らないことが必要で
ある一方において、矩形波のデユーテイー比が1/
2からずれると実効的に直流成分が印加されるこ
とになるが、この発明によれば、シフトレジスタ
の出力情報が一巡する毎に反転情報としてラツチ
されるため、その周期が一定となり、セグメント
やコモンの各電極へ印加される電圧はデユーテイ
比が1/2の完全な矩形波となる。
(f) Effects of the Invention As described above, according to the present invention, since the on/off information of each electrode of the liquid crystal is synchronized with the clock and serially guided to the shift register operated by the clock, the static drive method is not possible. However, the number of connection lines with peripheral circuits is extremely small. Furthermore, a special timing signal generation circuit or drive circuit for generating a common control signal to be applied to the common electrode of the liquid crystal display becomes unnecessary. moreover
While it is necessary that the LCD drive waveform does not generate a DC component, the duty ratio of the square wave is 1/1.
However, according to the present invention, the output information of the shift register is latched as inverted information every time it goes around, so the period is constant and the segment and The voltage applied to each common electrode becomes a perfect rectangular wave with a duty ratio of 1/2.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は液晶の駆動波形を示す図、第2図は従
来の液晶表示器駆動回路で第1図に示す駆動波形
を形成する回路図である。第3図はこの発明の実
施例である液晶表示器駆動回路のブロツク図、第
4図はシフトレジスタ出力情報のラツチ時タイミ
ングチヤート、第5図はラツチ信号とシフトレジ
スタの出力情報とのタイミング関係をを示す図で
ある。 1……外部入力回路、2……切り換え回路、3
……シフトレジスタ、4……液晶表示器
(LCD)、5……ラツチ回路、6……信号反転回
路、7……カウンタ。
FIG. 1 is a diagram showing driving waveforms of liquid crystal, and FIG. 2 is a circuit diagram for forming the driving waveform shown in FIG. 1 using a conventional liquid crystal display driving circuit. FIG. 3 is a block diagram of a liquid crystal display drive circuit according to an embodiment of the present invention, FIG. 4 is a timing chart when shift register output information is latched, and FIG. 5 is a timing relationship between a latch signal and shift register output information. FIG. 1...External input circuit, 2...Switching circuit, 3
...Shift register, 4...Liquid crystal display (LCD), 5...Latch circuit, 6...Signal inversion circuit, 7...Counter.

Claims (1)

【特許請求の範囲】[Claims] 1 液晶表示器の各電極のオン、オフ情報をクロ
ツクに同期してそのクロツクで動作するシフトレ
ジスタへシリアルに導く外部入力回路と、前記シ
フトレジスタの出力情報を一定時間毎に信号反転
させてそのシフトレジスタの入力にシリアルに帰
還させる巡回回路と、前記外部入力回路と前記巡
回回路の動作を切り換える切換回路と、前記シフ
トレジスタのシフト回数を計数するカウンタと、
このカウンタで前記シフトレジスタの全シフト段
数を計数したときそのシフトレジスタの出力情報
を記憶するラツチ回路と、を有し、前記ラツチ回
路の記憶情報のうちコモン電極のオン、オフ情報
と各セグメント電極のオン、オフ情報をそれぞれ
コモン制御信号と各セグメント制御信号とし液晶
表示器のコモン電極と各セグメント電極に印加す
ることを特徴とする液晶表示器駆動回路。
1. An external input circuit that synchronizes the on/off information of each electrode of the liquid crystal display with a clock and serially leads it to a shift register operated by the clock, and an external input circuit that inverts the output information of the shift register at regular intervals. a cyclic circuit that serially feeds back to the input of the shift register, a switching circuit that switches between the operation of the external input circuit and the cyclic circuit, and a counter that counts the number of shifts of the shift register;
a latch circuit that stores output information of the shift register when the counter counts the total number of shift stages of the shift register, and among the information stored in the latch circuit, on/off information of the common electrode and each segment electrode A liquid crystal display drive circuit characterized in that on/off information is applied as a common control signal and each segment control signal to a common electrode and each segment electrode of a liquid crystal display, respectively.
JP4837084A 1984-03-13 1984-03-13 Liquid crystal display driving circuit Granted JPS60191296A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4837084A JPS60191296A (en) 1984-03-13 1984-03-13 Liquid crystal display driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4837084A JPS60191296A (en) 1984-03-13 1984-03-13 Liquid crystal display driving circuit

Publications (2)

Publication Number Publication Date
JPS60191296A JPS60191296A (en) 1985-09-28
JPH0316031B2 true JPH0316031B2 (en) 1991-03-04

Family

ID=12801446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4837084A Granted JPS60191296A (en) 1984-03-13 1984-03-13 Liquid crystal display driving circuit

Country Status (1)

Country Link
JP (1) JPS60191296A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS564183A (en) * 1979-06-21 1981-01-17 Casio Computer Co Ltd Display system
JPS5865482A (en) * 1981-10-15 1983-04-19 株式会社東芝 Data transfer controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS564183A (en) * 1979-06-21 1981-01-17 Casio Computer Co Ltd Display system
JPS5865482A (en) * 1981-10-15 1983-04-19 株式会社東芝 Data transfer controller

Also Published As

Publication number Publication date
JPS60191296A (en) 1985-09-28

Similar Documents

Publication Publication Date Title
EP0295802B1 (en) Liquid crystal display device
TW518534B (en) Liquid crystal driving circuit and liquid crystal display device
JPS5821793A (en) Driving of liquid crystal display
JPH0473845B2 (en)
EP0406900B1 (en) Driving circuit for liquid crystal display apparatus
JPH0316031B2 (en)
JPS5824752B2 (en) densid cay
JP2734570B2 (en) Liquid crystal display circuit
JP3436680B2 (en) Display device drive circuit
JPH0711746B2 (en) LCD driving method
JPH0638149A (en) Drive circuit for lcd panel
JP3057346B2 (en) Driving method of liquid crystal display element
JPS62262030A (en) Liquid crystal driving controller
JP2001100688A (en) Method and circuit for driving display device
KR950009242Y1 (en) Control circuit for lcd
JPH0628864Y2 (en) Image display device
JPH0469392B2 (en)
JPH04251288A (en) Contrast improving circuit for liquid crystal display device
JPH01185597A (en) Common driving circuit for liquid crystal display
JP3004603B2 (en) Driving circuit for display device and liquid crystal display device
JPH0248873Y2 (en)
JPH0544039B2 (en)
JPH10124011A (en) Liquid crystal display device and liquid crystal driving method
JPS60241091A (en) Liquid crystal driving circuit
JPH052374A (en) Liquid crystal display device