JPH03154823A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPH03154823A JPH03154823A JP1293183A JP29318389A JPH03154823A JP H03154823 A JPH03154823 A JP H03154823A JP 1293183 A JP1293183 A JP 1293183A JP 29318389 A JP29318389 A JP 29318389A JP H03154823 A JPH03154823 A JP H03154823A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- temperature characteristics
- detection signal
- resistors
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 claims abstract description 49
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、検出素子（例えば、ホール素子、磁気抵抗素
子等）の検出信号を波形整形する波形整形回路に関する
ものである。
子等）の検出信号を波形整形する波形整形回路に関する
ものである。
従来、例えばホール素子の検出信号の温度特性を補償す
るために、第２図に示すしきい値電圧■ｒｅｆを得るた
めの抵抗１１または定＠流回路３０１３１に所望の温度
特性を持つ素子を使用する波形整形回路が開示されてい
る（例えば、特開昭６２−８６７７７号公報）。
るために、第２図に示すしきい値電圧■ｒｅｆを得るた
めの抵抗１１または定＠流回路３０１３１に所望の温度
特性を持つ素子を使用する波形整形回路が開示されてい
る（例えば、特開昭６２−８６７７７号公報）。
（発明が解決しようとする課題〕
ところが、温度特性のパラメータである温度係数は素子
の物性により一義的に決まる。また、素子を変えても温
度係数は離散的にしか存在しない。
の物性により一義的に決まる。また、素子を変えても温
度係数は離散的にしか存在しない。
したがって、ホール素子のような検出素子１０の検出信
号の温度特性を十分に補償するように抵抗１１を選んだ
り、定電流回路３０．３１を設計することは非常に困難
であるという問題点がある。
号の温度特性を十分に補償するように抵抗１１を選んだ
り、定電流回路３０．３１を設計することは非常に困難
であるという問題点がある。
本発明は、前述のような問題点を解決するためになされ
たものであり、その目的とするところは、検出素子１０
の検出信号の温度特性を筒車な回路構成で精度良く補償
する波形整形回路を提供することにある。
たものであり、その目的とするところは、検出素子１０
の検出信号の温度特性を筒車な回路構成で精度良く補償
する波形整形回路を提供することにある。
本発明は、検出素子と、
前記検出素子から出力される検出信号が入力される一対
の入力端を有し、前記検出信号に応じて所定の処理を行
う処理手段と、 前記一対の入力端の一方に接続される第１抵抗と、 前記一対の入力端の他方に接続される第２抵抗と、 前記第１および第２抵抗のそれぞれに定電流を供給する
定電流回路とを有し、 前記検出信号の温度特性を補償すべく前記第１抵抗によ
る第１電圧降下と前記第２抵抗による第２電圧降下との
相対的な温度特性を設定した波形整形回路を要旨とする
。
の入力端を有し、前記検出信号に応じて所定の処理を行
う処理手段と、 前記一対の入力端の一方に接続される第１抵抗と、 前記一対の入力端の他方に接続される第２抵抗と、 前記第１および第２抵抗のそれぞれに定電流を供給する
定電流回路とを有し、 前記検出信号の温度特性を補償すべく前記第１抵抗によ
る第１電圧降下と前記第２抵抗による第２電圧降下との
相対的な温度特性を設定した波形整形回路を要旨とする
。
そして、前記第１抵抗は、
前記第２抵抗とは異なる温度特性を有するようにすると
好ましい。
好ましい。
また、前記定電流回路は、
前記検出信号の温度特性を補償すべく前記第１および第
２抵抗へ供給される定電流の相対的な温度特性を設定し
たようにしても良い。
２抵抗へ供給される定電流の相対的な温度特性を設定し
たようにしても良い。
以上により、検出素子から出力される検出信号の温度特
性が、第１および第２抵抗による第１および第２電圧降
下の相対的な温度特性で補償される。そして、処理手段
で前述のように補償された検出信号に応じて所定の処理
が行なわれる。
性が、第１および第２抵抗による第１および第２電圧降
下の相対的な温度特性で補償される。そして、処理手段
で前述のように補償された検出信号に応じて所定の処理
が行なわれる。
以下、図面に基づいて本発明を適用した実施例について
説明する。第１図は本発明の一実施例の回路構成図であ
る。１０は検出素子であり、本実施例では、その検出信
号が一対の出力端の差電圧として出力される検出素子で
あり、例えば、ホール素子、磁気抵抗素子等である。以
下、本実施例では検出素子としてホール素子を使用した
場合について述べる。周知のとおりホール素子１０の出
力端ａおよびｂの間には磁界強度に対応した電圧が検出
信号として出力される。
説明する。第１図は本発明の一実施例の回路構成図であ
る。１０は検出素子であり、本実施例では、その検出信
号が一対の出力端の差電圧として出力される検出素子で
あり、例えば、ホール素子、磁気抵抗素子等である。以
下、本実施例では検出素子としてホール素子を使用した
場合について述べる。周知のとおりホール素子１０の出
力端ａおよびｂの間には磁界強度に対応した電圧が検出
信号として出力される。
１１．１２は第１および第２抵抗であり、第１抵抗１．
１と第２抵抗１２の温度特性は異なるものを使用する。
１と第２抵抗１２の温度特性は異なるものを使用する。
トランジスタ１３．１４．１５．１６および回路１７は
第１および第２抵抗１１．１２に定電流を供給するため
の定電流回路である。また、回路１７は後述するコンパ
レータの論理信号に基づいて電流値を変化させ、しきい
値電圧１ｒｅｆがヒステリシス機能を有するようにする
帰還回路である。
第１および第２抵抗１１．１２に定電流を供給するため
の定電流回路である。また、回路１７は後述するコンパ
レータの論理信号に基づいて電流値を変化させ、しきい
値電圧１ｒｅｆがヒステリシス機能を有するようにする
帰還回路である。
１８は点Ｃと点ｄとの電位差に応じて論理信号を出力す
る処理手段としてのコンパレータである。
る処理手段としてのコンパレータである。
次に、点Ｃと点ｄとの電位差について説明する。
点Ｃの電圧Ｖｃは、ホール素子１０の端子ａの電圧Ｖａ
よりトランジスタ１３のベース・エミッタ間の電圧降下
Ｖ、と第１抵抗１１による電圧降下Ｖ＋＋ （＝Ｒｔ
Ｘ Ｉ、 Ｒｔは第１抵抗１１の抵抗値、■は定電流回
路から供給される電流値）の和だけ低い電圧となる。即
ち、 Ｖｃ−Ｖａ−Ｖａｔ−ＲｔＸＩ となる。
よりトランジスタ１３のベース・エミッタ間の電圧降下
Ｖ、と第１抵抗１１による電圧降下Ｖ＋＋ （＝Ｒｔ
Ｘ Ｉ、 Ｒｔは第１抵抗１１の抵抗値、■は定電流回
路から供給される電流値）の和だけ低い電圧となる。即
ち、 Ｖｃ−Ｖａ−Ｖａｔ−ＲｔＸＩ となる。
一方、点ｄの電圧Ｖｄはホール素子１０の端子ｂの電圧
ｖｂよりトランジスタ１４のベース・エミッタ間の電圧
降下Ｖ’ｌｔと第２抵抗１２による電圧降下ＶＲ（＝Ｒ
ａＸＩ、Ｒａは第２抵抗１２の抵抗値）の和だけ低い電
圧となる。即ち、Ｖｄ＝Ｖｂ Ｖ’ｌＥ ＲａＸＩ となる。
ｖｂよりトランジスタ１４のベース・エミッタ間の電圧
降下Ｖ’ｌｔと第２抵抗１２による電圧降下ＶＲ（＝Ｒ
ａＸＩ、Ｒａは第２抵抗１２の抵抗値）の和だけ低い電
圧となる。即ち、Ｖｄ＝Ｖｂ Ｖ’ｌＥ ＲａＸＩ となる。
ここで、コンパレータ１８の論理信号は入力端子電圧が
同一（Ｖｃ＝Ｖｄ）となった時、反転する。よって、コ
ンパレータ１８の反転条件は次式％式％ トランジスタ１３．１４を同一のものとすると、ＶＢ（
＝Ｖ’ｌ＋ｔとなり、上式を整理すると、Ｖａ−Ｖｂ−
（Ｒむ − Ｒａ ） Ｘ Ｉ−（１）となる。
同一（Ｖｃ＝Ｖｄ）となった時、反転する。よって、コ
ンパレータ１８の反転条件は次式％式％ トランジスタ１３．１４を同一のものとすると、ＶＢ（
＝Ｖ’ｌ＋ｔとなり、上式を整理すると、Ｖａ−Ｖｂ−
（Ｒむ − Ｒａ ） Ｘ Ｉ−（１）となる。
即ち、ホール素子１０の検出信号（Ｖａ−ｖ ｂ）が、
第１および第２抵抗１１．１２の差（Ｒｔ−Ｒａ）によ
る電圧降下（（Ｒｔ−Ｒａ）ＸＩ）に一致した時、コン
パレータ１８から出力される論理信号が反転する。即ち
、しきい値電圧Ｖｒｅｆは（Ｒむ−Ｒａ）ＸＩとなる。
第１および第２抵抗１１．１２の差（Ｒｔ−Ｒａ）によ
る電圧降下（（Ｒｔ−Ｒａ）ＸＩ）に一致した時、コン
パレータ１８から出力される論理信号が反転する。即ち
、しきい値電圧Ｖｒｅｆは（Ｒむ−Ｒａ）ＸＩとなる。
次に、検出信号の温度特性を補償するための第１および
第２抵抗の設定方法について説明する。
第２抵抗の設定方法について説明する。
今、ホール素子１０の検出信号が負の温度特性、即ち高
温となる程、出力信号の電圧が低下するとする。検出信
号のこのような温度特性を補償するためには、しきい値
電圧Ｖｒｅｆが検出信号と同じ温度特性を有するように
すればよい。
温となる程、出力信号の電圧が低下するとする。検出信
号のこのような温度特性を補償するためには、しきい値
電圧Ｖｒｅｆが検出信号と同じ温度特性を有するように
すればよい。
定電流値Ｉの温度特性が無いと仮定すると、第（１）式
よりしきい値電圧Ｖｒｅｆの温度特性は第１および第２
抵抗１１．１２の温度特性のみに依存する。第１抵抗１
１として、温度特性のないノ１イブリッドＩＣの厚膜抵
抗を使用し、第２抵抗１２として正の温度特性を持つバ
イポーラＩＣのベース抵抗を使用すると、第（１）式は
次式のようになる。
よりしきい値電圧Ｖｒｅｆの温度特性は第１および第２
抵抗１１．１２の温度特性のみに依存する。第１抵抗１
１として、温度特性のないノ１イブリッドＩＣの厚膜抵
抗を使用し、第２抵抗１２として正の温度特性を持つバ
イポーラＩＣのベース抵抗を使用すると、第（１）式は
次式のようになる。
ＯＯ
ここで、ａ （＞Ｏ）は第２抵抗１２の温度係数であり
、素子の物性により一義的に決まる。Δｔは常温との偏
差である。第３図にしきい値電圧■ｒｅｆの温度特性を
示す。第３図より明らかなように、しきい値電圧Ｖｒｅ
ｆの温度特性は第２抵抗１２の抵抗値Ｒａを変化させる
ことにより任意の特性を得ることができる。
、素子の物性により一義的に決まる。Δｔは常温との偏
差である。第３図にしきい値電圧■ｒｅｆの温度特性を
示す。第３図より明らかなように、しきい値電圧Ｖｒｅ
ｆの温度特性は第２抵抗１２の抵抗値Ｒａを変化させる
ことにより任意の特性を得ることができる。
したがって、まずホール素子１０の検出信号の温度特性
と等しくなるように第２抵抗１２の抵抗値Ｒａを設定す
る。次に、第１抵抗１１の抵抗値Ｒｔを所望のしきい値
電圧Ｖｒｅｆを得るための抵抗値と前述のようにして設
定された第２抵抗Ｉ２の抵抗値Ｒａとを加算した値に設
定する。以上のように第１および第２抵抗ｌＬ１２の抵
抗値Ｒｔ、Ｒａを設定することにより、ホール素子１０
の検出信号の温度特性を簡単な回路構成、即ちコンパレ
ータ１８のそれぞれの入力端に第１および第２抵抗１１
．１２を接続するだけで補償することができる。
と等しくなるように第２抵抗１２の抵抗値Ｒａを設定す
る。次に、第１抵抗１１の抵抗値Ｒｔを所望のしきい値
電圧Ｖｒｅｆを得るための抵抗値と前述のようにして設
定された第２抵抗Ｉ２の抵抗値Ｒａとを加算した値に設
定する。以上のように第１および第２抵抗ｌＬ１２の抵
抗値Ｒｔ、Ｒａを設定することにより、ホール素子１０
の検出信号の温度特性を簡単な回路構成、即ちコンパレ
ータ１８のそれぞれの入力端に第１および第２抵抗１１
．１２を接続するだけで補償することができる。
また、検出素子１０の検出信号が正の温度特性を有して
いる場合、第１抵抗１１として前述のように温度特性の
ない素子を使用し、第２抵抗１２として負の温度特性を
持つ素子を使用する０以上のようにした場合のしきい値
電圧Ｖｒｅｆの温度特性図を第４図に示す。第４図より
明らかなように、前述のように第１および第２抵抗１１
．１２の抵抗値Ｒｔ、Ｒａを設定することにより、負の
温度特性を持つ検出素子１０に対しても適用することが
できる。
いる場合、第１抵抗１１として前述のように温度特性の
ない素子を使用し、第２抵抗１２として負の温度特性を
持つ素子を使用する０以上のようにした場合のしきい値
電圧Ｖｒｅｆの温度特性図を第４図に示す。第４図より
明らかなように、前述のように第１および第２抵抗１１
．１２の抵抗値Ｒｔ、Ｒａを設定することにより、負の
温度特性を持つ検出素子１０に対しても適用することが
できる。
また、前述の実施例では、第１抵抗１１として温度特性
のない素子を採用し、第２抵抗１２として正または負の
温度特性を持つ素子を採用した場合について述べた。し
かし、第１抵抗１１として正または負の温度特性を持つ
素子を採用し、第２抵抗１２として温度特性のない素子
を採用しても良い。即ち、第１および第２抵抗１１．１
２の温度特性が異なる素子であれば、本発明を適用可能
である。
のない素子を採用し、第２抵抗１２として正または負の
温度特性を持つ素子を採用した場合について述べた。し
かし、第１抵抗１１として正または負の温度特性を持つ
素子を採用し、第２抵抗１２として温度特性のない素子
を採用しても良い。即ち、第１および第２抵抗１１．１
２の温度特性が異なる素子であれば、本発明を適用可能
である。
さらに、検出信号の温度特性は検出素子ＩＯの温度特性
だけでなく、周辺装置（例えば、マグネット、定電流回
路）の温度特性も考慮して第１および第２抵抗１１．１
２の抵抗値Ｒｔ、Ｒａを設定するとさらに良い。
だけでなく、周辺装置（例えば、マグネット、定電流回
路）の温度特性も考慮して第１および第２抵抗１１．１
２の抵抗値Ｒｔ、Ｒａを設定するとさらに良い。
一方、前述の実施例では出力信号として論理信号が出力
される波形整形回路について述べた。しかし、第５図に
示すような回路構成とすることによりアナログ出力信号
についても適用できる。２１は処理手段としての差動増
幅器（例えば、オペアンプ）であり、２２．２３．２４
は抵抗である。
される波形整形回路について述べた。しかし、第５図に
示すような回路構成とすることによりアナログ出力信号
についても適用できる。２１は処理手段としての差動増
幅器（例えば、オペアンプ）であり、２２．２３．２４
は抵抗である。
また、１７は第１および第２抵抗１１．１２に定電流を
供給するための定電流回路である。
供給するための定電流回路である。
また、前述の実施例では検出信号が一対の出力端の差電
圧として出力される検出素子について述べた。しかし検
出信号が単一端子から出力される検出素子についても、
第６図のような回路構成とすることで本発明を適用可能
である。２７はその検出信号が単一端子から出力される
検出素子である。２日、２９はトランジスタ１４のベー
ス電圧を設定するための抵抗である。そして、処理手段
としてのコンパレータ１８の入力端の一方は抵抗１２．
２８．２９、トランジスタ１４を介して接地されている
。
圧として出力される検出素子について述べた。しかし検
出信号が単一端子から出力される検出素子についても、
第６図のような回路構成とすることで本発明を適用可能
である。２７はその検出信号が単一端子から出力される
検出素子である。２日、２９はトランジスタ１４のベー
ス電圧を設定するための抵抗である。そして、処理手段
としてのコンパレータ１８の入力端の一方は抵抗１２．
２８．２９、トランジスタ１４を介して接地されている
。
さらに、前述の実施例では、定電流回路に温度特性を持
たせず、第１および第２抵抗１１１２に温度特性の異な
ったものを利用することにより、第１および第２電圧降
下に温度特性を有するようにしているが、第７図に示す
ような回路構成として、第１および第２抵抗１１．１２
の温度特性を同一のものを利用し、第１および第２抵抗
１１．１２へ供給される定電流の温度特性を異なるよう
にしても、本発明を適用可能である。帰還回路１７、ト
ランジスタ３０、抵抗３１．３２は第１抵抗１１に定電
流を供給する定電流回路である。帰還回路１７、トラン
ジスタ３３、抵抗３４．３５は第２抵抗１２に定電流を
供給する定電流回路である。そして、抵抗３１．３４と
して温度特性が異なる素子を利用することで、第１およ
び第２抵抗１１．１２に供給される定電流の相対的な温
度特性を自由に設定できる。したがって、検出素子１０
の温度特性を補償できる。
たせず、第１および第２抵抗１１１２に温度特性の異な
ったものを利用することにより、第１および第２電圧降
下に温度特性を有するようにしているが、第７図に示す
ような回路構成として、第１および第２抵抗１１．１２
の温度特性を同一のものを利用し、第１および第２抵抗
１１．１２へ供給される定電流の温度特性を異なるよう
にしても、本発明を適用可能である。帰還回路１７、ト
ランジスタ３０、抵抗３１．３２は第１抵抗１１に定電
流を供給する定電流回路である。帰還回路１７、トラン
ジスタ３３、抵抗３４．３５は第２抵抗１２に定電流を
供給する定電流回路である。そして、抵抗３１．３４と
して温度特性が異なる素子を利用することで、第１およ
び第２抵抗１１．１２に供給される定電流の相対的な温
度特性を自由に設定できる。したがって、検出素子１０
の温度特性を補償できる。
（発明の効果）
以上詳述したように、本発明によれば第１および第２抵
抗という簡単な回路構成で、検出信号の温度特性を精度
よく補償することができるという優れた効果がある。
抗という簡単な回路構成で、検出信号の温度特性を精度
よく補償することができるという優れた効果がある。
第１図は本発明を適用した一実施例の電気回路図、第２
図は従来技術の電気回路図、第３図、第４図はしきい値
電圧の温度特性図、第５図、第６図、第７図は本発明を
適用した他の実施例の電気回路図である。 １０．２７・・・検出素子、１１・・・第１抵抗、１２
・・・第２抵抗、１８．２１・・・処理手段、１３．１
４゜１５．１６．１７・・・定電流回路。 第 １ 図
図は従来技術の電気回路図、第３図、第４図はしきい値
電圧の温度特性図、第５図、第６図、第７図は本発明を
適用した他の実施例の電気回路図である。 １０．２７・・・検出素子、１１・・・第１抵抗、１２
・・・第２抵抗、１８．２１・・・処理手段、１３．１
４゜１５．１６．１７・・・定電流回路。 第 １ 図
Claims (3)
- （１）検出素子と、 前記検出素子から出力される検出信号が入力される一対
の入力端を有し、前記検出信号に応じて所定の処理を行
う処理手段と、 前記一対の入力端の一方に接続される第１抵抗と、 前記一対の入力端の他方に接続される第２抵抗と、 前記第１および第２抵抗のそれぞれに定電流を供給する
定電流回路とを有し、 前記検出信号の温度特性を補償すべく前記第１抵抗によ
る第１電圧降下と前記第２抵抗による第２電圧降下との
相対的な温度特性を設定したことを特徴とする波形整形
回路。 - （２）前記第１抵抗は、 前記第２抵抗とは異なる温度特性を有することを特徴と
する請求項（１）記載の波形整形回路。 - （３）前記定電流回路は、 前記検出信号の温度特性を補償すべく前記第１および第
２抵抗へ供給される定電流の相対的な温度特性を設定し
たことを特徴とする請求項（１）記載の波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293183A JPH03154823A (ja) | 1989-11-10 | 1989-11-10 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293183A JPH03154823A (ja) | 1989-11-10 | 1989-11-10 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03154823A true JPH03154823A (ja) | 1991-07-02 |
Family
ID=17791492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293183A Pending JPH03154823A (ja) | 1989-11-10 | 1989-11-10 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03154823A (ja) |
-
1989
- 1989-11-10 JP JP1293183A patent/JPH03154823A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061900A (en) | Self-zeroing amplifier | |
| US5231351A (en) | Magnetoresistive speed sensor processing circuit utilizing a symmetrical hysteresis signal | |
| EP0289181A3 (en) | Differential circuit with controllable offset | |
| WO1996041415A1 (en) | Detection circuit with hysteresis proportional to the peak input voltage | |
| JP2682270B2 (ja) | 磁気抵抗効果素子回路 | |
| JPH08305451A (ja) | 電源バランス回路 | |
| JP4438222B2 (ja) | 物理量検出装置 | |
| JPH02238365A (ja) | フローセンサ用の温度補償回路 | |
| JPWO2004053507A1 (ja) | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ | |
| US5204679A (en) | Differential analog-digital converter | |
| JPH03154823A (ja) | 波形整形回路 | |
| JPH0519796Y2 (ja) | ||
| JP3684691B2 (ja) | 温度特性補償回路及び該温度特性補償回路を用いた磁電変換素子の駆動装置 | |
| JPH0618905U (ja) | 磁気センサ装置 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2000244290A (ja) | 電圧レベル判定回路 | |
| JP2971613B2 (ja) | コンパレータ回路 | |
| JPH04812A (ja) | 電子回路 | |
| JPH05273320A (ja) | 磁気センサ | |
| JPH09200037A (ja) | 電流モード論理回路 | |
| JPH077047B2 (ja) | 磁気検出装置 | |
| JPH08139386A (ja) | 波形整形回路 | |
| JP3258202B2 (ja) | 差動回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPH0771979A (ja) | 物理量変換回路 |