JPH03152938A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コプラナー型と呼ばれる薄膜トランジスタの
製造方法に関するものである。

〔従来の技術〕

コブラナー型の薄膜トランジスタは、絶縁性基板上にｌ
型半導体層を形成し、このｌ型半導体層のチャンネル領
域をはさむ両側部の上に、ｎ型半導体層とこのｎ型半導
体層を介して前記ｌ型半導体層に接続されたソース電極
およびドレイン電極を形成するとともに、前記ｌ型半導
体層のチャンネル領域およびソース、トレイン電極の上
にこれらを覆うゲート絶縁膜を形成し、このゲート絶縁
膜の上に前記ｌ型半導体層と対向するゲート電極を形成
した構造となっている。

ところで、薄膜トランジスタにおいては、トランジスタ
特性および生産性を向上させるために、活性層であるｌ
型半導体層の層厚をできるだけ薄くすることが望まれて
いる。しかし、上記コブラナー型の薄膜トランジスタは
、ｌ型半導体層の上に堆積させたｎ型半導体層をその上
に堆積させたソース、ドレイン電極用金属膜のパターニ
ングに続いてソース、ドレイン電極の形状にパターニン
グする際に、ｌ型半導体層のチャンネル領域の表面もエ
ツチングされてダメージを受けるという問題があり、そ
のためにコプラナー型薄膜トランジスタでは、その１型
半導体層の層厚を薄くすることは難しい。

このため、従来から、前記ｌ型半導体層のチャンネル領
域の上にエツチングストッパ用絶縁膜を設けておいて、
ｎ型半導体層のパターニング時にｌ型半導体層がダメー
ジを受けるのを防ぐことが考えられており、このように
すれば、ｌ型半導体層の層厚を薄くしてトランジスタ特
性および生産性を向上させることができる。

このエツチングストッパ用絶縁膜を備えたコプラナー型
薄膜トランジスタは、従来、第２図に示すような製造工
程で製造されている。

この薄膜トランジスタの製造方法を説明すると、まず、
第２図（ａ）に示すように、ガラス等からなる絶縁性基
板１の上に、ポリ・シリコン等からなるｌ型半導体層２
をトランジスタ素子形状に形成する。このｌ型半導体層
２は、基板１上にｉ型半導体を堆積させ、この堆積層を
パターニングする方法で形成する。

次に、第２図（ｂ）に示すように、上記１型半導体層２
のチャンネル領域の上に、窒化シリコン（Ｓ　ｉ’　Ｎ
　）等’からなるエツチングストッパ用絶縁膜３を形成
する。このエツチングストッパ用絶縁膜３は、基板１上
にそのほぼ全面にわたって窒化シリコン等を堆積させ、
この堆積膜をパターニングする方法で形成する。

次に、第２図（ｃ）に示すように、基板１上にそのほぼ
全面にわたって、ポリ・シリコン等からなるｎ型半導体
層４と、クロム等からなるソース。

ドレイン電極用金属膜５とを順次堆積させ、その上にフ
ォトレジスト（ここではポジ型レジスト）を塗布してこ
れを乾燥させた後、このフォトレジスト層６を、ソース
、ドレイン電極の形状に合わせた露光マスク７を用いて
露光処理する。なお、図においてＡは照射光を示してい
る。

次に、上記フォトレジスト層６を現像処理してソース、
ドレイン電極形成領域以外のフォトレジスト層６を除去
した後、第２図（ｄ）に示すように、上記フォトレジス
ト層６をエツチングマスクとしてソース、ドレイン電極
用金属膜５とその下のｎ型半導体層４と順次エツチング
（エツチング条件を変えてエツチング）シ、前記ソース
、ドレイン電極用金属膜５からなるソース電極５ａおよ
びドレイン電極５ｂを形成するとともに、続い℃前記ｎ
型半導体層４をソース、ドレイン電極５ａ５ｂの形状に
パターニングする。このとき、ｌ型半導体層２のチャン
ネル領域の上にはエツチングストッパ用絶縁膜３がある
ため、ｎ型半導体層４のエツチング時にｌ型半導体層２
がダメージを受けることはない。

次に、上記フォトレジスト層６を剥離し、この後、第２
図（ｅ）に示すように、基板１上にそのほぼ全面にわた
って窒化シリコン等からなるゲート絶縁膜８を堆積させ
、このゲート絶縁膜８の上に、クロム等からなるゲート
電極用金属膜を堆積させてこの堆積膜をパターニングす
る方法で、前記ｌ型半導体層２と対向するゲート電極９
を形成して、Ｉｔｉ膜トランジスタを完成する。

〔発明が解決しようとする課題〕

しかしながら、上記従来の製造方法で製造された薄膜ト
ランジスタは、第２図（ｅ）に示したように、ソース、
ドレイン電極５ａ、５ｂおよびｎ型半導体層４のチャン
ネル領域側の側縁部がエツチングストッパ用絶縁膜３の
上に重なった状態となるため、トランジスタのオン電流
が著しく小さくなってしまうという問題をもっている。

これは、ソース、ドレイン電極５ａ、５ｂのドのｎ型半
導体層４とｌ型半導体層２との界面に形成されるチャン
ネルが、ｎ型半導体層４とエツチングストッパ用絶縁膜
３との重なり部分（ｎ型半導体層４とｌ型半導体層２と
の間にエツチングストッパ用絶縁膜３が介在している部
分）ａには形成されないためであり、そのためにチャン
ネル長が長くなって、ｌ型半導体層２を介してソース、
ドレイン電極５ａ、５ｂ間を流れるオン電流が小さくな
る。

なお、上記エツチングストッパ用絶縁膜３を、その側縁
がソース、ドレイン電極５ａ、５ｂおよびｌ型半導体層
４の側縁と一致する大きさとすれば、ソース、ドレイン
電極５ａ　　５ｂとエツチングストッパ用絶縁膜３との
重なりをなくしてチャンネル長を短くすることができる
が、第２図（Ｃ）に示したフォトレジスト層６の露光処
理」−程で使用する露光マスク７の位置合わせ精度には
限界があり、僅かでも露光マスク７の位置が狂うと、第
２図（ｄ）に示した工程でパターニングされたソース、
ドレイン電極５ａ、５ｂの一方とエツチングストッパ用
絶縁膜３との間に隙間ができるから、次のｎ型半導体層
４のエツチング時に、」二記隙間部分のｌ型半導体層２
がダメージを受けてしまう。

したがって、ｌ型半導体層２がダメージを受けるのを確
実に防ぐには、上記エツチングストッパ用絶縁膜３を、
露光マスク７の位置合わせ誤差を見込んである程度大き
く形成しておくしかない。このため、上記従来の製造方
法では、ソース、ドレイン電極５ａ、５ｂおよびｎ型半
導体層４がエツチングストッパ用絶縁膜３の上に重なる
のは避けられないことである。

本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、ｌ型半導体層にダメ
ージをり、えることなくｎ型半導体層をエツチングする
ことができ、しかも、ソース。

ドレイン電極の下のｎ型半導体層とｌ型半導体層との界
面に形成されるチャンネルの長さを短くしてオン電流を
大きくとることができる薄膜トランジスタの製造方法を
提供することにある。

〔課題を解決するための手段〕

本発明の薄膜トランジスタの製造方法は、透明な基板上
にｌ型半導体層をトランジスタ素子形状に形成する工程
と、 前記ｌ型半導体層のチャンネル領域の上に不透明膜を形
成する工程と、 この後前記基板上にそのほぼ全面にわたってｎ型半導体
層を堆積させ、このｎ型半導体層の上にフォトレジスト
を塗酊した後、このフォトレジスト層を、前記チャンネ
ル領域の不透明膜を露光マスクとして前記基板の下面側
から露光処理する工程と、 前記フォトレジスト層を現像処理して前記不透明膜上の
フォトレジスト層を除去した後、このフォトレジスト層
をエツチングマスクとして前記不透明膜上のｎ型半導体
層をエツチング除去し、次いで前記フォトレジスト層を
剥離する工程と、前記ｎ型半導体層の上にソース、ドレ
イン電極を形成する工程と、 前記ソース、ドレイン電極および前記ｌ型半導体層の上
にゲート絶縁膜を堆積させ、このゲート絶縁膜の上にゲ
ート電極を形成する工程と、からなることを特徴とする
ものである。

なお、上記不透明膜は金属膜でも絶縁膜でもよいが、上
記不透明膜を金属膜とする場合は、この不透明金属膜を
これと同一パターンの拡散防止絶縁膜を介してｌ型半導
体層のチャンネル領域の上に形成するとともに、前記不
透明金属膜を、その上のｎ型半導体層をエツチング除去
した後に前記拡散防止絶縁膜を残して除去し、この後に
ソース。

ドレイン電極を形成すればよい。

〔作用〕

本発明の薄膜トランジスタの製造方法によれば、ｌ型半
導体層のチャンネル領域の上に不透明膜を形成しておぎ
、この後に堆積させたｎ型半導体層　０ の上に塗布したフォトレジスト層を、前記不透明膜を露
光マスクとして基板のド面側から露光しているから、こ
のフォトレジスト層に前記不透明膜と同一パターンの開
口を形成することかできる。

そして、この製造方法では、上記フォトレジスト層をエ
ツチングマスクとしてｎ型半導体層をエツチング除去し
ているため、」二記ｎ型半導体層は、前記不透明膜上の
部分だけをこの不透明膜と同一パターンにエツチングさ
れるし、またこのｎ型半導体層のエツチング部分の下に
は不透明膜があり、この不透明膜がエツチングストッパ
となるから、上記ｎ型半導体層のエツチング時にｉ型半
導体層がエツチングされてダメージを受けることはない
。

そして、この製造方法では、上記ｎ型半導体層が前記不
透明膜と同一パターンにエツチングされるから、このｎ
型半導体層をｉ型半導体層のチャンネル領域を除く全域
に残すことができ、したがって、ソース、ドレイン電極
の下のｎ型半導体層とｉ型半導体層との界面に形成され
るチャンネルの長さを短くして、オン電流を大きくとる
ことがで１ きる。

なお、上記不透明膜は金属膜でも絶縁膜でもよく、上記
不透明膜を絶縁膜とし、この不透明膜をそのまま残して
おけば、ソース、ドレイン電極となる金属膜を堆積させ
る際にその金属が１型半導体層中に拡散するのを上記不
透明膜によって防ぐことができる。

また、上記不透明膜を金属膜とする場合は、この不透明
金属膜をこれと同一パターンの拡散防止絶縁膜を介して
ｉ型半導体層のチャンネル領域の上に形成すればよく、
このようにすれば、上記不透明金属膜を堆積させる際に
その金属がｉ型半導体層中に拡散するのを上記拡散防止
絶縁膜によって防ぐことができる。また、この場合は、
前記不透明金属膜を、その上のｎ型半導体層をエツチン
グ除去□した後に除去して、この後にソース、ドレイン
電極を形成すればよく、このように前記不透明金属膜を
除去した後にソース５　ドレイン電極を形成すれば、ソ
ース、ドレイン電極間が前記不透明金属膜によって短絡
されることはないし、また、２ 前記不透明金属膜の下の拡散防止絶縁膜を残しておけば
、ソース、ドレイン電極となる金属膜を堆積させる際に
その金属が１型半導体層中に拡散するのを上記拡散防止
膜によって防ぐことができる。

〔実施例〕

以下、本発明の一実施例を第１図に示した製造工程図を
参照して説明する。

まず第１図（ａ）に示すように、ガラス等からなる透明
な絶縁性基板１１の上に、ポリ・シリコン等からなる１
型半導体層１２をトランジスタ素子形状に形成する。こ
のｌ型半導体層１２は、基板１１上にｉ型半導体をプラ
ズマＣＶＤ法により堆積させ、この堆積層をフォトリソ
グラフィ法によりパターニングする方法で形成する。

次に第１図（ｂ）に示すように、上記ｉ型半導体層１２
のチャンネル領域（中央部）の上に、窒化シリコン（Ｓ
ｉＮ）等からなる拡散防止絶縁膜１３と、アルミニウム
等からなる不透明金属膜１４とを同一パターンに積層形
成する。この拡散防止絶縁膜１３と不透明金属膜１４は
、基板３ １１上にそのほぼ全面にわたって窒化シリコン（ＳｉＮ
）等の絶縁膜とアルミニウム等の不透明金属とをプラズ
マＣＶＤ法およびスパッタリング法等により順次堆積さ
せ、この堆積膜をフォトリソグラフィ法によりバターニ
ング方法で形成する。

この場合、上記不透明金属膜１４はｌ型半導体層１２の
上に堆積させた拡散防止絶縁膜１３の上に堆積されるか
ら、上記不透明金属膜１４の堆積時にその金属がｌ型半
導体層１２中に拡散してｌ型半導体層１２が導電性をも
ってしまうことはない。

次に第１図（ｃ）に示すように、基板１１上にそのほぼ
全面にわたって、ポリ・シリコン等からなるｎ型半導体
層１５を堆積させ、このｎ型半導体層１５の上にフォト
レジスト（ネガ型レジスト）を塗布してこれを乾燥させ
た後、このフォトレジスト層１６を、前記チャンネル領
域の不透明金属膜１４を露光マスクとして基板１１の下
面側から露光処理する。なお、図においてＡは照射光を
示している。

次に第１図（ｄ）に示すように、露光処理した　４ フォトレジスト層１６を現像処理して不透明金属膜１４
上のフォトレジスト層１６を除去した後、このフォトレ
ジスト層１６をエツチングマスクとして不透明金属膜１
４の上のｎ型半導体層１５をエツチング除去し、この後
、第１図（ｅ）に示すように前記フォトレジスト層１６
を剥離する。

次に、第１図（ｆ）に示すように、前記不透明金属膜１
４をエツチング除去する。なお、前記不透明金属膜１４
の上のｌ型半導体層１５をエツチング除去した状態では
、不透明金属膜１４の周囲にｎ型半導体層１５が第１図
（ｅ）に示すように立上がった状態に残っているが、上
記不透明金属膜１４をエツチング除去すると、この不透
明金属膜１４と一緒にｎ型半導体層１５の立上がり部も
除去される。

次に、上記基板］１上にそのほぼ全面にわたってクロム
等のソース、ドレイン電極用金属膜をスパッタリング法
等によって堆積させ、この金属膜をバターニングして、
上Ｈａ　ｎ型半導体層１５の上に、ソース電極１７ａお
よびドレイン電極１７ｂ　５ を形成する。この場合も、ｌ型半導体層１２のチャンネ
ル領域の上には前記拡散防止絶縁膜〕３があるから、上
記ソース、ドレイン電極用金属膜の堆積時にその金属が
ｌ型半導体層１２中に拡散してしまうことはない。なお
、上記ソース電極１７ａおよびドレイン電極１７ｂは、
上記ソース。

ドレイン電極用金属膜のパターニング時に形成するフォ
トレジスト（図示せず）の露光処理における露光マスク
の位置合わせ誤差を見込んで、ソース、ドレイン電極１
７ａ、１７ｂのチャンネル領域側の側縁がｎ型半導体層
１５の側縁より僅かに外側にくるような大きさに形成す
る。このようにすれば、上記露光マスクの位置合わせに
誤差があっても、ソース５　ドレイン電極１７ａ、１７
ｂをｎ型半導体層１５の上だけに形成することができる
。

この後は、第１図（ｈ）に示すように、前記基板１１上
にそのほぼ全面にわたって窒化シリコン（Ｓｉ　Ｎ）等
からなるゲート絶縁膜１８をプラズマＣＶＤ法等によっ
て堆積させ、このゲート絶縁６ 膜１８の上に、前記ｌ型半導体層１２と対向するゲート
電極１９を、クロム等のゲート電極用金属膜を堆積させ
てこの金属膜をバターニングする方法で形成して薄膜ト
ランジスタを完成する。

しかして、上記薄膜トランジスタの製造方法によれば、
ｌ型半導体層１２のチャンネル領域の上に不透明金属膜
１４を形成しておき、この後に堆積させたｎ型半導体層
１５の上に塗布したフォトレジスト層１６を、前記不透
明金属膜１４を露光マスクとして基板１１の下面側から
露光しているから、このフォトレジスト層１６に前記不
透明金属膜１４と同一パターンの開口を形成することが
できる。そして、この製造方法では、上記フォトレジス
ト層１６をエツチングマスクとしてｎ型半導体層１５を
エツチング除去しているため、上記ｎ型半導体層］５は
、前記不透明金属膜１４上の部分だけをこの不透明金属
膜１４と同一パターンにエツチングされるし、またこの
ｎ型半導体層１５のエツチング部分の下には不透明金属
膜１４があり、この不透明金属膜１４がエツチングスト
７ ツバとなるから、上記ｎ型半導体層１５のエツチング時
にｌ型半導体層１２がエツチングされてダメージを受け
ることはない。そして、この製造方法では、上記ｎ型半
導体層１５が前記不透明金属膜１４と同一パターンにエ
ツチングされるから、このｎ型半導体層１５を１型半導
体層１２のチャンネル領域を除く全域に残すことができ
、したがって、ソース、ドレイン電極１７ａ、１７ｂの
ドのｎ型半導体層１５とｌ型半導体層１２との界面に形
成されるチャンネルの長さを短くして、オン電流を大き
くとることができる。

また、上記実施例では、前記不透明金属膜１４をこれと
同一パターンの拡散防止絶縁膜１３を介してｌ型半導体
層１２のチャンネル領域の上に形成しているため、上記
不透明金属膜］４を堆積させる際にその金属がｌ型半導
体層１２中に拡散するのを上記拡散防止絶縁膜１２によ
って防ぐことができる。また、前記不透明金属膜１４を
、その上のｎ型半導体層１５をエツチング除去した後に
除去して、この後にソース、ドレイン電極１７ａ。

８ １７ｂを形成しているから、ソース、ドレイン電極１７
ａ、１７ｂ間が前記不透明金属膜１４によって短絡され
ることはないし、また、前記不透明金属膜１４の下の拡
散防止絶縁膜］３を残しておけば、ソース、ドレイン電
極用金属膜を堆積させる際に、その金属がｉ型半導体層
］２中に拡散するのを上記拡散防止膜１３によって防ぐ
ことができる。

なお、上記実施例では、不透明金属膜１４のエツチング
除去を、フォトレジスト層１６を剥離した後に行なって
いるが、この不透明金属膜１４は、フォトレジスト層１
６の剥離前に、ｎ型半導体層１５のエツチングに続けて
エツチング除去してもよい。

また、上記実施例では、ｉ型半導体層１２のチャンネル
領域の上に形成する不透明膜１４を金属膜としているが
、この不透明膜は絶縁膜でもよく、その場合は前記拡散
防止絶縁膜１２は形成する必要はない。また、上記不透
明膜を絶縁膜とする場合は、この不透明膜をそのまま残
しておいてソー９ ス、ドレイン電極１７ａ、１７ｂを形成すればよく、こ
のように不透明膜を残しておけば、ソース。

ドレイン電極用金属膜を堆積させる際にその金属がｉ型
土導体層１２中に拡散するのを上記不透明膜によって防
ぐことができる。

〔発明の効果〕

本発明の薄膜トランジスタの製造方法によれば、ｉ型半
導体層のチャンネル領域の上に不透明膜を形成しておき
、この後に堆積させたｎ型半導体層の上に塗布したフォ
トレジスト層を、前記不透明膜を露光マスクとして基板
の下面側から露光しているから、このフォトレジスト層
に前記不透明膜と同一パターンの開口を形成して、上記
ｎ型半導体層を前記不透明膜と同一パターンにエツチン
グすることができるし、またこのｎ型半導体層のエツチ
ング部分の下には不透明膜があり、この不透明膜がエツ
チングストッパとなるから、上記ｎ型半導体層のエツチ
ング時にｉ型半導体層がエツチングされてダメージを受
けることはない。そして、この製造方法では、上記ｎ型
半導体層が前記不透０ 間膜と同一パターンにエツチングされるから、このｎ型
半導体層をｉ型半導体層のチャンネル領域を除く全域に
残すことができ、したかって、ソス、ドレイン電極の下
のｎ型半導体層とｉ型半導体層との界面に形成されるチ
ャンネルの長さ短くして、オン電流を大きくとることが
できる。

また、上記不透明膜を金属膜とする場合、本発明では、
不透明金属膜をこれと同一パターンの拡散防止絶縁膜を
介して１型半導体層のチャンネル領域の上に形成してい
るから、上記不透明金属膜を堆積させる際にその金属が
ｉ型半導体層中に拡散するのを上記拡散防止絶縁膜によ
って防ぐことができる。また、本発明では、前記不透明
金属膜を、その上のｎ型半導体層をエツチング除去した
後に除去して、この後にソース、ドレイン電極を形成し
ているから、ソース、ドレイン電極間が前記不透明金属
膜によって短絡されることはないし、また、前記不透明
金属膜の下の拡散防１１−絶縁膜を残しているから、ソ
ース、ドレイン電極となる金属膜を堆積させる際にその
金属がｉ型半導体層中１ に拡散するのを上記拡散防止膜によって防ぐことができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す薄膜トランジスタの製
造工程図、第２図は従来の薄膜トランジスタの製造工程
図である。 １１・・・基板、１２・・・ｉ型半導体層、１３・・・
拡散防止絶縁膜、１４・・・不透明金属膜、１５・・・
ｎ型半導体層、１６・・・フォトレジスト層、１７ａ・
・・ソース電極、１７ｂ・・・ドレイン電極、１８・・
・ゲート絶縁膜、１つ・・・ゲート電極。

Claims (2)

【特許請求の範囲】
1. （１）透明な基板上にｉ型半導体層をトランジスタ素子
   形状に形成する工程と、 前記ｉ型半導体層のチャンネル領域の上に不透明膜を形
   成する工程と、 この後前記基板上にそのほぼ全面にわたってｎ型半導体
   層を堆積させ、このｎ型半導体層の上にフォトレジスト
   を塗布した後、このフォトレジスト層を、前記チャンネ
   ル領域の不透明膜を露光マスクとして前記基板の下面側
   から露光処理する工程と、 前記フォトレジスト層を現像処理して前記不透明膜上の
   フォトレジスト層を除去した後、このフォトレジスト層
   をエッチングマスクとして前記不透明膜上のｎ型半導体
   層をエッチング除去し、次いで前記フォトレジスト層を
   剥離する工程と、前記ｎ型半導体層の上にソース、ドレ
   イン電極を形成する工程と、 前記ソース、ドレイン電極および前記ｉ型半導体層の上
   にゲート絶縁膜を堆積させ、このゲート絶縁膜の上にゲ
   ート電極を形成する工程と、からなることを特徴とする
   薄膜トランジスタの製造方法。
2. （２）不透明膜は金属膜であり、この不透明金属膜をこ
   れと同一パターンの拡散防止絶縁膜を介してｉ型半導体
   層のチャンネル領域の上に形成するとともに、前記不透
   明金属膜を、その上のｎ型半導体層をエッチング除去し
   た後に前記拡散防止絶縁膜を残して除去し、この後ソー
   ス、ドレイン電極を形成することを特徴とする請求項１
   に記載の薄膜トランジスタの製造方法。