JPH03151650A - 半導体製造ラインのクリーン度判定方法 - Google Patents
半導体製造ラインのクリーン度判定方法Info
- Publication number
- JPH03151650A JPH03151650A JP29047589A JP29047589A JPH03151650A JP H03151650 A JPH03151650 A JP H03151650A JP 29047589 A JP29047589 A JP 29047589A JP 29047589 A JP29047589 A JP 29047589A JP H03151650 A JPH03151650 A JP H03151650A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- positive resist
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 9
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 17
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000000428 dust Substances 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 6
- 238000007598 dipping method Methods 0.000 abstract 1
- 239000002245 particle Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000003749 cleanliness Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は半導体製造ラインにおけるゴミの量や大きさを
判定する方法、 特にこの判定を簡易に行い得るようにした半導体製造ラ
インのクリーン度判定方法に関する。
判定する方法、 特にこの判定を簡易に行い得るようにした半導体製造ラ
インのクリーン度判定方法に関する。
従来、この種のクリーン度を判定するには、実際の製品
としての処理が行われた半導体ウェハーのパターン面を
走査型顕微鏡等で走査しながら人がゴミ(パーティクル
)に基づくピンホールの大きさや量を目視で検査する方
法が用いられている。
としての処理が行われた半導体ウェハーのパターン面を
走査型顕微鏡等で走査しながら人がゴミ(パーティクル
)に基づくピンホールの大きさや量を目視で検査する方
法が用いられている。
しかしながら前述のようなりリーン度判定方法ではゴミ
の大きさが1μといった微小なものであるために複雑な
パターン内でこのゴミに対応する大きさのピンホールを
正確に識別し、計数することは困難で、計数が不正確に
なり、また時間もかかるという問題がある。 そこで本発明はこの問題を解消し得る半導体製造ライン
のクリーン度判定方法を提供することを課題とする。
の大きさが1μといった微小なものであるために複雑な
パターン内でこのゴミに対応する大きさのピンホールを
正確に識別し、計数することは困難で、計数が不正確に
なり、また時間もかかるという問題がある。 そこで本発明はこの問題を解消し得る半導体製造ライン
のクリーン度判定方法を提供することを課題とする。
前記の課題を解決するために本発明の方法は、f単結晶
のシリコンウェハ(3)上にシリコン酸化膜(2)を形
成し、このシリコン酸化膜上に少なくとも15モル%以
上の五酸化燐を含有するPSG膜(1)を形成し、この
PSG膜上にポジレジスト(6)を塗布し、この塗布の
のち少なくともこのウェハを弗化水素酸の希釈溶液に浸
漬したうえ、前記ポジレジストを除去し、前記ウェハ上
のピンホールを検査するように」するものとする。
のシリコンウェハ(3)上にシリコン酸化膜(2)を形
成し、このシリコン酸化膜上に少なくとも15モル%以
上の五酸化燐を含有するPSG膜(1)を形成し、この
PSG膜上にポジレジスト(6)を塗布し、この塗布の
のち少なくともこのウェハを弗化水素酸の希釈溶液に浸
漬したうえ、前記ポジレジストを除去し、前記ウェハ上
のピンホールを検査するように」するものとする。
シリコン酸化膜付の単結晶シリコンウェハ上に、特に高
燐濃度のPSG膜(燐硅素ガラス膜)を形成したうえ、
少なくともポジレジストを塗布して弗化水素酸希釈溶液
によるエツチングを行うことで、前記高燐濃度のPSG
膜の希釈弗化水素酸に対する溶解度がシリコン酸化膜の
溶解度より著しく大であることから、ゴミ付着部のピン
ホールのエツチング後の大きさを拡大し、ピンホールの
識別を容易化する。
燐濃度のPSG膜(燐硅素ガラス膜)を形成したうえ、
少なくともポジレジストを塗布して弗化水素酸希釈溶液
によるエツチングを行うことで、前記高燐濃度のPSG
膜の希釈弗化水素酸に対する溶解度がシリコン酸化膜の
溶解度より著しく大であることから、ゴミ付着部のピン
ホールのエツチング後の大きさを拡大し、ピンホールの
識別を容易化する。
第1図(A)〜(F)は本発明に基づく処理工程の一実
施例を示す。第1図(A)は単結晶シリコン・ウェハの
断面図である。同図(A)において3は単結晶シリコン
ウェハで、厚さは約500μm程度、2は熱酸化によっ
て形成されたシリコン酸化膜(S i O□膜とも記す
)で、厚さは数千人程度、1は熱酸化、もしくはCVD
法によって形成された高燐濃度のPSG膜であり、厚さ
は数千人程度である。本発明におけるこのPSG膜(燐
硅素ガラス膜ともいう)1は酸化硅素S i Oz中に
五酸化燐P20.を、後述の希釈弗酸に対する溶解度を
高めるために特に高濃度に、即ちPzOs/P 205
+ S 、t、 ox)のル率が15モル%以上となる
ように、固溶体として含有させた膜である。なお通常の
PSG膜では前記の五酸化燐の含有量は2〜5モル%で
あるh 第1図(B)は同図(A)の状態のウェハにスピン塗布
法により、ポジレジスト6を塗布し、パターン形成用の
ガラス・マスク5を介して紫外線4を照射している図で
ある。つまりこの工程はフォト・リソグラフィの露光工
程である。ここで7は半導体製造過程でウェハに付着し
たパーティクル(ゴミ)である。 第1図(C)は同図(B)の工程を経たウェハを現像液
(有機溶剤)に浸漬した後の状態を示すものである。ポ
ジレジスト6は紫外線4を照射された部分のみ現像液に
可溶となるため、マスク5のパターンの露出部8に対応
した部分のレジスト6だけが除去される。9はパーティ
クル7のためレジスト6が塗布されなかったために生じ
たポジレジスト6上のピンホールであり、マスク5上に
は存在しないものである。 第1図(D)は同図(C)の工程を終了したウェハを、
Sin、のエッチャントである弗化水素酸の希釈溶液に
浸漬した後の状態を表わし゛たものである。液体のエッ
チャントを使用、したエツチングは等方性エツチングで
あるため、膜の侵食は縦方向だけでなく横方向にも進む
ので、酸化膜の加工形状は同図(D)のようになり、P
SG膜1゜SiO□膜2に対して、それぞれ10.11
のような傾斜(テーパ)が生じる。この時、Si’jO
□膜2の希釈弗酸に対するエツチング速度に対し、零゛
発明によるPSGl*1のエツチング速度の方が著しく
速いため、テーパ11に比ベテーバ10の・傾斜の方が
なだらかになる。 第1図(E)は同図(D)の工程を経たウェハのレジス
ト6を除去した状態を示したものである。 同図(E)ではパーティクルマの介在のため、マスク5
上にないピンホール12が形成されている。 なおここで前記レジスト6を除去するには、フェノール
系の薬液に浸漬してレジスト6を溶解する方法や□、酸
素プラズマ中にウェハを置いてレジスト6を燃焼して除
去する方・法等が用いられる。 第1図(F)は同図(E)のピンホール12を拡大し、
同図(E)の矢印方向から眺めたものである。5iOz
膜2は膜厚に固有の色を有するため、ピンホール12は
図のように回忌円状に干渉縞を伴った穴に見える。この
穴は通常の(製品としての)ウェハ処理の場合に比べて
大きく拡大されて見える。
施例を示す。第1図(A)は単結晶シリコン・ウェハの
断面図である。同図(A)において3は単結晶シリコン
ウェハで、厚さは約500μm程度、2は熱酸化によっ
て形成されたシリコン酸化膜(S i O□膜とも記す
)で、厚さは数千人程度、1は熱酸化、もしくはCVD
法によって形成された高燐濃度のPSG膜であり、厚さ
は数千人程度である。本発明におけるこのPSG膜(燐
硅素ガラス膜ともいう)1は酸化硅素S i Oz中に
五酸化燐P20.を、後述の希釈弗酸に対する溶解度を
高めるために特に高濃度に、即ちPzOs/P 205
+ S 、t、 ox)のル率が15モル%以上となる
ように、固溶体として含有させた膜である。なお通常の
PSG膜では前記の五酸化燐の含有量は2〜5モル%で
あるh 第1図(B)は同図(A)の状態のウェハにスピン塗布
法により、ポジレジスト6を塗布し、パターン形成用の
ガラス・マスク5を介して紫外線4を照射している図で
ある。つまりこの工程はフォト・リソグラフィの露光工
程である。ここで7は半導体製造過程でウェハに付着し
たパーティクル(ゴミ)である。 第1図(C)は同図(B)の工程を経たウェハを現像液
(有機溶剤)に浸漬した後の状態を示すものである。ポ
ジレジスト6は紫外線4を照射された部分のみ現像液に
可溶となるため、マスク5のパターンの露出部8に対応
した部分のレジスト6だけが除去される。9はパーティ
クル7のためレジスト6が塗布されなかったために生じ
たポジレジスト6上のピンホールであり、マスク5上に
は存在しないものである。 第1図(D)は同図(C)の工程を終了したウェハを、
Sin、のエッチャントである弗化水素酸の希釈溶液に
浸漬した後の状態を表わし゛たものである。液体のエッ
チャントを使用、したエツチングは等方性エツチングで
あるため、膜の侵食は縦方向だけでなく横方向にも進む
ので、酸化膜の加工形状は同図(D)のようになり、P
SG膜1゜SiO□膜2に対して、それぞれ10.11
のような傾斜(テーパ)が生じる。この時、Si’jO
□膜2の希釈弗酸に対するエツチング速度に対し、零゛
発明によるPSGl*1のエツチング速度の方が著しく
速いため、テーパ11に比ベテーバ10の・傾斜の方が
なだらかになる。 第1図(E)は同図(D)の工程を経たウェハのレジス
ト6を除去した状態を示したものである。 同図(E)ではパーティクルマの介在のため、マスク5
上にないピンホール12が形成されている。 なおここで前記レジスト6を除去するには、フェノール
系の薬液に浸漬してレジスト6を溶解する方法や□、酸
素プラズマ中にウェハを置いてレジスト6を燃焼して除
去する方・法等が用いられる。 第1図(F)は同図(E)のピンホール12を拡大し、
同図(E)の矢印方向から眺めたものである。5iOz
膜2は膜厚に固有の色を有するため、ピンホール12は
図のように回忌円状に干渉縞を伴った穴に見える。この
穴は通常の(製品としての)ウェハ処理の場合に比べて
大きく拡大されて見える。
本発明によれば、単結晶のシリコンウェハ3上にシリコ
ン酸化膜2を形成し、このシリコン酸化膜2上に少なく
とも15モル%以上の五酸化燐を含有するp、sc膜1
を形成し、このPSGIlul上にポジレジスト6を塗
布し、この塗布ののち少なくともこのウェハを弗化水素
酸の希釈溶液に浸漬したうえ、前記ポジレジスト6を除
去し、前記ウェハ上のピンホールを検査するようにした
ので、ピンホールの発見が容易になる。従って、本発明
の方法により、半導体製造ラインのクリーン度(パーテ
ィクルのピンホール数による)を容易に判定できる。
ン酸化膜2を形成し、このシリコン酸化膜2上に少なく
とも15モル%以上の五酸化燐を含有するp、sc膜1
を形成し、このPSGIlul上にポジレジスト6を塗
布し、この塗布ののち少なくともこのウェハを弗化水素
酸の希釈溶液に浸漬したうえ、前記ポジレジスト6を除
去し、前記ウェハ上のピンホールを検査するようにした
ので、ピンホールの発見が容易になる。従って、本発明
の方法により、半導体製造ラインのクリーン度(パーテ
ィクルのピンホール数による)を容易に判定できる。
第1図は本発明の一実施例としての処理工程図である。
1:高燐濃度psc (燐硅素ガラス)膜、2:シリコ
ン酸化膜(S i O,膜)、3:単結晶シリコンウェ
ハ、4:紫外線、5ニガラスマスク、6:ポジレジスト
、7:パーティクル、8:パターン露光部、9ニレジス
トピンホール、10,11 :テーパ、12:酸化膜
ピンホール。
ン酸化膜(S i O,膜)、3:単結晶シリコンウェ
ハ、4:紫外線、5ニガラスマスク、6:ポジレジスト
、7:パーティクル、8:パターン露光部、9ニレジス
トピンホール、10,11 :テーパ、12:酸化膜
ピンホール。
Claims (1)
- 1)単結晶のシリコンウェハ上にシリコン酸化膜を形成
し、このシリコン酸化膜上に少なくとも15モル%以上
の五酸化燐を含有するPSG膜を形成し、このPSG膜
上にポジレジストを塗布し、この塗布ののち少なくとも
このウェハを弗化水素酸の希釈溶液に浸漬したうえ、前
記ポジレジストを除去し、前記ウェハ上のピンホールを
検査するようにしたことを特徴とする半導体製造ライン
のクリーン度判定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29047589A JPH03151650A (ja) | 1989-11-08 | 1989-11-08 | 半導体製造ラインのクリーン度判定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29047589A JPH03151650A (ja) | 1989-11-08 | 1989-11-08 | 半導体製造ラインのクリーン度判定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03151650A true JPH03151650A (ja) | 1991-06-27 |
Family
ID=17756494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29047589A Pending JPH03151650A (ja) | 1989-11-08 | 1989-11-08 | 半導体製造ラインのクリーン度判定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03151650A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113358536A (zh) * | 2021-06-02 | 2021-09-07 | 吉林大学 | 一种封装薄膜制备仪器环境中的灰尘颗粒检测方法 |
-
1989
- 1989-11-08 JP JP29047589A patent/JPH03151650A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113358536A (zh) * | 2021-06-02 | 2021-09-07 | 吉林大学 | 一种封装薄膜制备仪器环境中的灰尘颗粒检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3642549A (en) | Etching composition indication | |
JP2000058509A (ja) | 結晶欠陥の評価方法及び結晶欠陥評価装置 | |
JPH03151650A (ja) | 半導体製造ラインのクリーン度判定方法 | |
JP3278513B2 (ja) | 半導体基板の不純物分析方法 | |
US4599241A (en) | Method for inspecting defects of thin material film | |
JP2001208531A (ja) | 膜厚分布測定方法 | |
US6333785B1 (en) | Standard for calibrating and checking a surface inspection device and method for the production thereof | |
KR100211648B1 (ko) | 반도체 웨이퍼 재생방법 | |
KR100664857B1 (ko) | 웨이퍼 결함 분석 방법 | |
CN115793416B (zh) | 半导体器件制备方法及监测光刻工艺化学品杂质的方法 | |
JPH0368126A (ja) | 半導体装置の製造方法 | |
JPH01175741A (ja) | エッチング方法 | |
JPS6213042A (ja) | 薄膜の欠陥検出方法 | |
JPH0471457B2 (ja) | ||
JPS5853859B2 (ja) | 薄膜のピンホ−ル測定方法 | |
JPS592043A (ja) | フオトレジストの現像方法 | |
JPS58180027A (ja) | 半導体装置の製造方法 | |
JPH01251629A (ja) | パーティクルの評価方法 | |
JPH03107845A (ja) | レジストパターンの検査方法 | |
JPH01124220A (ja) | 半導体装置の製造方法 | |
JPS60123030A (ja) | フォトレジストのピンホ−ル検査方法 | |
JPH06294751A (ja) | ウエーハ付着異物の分析方法 | |
JPS6318637A (ja) | ピンホ−ルの検出方法 | |
JPH1070166A (ja) | 半導体検査方法およびそれに用いる結晶欠陥検出液 | |
JPH1174327A (ja) | 基板上のシリカステインの形成方法及びシリカステイン試験構造体の作成方法 |