JPH03148828A - 半導体ウェーハの裏側に損傷を与える方法と治具 - Google Patents

半導体ウェーハの裏側に損傷を与える方法と治具

Info

Publication number
JPH03148828A
JPH03148828A JP2185143A JP18514390A JPH03148828A JP H03148828 A JPH03148828 A JP H03148828A JP 2185143 A JP2185143 A JP 2185143A JP 18514390 A JP18514390 A JP 18514390A JP H03148828 A JPH03148828 A JP H03148828A
Authority
JP
Japan
Prior art keywords
wafer
silicon
jig
semiconductor wafer
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2185143A
Other languages
English (en)
Inventor
John Robbins
ジョン ロビンス
Ricky L Boston
リッキィ エル.ボストン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH03148828A publication Critical patent/JPH03148828A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02016Backside treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/024Defect control-gettering and annealing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/06Gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はシリコン・ウェーハを処理する方法と装置、
更に具体的に云えば、動く研摩性粉末を用いて、シリコ
ン・ウェーハの裏側1.minを与える方法と装置に関
する。
来の技術及び課題 金属不純物の外因性ゲッタ作用の源とする為に、シリコ
ン半導体ウェーハの裏側にIi傷を与えることは、液体
ホーニング、条翰形外因性ゲッタ作用、乾式吹付は研摩
性粉末、蓄音器方式、渦巻形粒子研摩紙、レーザ技術及
びポリシリコン成長を含む幾つかの方法によって行なわ
れてきた。
液体ホーニング及び乾式吹付は研摩性粉末を用いる方式
は、普通は制御能力の観点から問題である。これは研摩
粒子の寸法が極めて小さい為である。研摩粒子が−騎小
さくなると、塊又は「群がるJ傾向があり、研摩の条を
詰らせる原因となり、それがこう云う種類の裏側のii
*を本質的に不安定なものにする。こう云う種類の裏側
の損傷によって作られた横方向のひび割れ及びビットは
、損傷を受けた側からウェーハの粒子を掃除するのを困
難にする。粒子は、艶出し工程の慢、ウェーハの粒子状
汚染を招き、これはウェーハの歩留まりにとって有害で
あることがある。乾式吹付は方式に使われるN摩材シリ
カも、露出が長びくと、硅肺症を111りことが知られ
ている。
条線形外囚性ゲッタ作用、蓄音器方式及び渦巻形粒子紙
方法は、何れもつI−八面の深いひっかき傷を作ること
により、シリコン・ウェーハに損傷を作る。シリコンの
表面にひっかき傷を作ることが、シリコン面にビット及
び横方向のひび割れを11<、表面レベルにあるシリコ
ンのかけらを「叩き出す」ことにより、シリコン・ウェ
ーハにビットが形成される。この様にしてはみ出したシ
リコンは、この俊、′粒子状汚染の形で、優のウェーハ
・プ0瞼スを悩ませる。蓄音器方式は、生成のスループ
ットが低い為、殆ど使いものにならない。この方式はダ
イヤモンドの先端を付けた針を用いて、針をつl−への
中心から外向きに向かってゆっくりと仙かすことにより
、1転しているウェーハに11−を与え、渦巻形パター
ンの11(!を作る。
ウェーハの裏側cii*を与える為の渦巻形粒子紙方払
は、生成のスループットが低い為、広く用いられていな
い。この方法はサンドベーパ様の条片を使って、ウェー
ハの表面を研摩性条片と接触させ、ウェーハを円形通路
に沿って回転させることにより、ウェーハを両岸する。
こう云う形の研摩作用は、つI−への中心に盛上がりを
残す。後でウェーハを艶出しすると、ウェーハの裏側の
盛上がりの為、ウェーハの前面の渦巻形パターンの中心
に凹みを生ずる。
レーザによって裏側に損傷を与えることが、研摩性のブ
ラシ、粉末及び紙の代わりとして追及されてきた。シリ
コンがつI−への表面で溶融し、それがポリシリコン層
を作る。レーずによって裏側に1傷を与える場合の主な
amは、溶融したシリコンの再結晶化の際である。wI
融したシリコンが再結晶して、もとの材料と似た結晶構
造を形成する。これは、溶融直後に作られたポリシリコ
ンの性質の大部分を「消去」する為、望ましくないこと
である。
ポリシリコンによって裏側にl[を与えることが、これ
まで知られている内で大体最も良い種類の裏側の損傷で
ある。都合の悪いことに、これは最も費用と時間のかか
るものである。つI−ハの裏側にポリシリコンを成長さ
せる。この方法は、裏側が研摩作用を受けることが決し
てないから、一粒子の観点から見ると優れている。裏側
を処理する方法としては、価格が主な欠点である。
課題を解決する為の手段及び作用 この発明は、シリコン・ウェーハを動く研摩性粉末の作
用にかけることにより、シリコン・ウェーハの裏側に損
傷を与える方法と装置に関する。
ウェーハを炭化シリコン粉末の中に浸漬し、振動タンブ
ラ−装置によって攪拌する。浸漬されたウェーハが炭化
シリコン粉末内で回転する。過剰のひっかき傷、粒子又
はビットを伴わずに、シリコン・ウェーハに表面のia
iが作られる。こう云う種類の表面の損傷は、損傷密度
を1/1000に減らしながら、W4重ね欠陥の数を1
0倍に増やし、こうしてウェーハのゲッタ能力を^める
ことによりて、ウェーハの歩留まりをよくする。この方
法は、従来の方法に比べると、設定及び保守が低廉であ
る。
この発明Bもたらす技術的な進歩健びにその目的は、以
下図面についてこの発明の好ましい実施例を説明すると
ころから明らかになろう。この発明の新規な特徴は特許
請求のi!囲に記載しである。
実施例 この発明は半導体つI−ハの裏側に損傷を与える方法と
、その方法に使う装置に関する。半導体ウェーハの裏側
にillを与えることが、ウェーハを物く研摩性粉末の
作用にかけることによって達成される。1つ又は更に多
べのシリコン・ウェーハを研摩性粉末、例えば炭化シリ
コンの中に配置し、攪拌する。攪拌は炭化シリコンを振
動させることによって行なわれる。こうすると、過剰な
ひっかき傷、、粒子又はビットを作らずに、ウェーハに
表面の損傷ができる。
第1v4はシリコン・ウェーハに表面のaSを与える一
実施例の振動室を示す、装置f10が、炭化シリコン1
2を満した111を有する。炭化シリコンは、例えば1
25ミクロンと云う寸法の炭化シリコン粒子であってよ
い。梢11は線12aまで、炭化シリコンを満たす。シ
リコン・ウェーハ13を炭化シリコン粉末内に浸漬して
、ウェーハが炭化シリコンによって完全に覆われる様に
する。
梢11を振動用電気コイル14(接続する。]イル14
がワイヤ15によって電力Ijj III源16に接続
される。コイル集成体14に対する電力を調節して、m
ii並びにその中にある炭化シリコン粒子に加えられる
振動又は攪拌の程度を変えることができる。
シリコン・ウェーハは例えば1分間、振動する炭化シリ
コン内で処理される。処理の間、つアームはウェーハを
回転させる治具の中に保持され、こうしてウェーハの表
面を一様に研摩する。
第2図は、裏側に損傷を与える過程の聞、複数個のシリ
コン・ウェーハを保持する治具を示す。
治具20が取手23を持ら、これは2つのフーム21.
22により、治具ホルダに取付けられる。
治具の側面部材27.28がビン30.31によりてア
ーム21.22に取付けられ、側面部材をビン30及び
31の廻りに回転させることができる様にする。
3木のレール24.25.26が側面部材2フ。
28の間を伸び、半導体ウェーハ29を治具ホルダ内の
所定位置に保持する。レール24.25゜26の内の1
つ又は更に多くは着脱自在であって、ウェーハ29を治
具ホルダ内で位置ぎめすることができる様にしている。
第3図は第2図に示した治具ホルダの斜視図である。取
手43は、2つの取手アーム41.42の問を伸びるダ
ボであってよい。取手アームがビン50.−51によっ
て、治具ホルダの側面部材44.45に回転自在に取付
けられでいる。レール46.47.48は、ダボであっ
てよいが、側面部材44.45の間を伸びて、ウェーハ
49を所定位置に保持する。第1図に示した様に、半導
体ウェーハを治具内に取付けた時、治具ホルダを炭化シ
リコン粉末内に配置する。半導体ウェーハが炭化カーバ
イドで完全に覆われる様にして、粉末を振動させ、治具
ホルダをビン50.51の廻りに回転させ、ウェーハの
裏側に損傷を作る。
この発明によって裏側に与える損傷の改良を例示する為
、この発明の[ゲッタ能力1と従来の方法とを比較する
<100>及び〈111〉配向のウェーハのサンプルを
この発明の方法MAP(動く研摩性粒子)と、従来の方
法SWAM (シリコン・ウェーハ研摩機械)及びSE
G (条線形外囚性ゲッタ作用)を用いて処理した。試
論は、蒸気013F(酸素誘起積重ね欠陥)試験で、8
0分間1100℃で裏側に損傷を与えたウェーハを処理
することによって行なわれた。OISF試験は、裏側の
OISF密度が、裏側のNWAがシリコンの自己割込み
物質を捕配する能力の目安であるので、機械的に裏側に
損傷を与える方法の「ゲッタ能力」を比較するのに信頼
性のある方法であると思われる。OISF密度が大きけ
れば大きい程、シリコンの自己割込み物質を捕捉する能
力が大きく、移仙性不純5I!J原子を捕捉する能力も
最大になる。
<ioo>サンプルでは、評価順序は、アルゴン中での
0.2又は4時間の間の1175℃でのアニール、11
00℃で80分間のOISF試験蒸気酸化、WIt物の
剥がし、45秒間のシンメル−・エッチ、及び裏側のO
ISF密度の計数で構成される。1175℃でのアルゴ
ン中でのアニールは、OISF試験の前に、損傷の内の
どれだ番ノがアニールによって無くなるかを見る為のも
のである。
<100>サンプルに対するデータに対し、第4図及び
第5図(表1)は、1175℃のアニールをしなかった
場合、SW八M (C)及びSEG(B)では、裏側の
OISF密度は1.0E+05  OISF/α2と云
う目標密度を僅かに越えるだけであったが、MAP (
A)方法でできたOfSF密度は、殆んど1桁高いこと
を示している。
予想通り、OTSFの前に、アルゴン中で1175℃で
アニールした<100>サンプルは密度が低下した。ど
の場合も、MAPサンプルはOISF密度がIl高であ
り、SEGが次に高い密度であリ、SWAM方法では、
できた密度が最も低かった。
<111>配向のウェーハを評価する場合、その評価順
序は1100℃で90分間のOISF蒸気酸化、酸化獅
の剥がし、3分間のレオ(変形サートル)・エッチ、及
び裏側のO[SF密度の計数で構成された。
表2の<111>データは、3種類のどの損傷も、OI
 S FL[カ、1、OE5fafiネ欠陥/α2と云
う目標密度より高いことを示している。
<100>ザンプルの場合と同じく、MAPではOIS
F密度が最高であり、SEGが次に高く、SWAMが最
も低い。
1175℃のフニールが無い場合の平均のOISF密度
は次の様にまとめることができる。
MAP   SWAM    SEG <100>  9.IE5 1.2E5 1.5E5<
111>  6.3E5 1.1E5 3.3E501
8F密度で測定すると、MAPによる裏側の損傷は最も
よい[ゲッタ能力1であることが分かった。MAP方法
によって作られたひっかき傷は、SEGによるひっかき
傷に比べると穏やかであり、MAR方法はSWAM方法
でできる脱落したシリコンの[ショット・ホールJが全
くできない様に思われる。
この発明は以上の説明に関連して、更に下記の実施ms
をとり得る。
(1)  半導体つl−ハの裏側にillを与える方法
に於いて、該半導体ウェーバを少なくとも部分的に研摩
性粉末の中に浸漬し、該研摩性粉末を振動させて、半導
体ウェーハの裏側にlEimを作る工程を含む方法。
(2)  (1)項に記載した方法に於いて、研摩性粉
末が、酸化アルミニウム、二酸化シリコン、ダイヤモン
ド、炭化硼素及び炭化シリコンを含む研摩材の群から選
ばれる方法。
(3)  (1)項に記載した方法に於いて、is性粉
末を振動させながら、半導体ウ−エーハを動かす工程を
含む方法。
(4)  (2)項に記載した方法に於いて、炭化シリ
コンが5乃至500ミクロンの粒子寸法である方法。
(5)  (1)項に記載した方法に於いて、ウェーハ
を振動させたTj#摩性粉末の中で回転させる方法。
(6)  (1)項に記載した方法に於いて、半導体ウ
ェーハが、ウェーハ・カセット内にある間に研摩される
方法。
(7)  (1)項に記載した方法に於いて、半導体ウ
ェーハが、研摩材によって覆われた動くベルト上にある
圏に研摩される方法。
(8)  半導体ウェーハの裏側にImを与える方法に
於いて、1つ又は更に多くの半導体ウェーハを治具ホル
ダに取付け、半導体ウェーハを炭化シリコンの研摩性粉
末内に浸漬し、炭化シリコンを振動させて、半導体ウェ
ーハの裏側に損傷を作る工程を含む方法。
(9)  (8)項に記載した方法に於いて、炭化シリ
コンを振動させながら、半導体ウェーハを回転させる工
程を含む方法。
(10)  (8)項に記載した方法に於いて、炭化シ
リコンが125ミクロンの粒子寸法である方法。
(11)  (8)項に記載した方法に於いて、ウェー
ハが約1分間、振動させる炭化シリコン粉末内で研摩さ
れる方法。
(12)ウェーハの裏側にIN傷を与える間、半導体つ
Imハを保持する治具に於いて、2つの側面S材と、3
つのダボ支持体と、取手とを有し、3つのダボ支持体は
2つの側面部材に接続されていて、3つのダボの間に半
導体ウェーハを支持し、取手は2つの側面部材に接続さ
れている治具。
(13)  (12)項に!2IEした治具に於いて、
各々のダボがその周囲で半導体ウェーハと接触して、処
理の闇、ウェーハを所定位置に保持する様に、3つのダ
ボが側面部材に接続される治具。
(14)  (12)項ニtii!fELりt[Iニ於
イr、少ナクとも1つのダボが着脱自在であって、半導
体ウェーハの取付けができる様にした治具。
(15)  (12)項に記載した治具に於いて、取手
が側面部材に回転自在に取付けられている治具。
(16)ウェーハの側面にHaを与える間、半導体ウェ
ーハを保持する治具に於いて、2つの側面部材を有し、
各々の側面部材は中心点から伸びる3つの脚を有し、該
脚は前記中心点を中心とする仮想円に沿って等間隔であ
り、更に側面部材の脚の間を伸びる3つのダボ支持体と
、前記側面部材に回転自在に取付けられた取手とを有し
、3つのダボ支持体は2つの側面部材に接続されていて
3つのダボの間で半導体ウェーハを支持し、取手が2つ
の側面部材に接続されている治具。
(17)  (1G)項に記載した治具に於いて、各々
のダボがその周囲で半導体ウェーハに接触して、処理の
間、ウェーハを所定位置に保持する様に、3つのダボが
側面部材に接続されている治具。
(18)  (17)項に記載した治具に於いて、少な
くとも1つのダボが着脱自在であって、半導体ウェーハ
の取付けができる様にした治具。
(19)  ウェーハを研摩性粉末12内で研摩するこ
とによって、シリコン半導体ウェーハ13の裏側にn?
!を与える方法を説明したゆ粉末12を振動させる間、
ウェーハ13を粉末12内で回転させ又は並進させる。
処理の間、治具が1つ又は更に多くの半導体つI−ハ1
3を保持し、希望によっては、処理の間、ウェーハ13
を回転することができる様にする。
【図面の簡単な説明】
第1図はこの発明に使われる装置の斜視図、第2図はこ
の発明で使われる半導体支持治具の側面図、第3図は第
2図の支持治具の斜視図、第4図は3種類のウェーハの
裏側のla!を比較すだ線図、第5図は第4図の縮図に
使われた試験データの表の図面、第6図はく111〉配
向の半導体ウェーハに対する試験データの表の図面であ
る。 主な符号の説明 10:装置 11:槽 12:炭化シリコン 13ニジリコン・ウェーハ 14:振動用電気コイル 15:ワイヤ 16二電力fI11III源 20:治具 21.22:アーム 23:取手 30.31 :ビン

Claims (2)

    【特許請求の範囲】
  1. (1)半導体ウェーハの裏側に損傷を与える方法に於い
    て、該半導体ウェーハを少なくとも部分的に研摩性粉末
    の中に浸漬し、該研摩性粉末を振動させて、半導体ウェ
    ーハの裏側に損傷を作る工程を含む方法。
  2. (2)ウェーハの裏側に損傷を与える間、半導体ウェー
    ハを保持する治具に於いて、2つの側面部材と、3つの
    ダボ支持体と、取手とを有し、3つのダボ支持体は2つ
    の側面部材に接続されていて、3つのダボの間に半導体
    ウェーハを支持し、取手は2つの側面部材に接続されて
    いる治具。
JP2185143A 1989-07-12 1990-07-12 半導体ウェーハの裏側に損傷を与える方法と治具 Pending JPH03148828A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US378632 1982-05-17
US07/378,632 US5006475A (en) 1989-07-12 1989-07-12 Method for backside damage of silicon wafers

Publications (1)

Publication Number Publication Date
JPH03148828A true JPH03148828A (ja) 1991-06-25

Family

ID=23493904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2185143A Pending JPH03148828A (ja) 1989-07-12 1990-07-12 半導体ウェーハの裏側に損傷を与える方法と治具

Country Status (5)

Country Link
US (1) US5006475A (ja)
EP (1) EP0408341B1 (ja)
JP (1) JPH03148828A (ja)
KR (1) KR0180901B1 (ja)
DE (1) DE69031553T2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2575545B2 (ja) * 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
JP2719113B2 (ja) * 1994-05-24 1998-02-25 信越半導体株式会社 単結晶シリコンウェーハの歪付け方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3923567A (en) * 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
US4018626A (en) * 1975-09-10 1977-04-19 International Business Machines Corporation Impact sound stressing for semiconductor devices
DE2927220A1 (de) * 1979-07-05 1981-01-15 Wacker Chemitronic Verfahren zur stapelfehlerinduzierenden oberflaechenzerstoerung von halbleiterscheiben
JPH01143223A (ja) * 1987-11-28 1989-06-05 Toshiba Corp 半導体基板の表面処理方法
FR2631630B1 (fr) * 1988-05-18 1990-08-31 Rhone Poulenc Chimie Abrasifs a base de terres rares

Also Published As

Publication number Publication date
DE69031553D1 (de) 1997-11-13
KR920003420A (ko) 1992-02-29
EP0408341B1 (en) 1997-10-08
US5006475A (en) 1991-04-09
KR0180901B1 (ko) 1999-04-15
EP0408341A1 (en) 1991-01-16
DE69031553T2 (de) 1998-02-12

Similar Documents

Publication Publication Date Title
US4971920A (en) Gettering method for semiconductor wafers
US20100006081A1 (en) Method for manufacturing silicon matter for plasma processing apparatus
Romano et al. A fast preparation technique for high-quality plan view and cross-section TEM specimens of semiconducting materials
US4587771A (en) Process for the backside-gettering surface treatment of semiconductor wafers
JPH03148828A (ja) 半導体ウェーハの裏側に損傷を与える方法と治具
US5197271A (en) Method and apparatus for back side damage of silicon wafers
US4018626A (en) Impact sound stressing for semiconductor devices
US5133160A (en) Process for the removal of specific crystal structures defects from semiconductor discs
US6514423B1 (en) Method for wafer processing
JPH06244167A (ja) ウェハーエッジの加工方法とその装置
CN1197212A (zh) 分析半导体晶锭的方法
JPS6091648A (ja) 半導体ウエハの処理方法
US20010023082A1 (en) Grind and single wafer etch process to remove metallic contamination in silicon wafers
CN112701058A (zh) 晶圆键合力的测试方法
JPH03184756A (ja) ウエーハの研削加工方法
US4372808A (en) Process for removing a liquid phase epitaxial layer from a wafer
JP2571972B2 (ja) シリコンウエーハの製造方法
JP7451711B2 (ja) 半導体基板を乾燥させるための改良された装置
JPH05309556A (ja) 微細部用研磨材および研磨方法
JP4058893B2 (ja) シリコンボートの製造方法及びシリコンボート
US2622581A (en) Dry drilling of diamonds and the like
JPH04159734A (ja) コレットのクリーニング方法及びダイボンディング装置
JPH0319688B2 (ja)
JPH0286115A (ja) 化合物半導体ウエハの製造方法
Bilibin et al. Influence of processing parameters and of natural ageing on the depth of a disturbed layer and on the optical strength of the surface of KCl single crystals