JPH03147412A - 受光増幅回路 - Google Patents
受光増幅回路Info
- Publication number
- JPH03147412A JPH03147412A JP1284750A JP28475089A JPH03147412A JP H03147412 A JPH03147412 A JP H03147412A JP 1284750 A JP1284750 A JP 1284750A JP 28475089 A JP28475089 A JP 28475089A JP H03147412 A JPH03147412 A JP H03147412A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- output
- current mirror
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 claims abstract description 3
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 7
- 230000003287 optical effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、受光素子で得た電流信号を電流／電圧変換す
ると共に増幅して出力する受光増幅回路に関し、特に受
光素子で得たパルス光等の交流信号のみを増幅する受光
増幅回路に関する。
ると共に増幅して出力する受光増幅回路に関し、特に受
光素子で得たパルス光等の交流信号のみを増幅する受光
増幅回路に関する。
この種の回路として、従来から第３図に示す回路がある
。この回路は、受光素子としてのホトダイオード１の電
流出力を抵抗Ｒ１で帰還をかけた演算増幅器２で電圧信
号に変換し、その電圧信号の内の交流成分のみを結合コ
ンデンサＣ１で取り出して次段の演算増幅器３で抵抗Ｒ
２とＲ３（各々その値をＲ２、Ｒ３とする。）で決まる
増幅度（＝Ｒ３／Ｒ２）だけ増幅して出力するものであ
る。Ｅｌ、Ｒ２はバイアス電源である。
。この回路は、受光素子としてのホトダイオード１の電
流出力を抵抗Ｒ１で帰還をかけた演算増幅器２で電圧信
号に変換し、その電圧信号の内の交流成分のみを結合コ
ンデンサＣ１で取り出して次段の演算増幅器３で抵抗Ｒ
２とＲ３（各々その値をＲ２、Ｒ３とする。）で決まる
増幅度（＝Ｒ３／Ｒ２）だけ増幅して出力するものであ
る。Ｅｌ、Ｒ２はバイアス電源である。
よって、この回路では継続光（直流光）を受光したとき
は出力が出ず、パルス光を受光した場合にのみそのパル
ス光に対応した信号電圧が出力されることになる。
は出力が出ず、パルス光を受光した場合にのみそのパル
ス光に対応した信号電圧が出力されることになる。
第４図はこの回路を具体化した回路図を示すものである
。演算増幅器２．３には同一の回路が使用されるので一
方の演算増幅器２を代表して説明する。
。演算増幅器２．３には同一の回路が使用されるので一
方の演算増幅器２を代表して説明する。
Ｑｌ、Ｑ２は入力トランジスタ、Ｑ３、Ｑ４は差動回路
を構成するトランジスタで、その共通接続のエミッタに
定電流源１１が接続される。Ｑ５〜Ｑ７は差動回路の能
動負荷として働くカレントミラー回路を構成するトラン
ジスタであり、Ｒ４は抵抗である。以上で差動増幅回路
が構成され、その出力はトランジスタＱ７のコレクタが
ら取り出されて、トランジスタＱ８〜ＱＩＯからなる出
力回路に出力される。この出力回路では、位相補償用の
コンデンサＣ２が接続されている。Ｒ５はバイアス用抵
抗、Ｉ２、Ｉ３は定電流源である。
を構成するトランジスタで、その共通接続のエミッタに
定電流源１１が接続される。Ｑ５〜Ｑ７は差動回路の能
動負荷として働くカレントミラー回路を構成するトラン
ジスタであり、Ｒ４は抵抗である。以上で差動増幅回路
が構成され、その出力はトランジスタＱ７のコレクタが
ら取り出されて、トランジスタＱ８〜ＱＩＯからなる出
力回路に出力される。この出力回路では、位相補償用の
コンデンサＣ２が接続されている。Ｒ５はバイアス用抵
抗、Ｉ２、Ｉ３は定電流源である。
ところが、この第３図及び第４図に示した受光増幅回路
では、演算増幅器が２個必要であり、特にその内部に形
成される位相補償用コンデンサＣ２は大きな素子面積を
占有し、コストアップ増大につながるという問題があっ
た。
では、演算増幅器が２個必要であり、特にその内部に形
成される位相補償用コンデンサＣ２は大きな素子面積を
占有し、コストアップ増大につながるという問題があっ
た。
本発明の目的は演算増幅器を１個として、簡単な回路構
成でパルス光信号を電圧変換及び増幅できるようにした
受光増幅回路を提供することである。
成でパルス光信号を電圧変換及び増幅できるようにした
受光増幅回路を提供することである。
このために本発明は、第１のカレントミラー回路を能動
負荷として接続した差動増幅回路と該差動増幅回路の出
力電圧を増幅する出力回路とを具備する回路において、 上記第１のカレントミラー回路のベース電流供給点と基
準側トランジスタのベースとの間及び上記ベース電流供
給点と出力側トランジスタのベースとの間の各々に接続
した抵抗と、受光素子の電流に対応する電流を基準電流
とし出力電流を上記第１のカレントミラー回路の基準側
のトランジスタのベースに供給する第２のカレントミラ
ー回路と、上記受光素子の電流に対応する電流を基準電
流とし出力電流を上記第１のカレントミラー回路の出力
側のトランジスタのベースに供給する第３のカレントミ
ラー回路とを設け、上記第２と第３のカレントミラー回
路の一方を基準電流を積分して出力電流とする電流積分
型として構成した。
負荷として接続した差動増幅回路と該差動増幅回路の出
力電圧を増幅する出力回路とを具備する回路において、 上記第１のカレントミラー回路のベース電流供給点と基
準側トランジスタのベースとの間及び上記ベース電流供
給点と出力側トランジスタのベースとの間の各々に接続
した抵抗と、受光素子の電流に対応する電流を基準電流
とし出力電流を上記第１のカレントミラー回路の基準側
のトランジスタのベースに供給する第２のカレントミラ
ー回路と、上記受光素子の電流に対応する電流を基準電
流とし出力電流を上記第１のカレントミラー回路の出力
側のトランジスタのベースに供給する第３のカレントミ
ラー回路とを設け、上記第２と第３のカレントミラー回
路の一方を基準電流を積分して出力電流とする電流積分
型として構成した。
以下、本発明の実施例について説明する。第１図はその
一実施例の受光増幅回路を示す図である。
一実施例の受光増幅回路を示す図である。
この第１図において、第３図及び第４図で説明した素子
と同一の素子には同一の符号を付した。
と同一の素子には同一の符号を付した。
本実施例では、ホトダイオード１の出力電流を基準電流
とするようにトランジスタＱｌｌ、Ｑｌ２、Ｑｌ３でカ
レントミラー回路を構成し、またトランジスタＱｌｌ、
Ｑｌ２、Ｑｌ４で別の同様のカレントミラー回路を構成
して、出力側のトランジスタＱ１３、Ｑｌ４のコレクタ
にホトダイオードｌの出力電流と同一を流を流すように
した。つまり、ホトダイオード１の出力電流を分割する
ようにした。
とするようにトランジスタＱｌｌ、Ｑｌ２、Ｑｌ３でカ
レントミラー回路を構成し、またトランジスタＱｌｌ、
Ｑｌ２、Ｑｌ４で別の同様のカレントミラー回路を構成
して、出力側のトランジスタＱ１３、Ｑｌ４のコレクタ
にホトダイオードｌの出力電流と同一を流を流すように
した。つまり、ホトダイオード１の出力電流を分割する
ようにした。
そして、本実施例では、一方のトランジスタＱｌ３のコ
レクタ電流を定電流源Ｔ４から引算した電流を、トラン
ジスタＱ１５〜Ｑ１７からなるカレントミラー回路（第
２のカレントミラー回路）に基準電流として供給し、他
方のトランジスタＱ１４のコレクタ電流を定電流源１５
（定電流源■４の出力電流と同一電流を出力する。）か
ら引算した電流を、トランジスタＱ１８〜Ｑ２０からな
るカレントミラー回路（第３のカレントミラー回路）に
基準電流として供給するようにした。
レクタ電流を定電流源Ｔ４から引算した電流を、トラン
ジスタＱ１５〜Ｑ１７からなるカレントミラー回路（第
２のカレントミラー回路）に基準電流として供給し、他
方のトランジスタＱ１４のコレクタ電流を定電流源１５
（定電流源■４の出力電流と同一電流を出力する。）か
ら引算した電流を、トランジスタＱ１８〜Ｑ２０からな
るカレントミラー回路（第３のカレントミラー回路）に
基準電流として供給するようにした。
なお、トランジスタＱ１５〜Ｑ１７からなるカレントミ
ラー回路については、トランジスタＱ１５のエミッタと
接地間にコンデンサＣ３を接続して、基準電流を積分し
た電流を出力電流として出力する電流積分型として構成
した。Ｒ６−Ｒ９は同一値の抵抗である。
ラー回路については、トランジスタＱ１５のエミッタと
接地間にコンデンサＣ３を接続して、基準電流を積分し
た電流を出力電流として出力する電流積分型として構成
した。Ｒ６−Ｒ９は同一値の抵抗である。
また、本実施例では、上記したカレントミラー回路の出
力側を構成するトランジスタＱ１７、Ｑ２０のコレクタ
を、差動増幅回路の能動負荷として働くトランジスタＱ
５〜Ｑ７からなるカレントミラー回路（第１のカレント
ミラー回路）のトランジスタＱ６、Ｑ７のベースに各々
接続している。
力側を構成するトランジスタＱ１７、Ｑ２０のコレクタ
を、差動増幅回路の能動負荷として働くトランジスタＱ
５〜Ｑ７からなるカレントミラー回路（第１のカレント
ミラー回路）のトランジスタＱ６、Ｑ７のベースに各々
接続している。
トランジスタＱ６、Ｑ７のベースに接続した抵抗ＲＩＯ
１Ｒ１１は、電流／電圧変換用である。
１Ｒ１１は、電流／電圧変換用である。
更に、トランジスタＱ１〜Ｑ７からなる差動増幅回路の
一方の入力トランジスタＱ１のベース（反転入力端子）
と出力端子４との間には帰還抵抗Ｒ１２を、また他方の
人力トランジスタＱ２のベース（非反転入力端子）には
バイアス電源Ｅ３を接続し、両人力トランジスタＱ１、
Ｑ２のベース間には抵抗Ｒ１３を接続した。
一方の入力トランジスタＱ１のベース（反転入力端子）
と出力端子４との間には帰還抵抗Ｒ１２を、また他方の
人力トランジスタＱ２のベース（非反転入力端子）には
バイアス電源Ｅ３を接続し、両人力トランジスタＱ１、
Ｑ２のベース間には抵抗Ｒ１３を接続した。
以上の結果、このトランジスタＱ１〜Ｑ７からなる差動
増幅回路とトランジスタＱ８〜ＱＩＯからなる出力回路
とで構成される回路は、トランジスタＱ１７、Ｑ２０が
オフしている状態、叉は同一コレクタ電流が流れている
状態では、従来の演算増幅器と同様に働き、このとき入
力トランジスタＱ１、Ｑ２に入力信号が加わらないので
、出力端子４には、バイアス電源Ｅ３の電圧が現れる。
増幅回路とトランジスタＱ８〜ＱＩＯからなる出力回路
とで構成される回路は、トランジスタＱ１７、Ｑ２０が
オフしている状態、叉は同一コレクタ電流が流れている
状態では、従来の演算増幅器と同様に働き、このとき入
力トランジスタＱ１、Ｑ２に入力信号が加わらないので
、出力端子４には、バイアス電源Ｅ３の電圧が現れる。
ここで、ホトダイオード１が直流光を受光し、そのホト
ダイオードｌを流れる電流をＩｓとすると、トランジス
タＱ１３、Ｑ１４のコレクタにはその電流Ｉｓが流れる
。このため、トランジスタＱ１６のコレクタには電流ｒ
ｌｎ−１ｓＪ （１４は定電流源■４の出力電流）が
流れ、従ってトランジスタＱ１７のコレクタにもその電
流ｒ１４ＩｓＪが流れる。また、トランジスタＱ１９の
コレクタには電流ｒｌｓ ＩｓＪ （Ｉｓは定電
流源■５の出力電流）が流れ、従ってトランジスタＱ２
０のコレクタにもその電流ｒｌｓ ＩｓＪが流れる
。ここで、Ｌ＝Ｉｓであるので、結局トランジスタＱ１
７のコレクタ電流１１？とトランジスタＱ２０のコレク
タ電流Ｉ２゜は同一となる。
ダイオードｌを流れる電流をＩｓとすると、トランジス
タＱ１３、Ｑ１４のコレクタにはその電流Ｉｓが流れる
。このため、トランジスタＱ１６のコレクタには電流ｒ
ｌｎ−１ｓＪ （１４は定電流源■４の出力電流）が
流れ、従ってトランジスタＱ１７のコレクタにもその電
流ｒ１４ＩｓＪが流れる。また、トランジスタＱ１９の
コレクタには電流ｒｌｓ ＩｓＪ （Ｉｓは定電
流源■５の出力電流）が流れ、従ってトランジスタＱ２
０のコレクタにもその電流ｒｌｓ ＩｓＪが流れる
。ここで、Ｌ＝Ｉｓであるので、結局トランジスタＱ１
７のコレクタ電流１１？とトランジスタＱ２０のコレク
タ電流Ｉ２゜は同一となる。
よって、トランジスタＱ６、Ｑ７のコレクタ電流は変化
せず、出力端子４の出力電圧は変化しない。
せず、出力端子４の出力電圧は変化しない。
次に、ホトダイオード１がパルス光を受光した場合には
、トランジスタＱ２０にはこのパルス光に正確に対応し
たコレクタ電流が流れるが、トランジスタＱ１７につい
ては、そのベース回路にコンデンサＣ３が接地との間に
接続されているので、このパルス光に対応した電流がこ
こで積分されて、そのコレクタ電流は積分電流となり、
はとんど変化しない。
、トランジスタＱ２０にはこのパルス光に正確に対応し
たコレクタ電流が流れるが、トランジスタＱ１７につい
ては、そのベース回路にコンデンサＣ３が接地との間に
接続されているので、このパルス光に対応した電流がこ
こで積分されて、そのコレクタ電流は積分電流となり、
はとんど変化しない。
この結果、トランジスタＱ１７のコレクタ電流ＩＩ？と
トランジスタＱ２０のコレクタ電流Ｉ２゜に差が生じて
、抵抗ＲＩＯ１Ｒ１１に生じる電圧に差が生じるので、
オフセット電圧が生じ、そのオフセット電圧が抵抗Ｒ１
２とＲ１３の比によって電圧増幅され、出力端子４に出
力される。このパルス光受光の場合の各電流の波形図を
第２図に示した。
トランジスタＱ２０のコレクタ電流Ｉ２゜に差が生じて
、抵抗ＲＩＯ１Ｒ１１に生じる電圧に差が生じるので、
オフセット電圧が生じ、そのオフセット電圧が抵抗Ｒ１
２とＲ１３の比によって電圧増幅され、出力端子４に出
力される。このパルス光受光の場合の各電流の波形図を
第２図に示した。
以上のように、ホトダイオード１が受光する光の内、パ
ルス光等のように交流的に変化している光信号のみを選
択的に増幅して出力することになるので、第３図及び第
４図で示した回路と全く同じ動作が行われることになる
。
ルス光等のように交流的に変化している光信号のみを選
択的に増幅して出力することになるので、第３図及び第
４図で示した回路と全く同じ動作が行われることになる
。
しかも本実施例では、この同じ動作を、１個の演算増幅
器に若干の素子を付加して構成した回路で実現している
ので、従来では２個必要であった位相補償用コンデンサ
が１個で済み、チップ面積を従来よりも小さくすること
ができる。
器に若干の素子を付加して構成した回路で実現している
ので、従来では２個必要であった位相補償用コンデンサ
が１個で済み、チップ面積を従来よりも小さくすること
ができる。
以上説明したように本発明によれば、１個の演算増幅器
に若干の素子を付加するのみでパルス光のみを検出する
回路を構成することができるので、チップ面積を小さく
でき、コストダウンを実現できるという利点がある。
に若干の素子を付加するのみでパルス光のみを検出する
回路を構成することができるので、チップ面積を小さく
でき、コストダウンを実現できるという利点がある。
第１図は本発明の一実施例の受光増幅回路の回路図、第
２図はその動作時の各電流の波形図、第３図は従来の受
光増幅回路の回路図、第４図は第３図の具体的な回路図
である。 １・・・ホトダイオード、２．３・・・演算増幅器、４
・・・出力端子。
２図はその動作時の各電流の波形図、第３図は従来の受
光増幅回路の回路図、第４図は第３図の具体的な回路図
である。 １・・・ホトダイオード、２．３・・・演算増幅器、４
・・・出力端子。
Claims (1)
- （１）、第１のカレントミラー回路を能動負荷として接
続した差動増幅回路と該差動増幅回路の出力電圧を増幅
する出力回路とを具備する回路において、 上記第１のカレントミラー回路のベース電流供給点と基
準側トランジスタのベースとの間及び上記ベース電流供
給点と出力側トランジスタのベースとの間の各々に接続
した抵抗と、受光素子の電流に対応する電流を基準電流
とし出力電流を上記第１のカレントミラー回路の基準側
のトランジスタのベースに供給する第２のカレントミラ
ー回路と、上記受光素子の電流に対応する電流を基準電
流とし出力電流を上記第１のカレントミラー回路の出力
側のトランジスタのベースに供給する第３のカレントミ
ラー回路とを設け、上記第２と第３のカレントミラー回
路の一方を基準電流を積分して出力電流とする電流積分
型としたことを特徴とする受光増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284750A JP2963934B2 (ja) | 1989-11-02 | 1989-11-02 | 受光増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284750A JP2963934B2 (ja) | 1989-11-02 | 1989-11-02 | 受光増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03147412A true JPH03147412A (ja) | 1991-06-24 |
| JP2963934B2 JP2963934B2 (ja) | 1999-10-18 |
Family
ID=17682515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1284750A Expired - Fee Related JP2963934B2 (ja) | 1989-11-02 | 1989-11-02 | 受光増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2963934B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195719A (ja) * | 1995-01-13 | 1996-07-30 | Nec Corp | 光受信回路 |
| JP2007287286A (ja) * | 2006-04-19 | 2007-11-01 | Sharp Corp | 受光増幅回路および光ピックアップ |
| WO2017051546A1 (ja) * | 2015-09-24 | 2017-03-30 | 株式会社マグマスパジャパン | エクササイズスタジオの雰囲気調整システム及び雰囲気調整方法 |
-
1989
- 1989-11-02 JP JP1284750A patent/JP2963934B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08195719A (ja) * | 1995-01-13 | 1996-07-30 | Nec Corp | 光受信回路 |
| JP2007287286A (ja) * | 2006-04-19 | 2007-11-01 | Sharp Corp | 受光増幅回路および光ピックアップ |
| WO2017051546A1 (ja) * | 2015-09-24 | 2017-03-30 | 株式会社マグマスパジャパン | エクササイズスタジオの雰囲気調整システム及び雰囲気調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2963934B2 (ja) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0792012A3 (en) | Amplifier for burst signal and optical receiving circuit | |
| US5929623A (en) | Regulated power supply circuit | |
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| EP0142081A2 (en) | Signal processing circuit | |
| US4701719A (en) | Differential amplification circuit | |
| KR900008520B1 (ko) | Btl증폭회로 | |
| JPH03173209A (ja) | 電流増幅回路 | |
| JPH03147412A (ja) | 受光増幅回路 | |
| JP2661607B2 (ja) | 差動出力を有する差動増幅器 | |
| JP3844544B2 (ja) | 光受信回路 | |
| JP2674544B2 (ja) | 光受信回路 | |
| EP0384710B1 (en) | Amplifier circuit operable at low power source voltage | |
| JPS61200709A (ja) | 光通信用前置増幅器 | |
| RU2060579C1 (ru) | Двухтактный усилитель тока | |
| JP2963933B2 (ja) | 演算増幅回路 | |
| JPH08125445A (ja) | 高周波検波回路 | |
| JPH07273567A (ja) | オペアンプ回路 | |
| KR930008345Y1 (ko) | 전류제어 증폭기 | |
| JPH04119005A (ja) | 演算増幅回路 | |
| KR0144661B1 (ko) | 차동증폭기의 오프셋 저감회로 | |
| JPH0432307A (ja) | 交流増幅器 | |
| KR200148384Y1 (ko) | 차동 증폭 회로 | |
| RU2274947C2 (ru) | Двухтактный усилитель мощности | |
| JPH04175007A (ja) | コンパレータ回路 | |
| JPH0151088B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |