JPH03145213A - カスタム化可能な論理集積回路 - Google Patents

カスタム化可能な論理集積回路

Info

Publication number
JPH03145213A
JPH03145213A JP2277607A JP27760790A JPH03145213A JP H03145213 A JPH03145213 A JP H03145213A JP 2277607 A JP2277607 A JP 2277607A JP 27760790 A JP27760790 A JP 27760790A JP H03145213 A JPH03145213 A JP H03145213A
Authority
JP
Japan
Prior art keywords
logic
transistor
circuit
drain
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2277607A
Other languages
English (en)
Inventor
Gobbi Jose-Maria
ジヨゼ・マリア・ゴビ
Le Berre Louis
ルイ・ル・ベール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Composants Microondes
Original Assignee
Thomson Composants Microondes
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Composants Microondes filed Critical Thomson Composants Microondes
Publication of JPH03145213A publication Critical patent/JPH03145213A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00065—Variable delay controlled by a digital setting by current control, e.g. by parallel current control transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 免鮭立亘１ １．４艶里会１ 本発明は、２つの論理状態０及び１間の切換え速度が事
前拡散又は事前打込み論理回路をカスタム化する金属化
工程で製作される部品の選択によって調節又は決定され
ることができる事前記事前拡散又は事前打込み論理回路
に係る。
２、九且１」仁り匙里 カスタム化可能の回路とは、相互結合されない個別部品
（ダイオード、トランジスタ等々）又ｔよ基本機能素子
（論理演算回路、インバータ等々）を複数購含んだ回路
である。金属相互結合回路（よ使用者が自分の電気回路
図を提出したときに付着され、こうしてこの一般用の回
路を個性化する。
多くの場合、手にし得る回路の１部だけが使用される回
路を形成するために用いられる。
この種のカスタム化可能の回路は、ＣＩＣ（ｃｕｓｔｏ
ｍ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔｓ）又は−
膜内にｔよ「事前拡散」回路と呼ばれているが、但し回
路がＧａＡｓ又は第■−ｖ族の材料で作られているとき
は「事前打込み」回路と呼ばれるのがより正確である。
本発明はＳｉへの事前拡散回路又（よＧａＡＳへの事前
打込み回路に係る。
事前打込み部品及び機能素子はその速度又は遮断周波数
が使用される技術によって決定されるという特徴を持つ
。付着される相互結線に従ってこれらの特徴を変化する
ことができず、これらは現存の部品をまとめるか又は使
用されない部品をわきに残すことしかできない。従って
作られた回路は個別部品及びそれらを形成する基本機能
素子のそれに等しい性能特性を持ち、そしてこれらの性
能特性は使用される技術によって決定される。
免且立叉１ 本発明は事前拡散又は事前打込み論理集積回路の製造を
可能ならしめ、２つの論理状態間、論理Ｏから論理１又
はその逆への切換え速度が調節可能である。この結果は
多重ドレーントランジスタを用いて得られ、これらのト
ランジスタは同時に給電され制御される複数個の並列接
続トランジスタに等価である。これらは事前拡散又は事
前打込み回路であるから、カスタム化可能回路の最終の
金属化工程で用いられるトランジスタの数と位置は、論
理０から論理１への切換え（立上り前面）速度又は論理
１から論理Ｏへの切換え〈立下り前面）速度のどちらか
又は同時に両方の修正を可能にする。実際、所定の論理
段階について、論理回路の次の段階は負荷又は放電され
るべき容量に等価である。この容量の負荷又は放電速度
は、並列状ｆｌ！　＋−ランジスタの数に比例する電流
を与えるか又は吸収する可変数のトランジスタを並列接
続することによって修正されることができる（トランジ
スタはすべて同一寸法であると仮定して〉。
さらに詳細には、本発明は少なくとも１個の論理演算回
路を含む論理集積回路に係り、その出力は入力に加えら
れるカスタム化可能の論理信号１又はＯに付は加わる論
理信号Ｏ又は１を与え、前記集積回路は前記論理演算装
置内で少なくとも１個の多重ドレーントランジスタを含
み、演鐸装置の出力と結合するドレーンの数は第１論理
状態から第２論理状態への切換え時間を調節することを
可能にする。
次に添付図面を参照して以下にさらに詳しく説明するこ
とによって本発明はさらに明確に理解されるであろう。
実施例 先ず第１図に示すような基本インバータ回路の考察から
始めよう。この形式の回路（よ論理回路の基礎を形成す
る。この回路はトランジスタ１によって構成され、その
ゲートはインバータの入力を形成し、前記トランジスタ
はトランジスタ２によって負荷される。２個のトランジ
スタは電源Ｖ。０としばしばアースされている電源ｖｓ
ｓとの間に直列接続されている。２個のトランジスタに
共通の点は論理回路の次の段と結合した出力Ｓを形成す
る。
次の段は点線で示された等酒客量Ｃに結合されてもよい
。インバータは、より高速で等酒客ｆｆ１ｃの負荷又は
放電が可能であるのでますます急速に動く。
論理状態Ｏから論理状態１への変化は、第１図に矢印で
示された電流Ｉ、による容量Ｃの負荷に対応する。この
負荷電流は負荷トランジスタ２（、：よって制御される
。トランジスタ２が大きくなればなる程、電流Ｉ、が大
きくなり、従って論理Ｏから論理１への立上り時間は速
くなる。
反対に、第２図では、論理状態１から論理状態Ｏへの変
化は容量Ｃの放電に対応する。放電電流ＩＤは信号トラ
ンジスタ１を通過し、これはまた負荷１〜ランジスタ２
が供給し続ける電流Ｉ、も弓き出す。トランジスタ１が
大きくなればなる程、電流Ｉ、は急速に放電され、従っ
て論理１から論理Ｏへの立下り時間が急速になる。
本発明によれば、論理Ｏから論理１への切換え及びその
逆の切換えのためにインバータが要する時間は、第３図
及び第４図に示す通り、複数個のトランジスタの並列接
続によって修正及び加速されてもよい。
同じ方法で、第４図では１からＯへの立下り時間は、信
号トランジスタ１と並列に接続され入力信号Ｅによって
同時に制御される５及び６のような複数個のトランジス
タを用いて改良される。
こうして、インバータの２個のトランジスタに１側又は
それ以上のトランジスタを並列接続することによって、
論理Ｏと論理１の２つの位置の間の立上り速度又は立下
り速度を希望通りに修正することが可能である。特性１
直の調節のためのこの操作は、並列配置トランジスタの
数を選択するため最終の金属化マスクを適合すれば足り
る事前拡散カスタム化可能回路の場合は特に容易である
。
しかしながら、同じほど多くのソース、ゲート及びドレ
ーンを持つ複数個のトランジスタを並列接続する代りに
、公知の多重ドレーントランジスタを使用することが有
利である。
多重ドレーントランジスタは第５図の右側に示されてお
り、その等価回路図は左側に示されている。エンハンス
ト多重ドレーントランジスタ７は、例えば１．５．６の
ような数個の基本トランジスタに等価の、数個のドレー
ンＤ、Ｄ２゜Ｄ３・・・・・・を制御する唯１偶のゲー
トと、Ｖ８３に結合した唯１個のソースとを持つ。トラ
ンジスタ７のゲートとＶＤＤとの間に接続された空乏層
１〜ランジスタ８は多重ドレーントランジスタへの電流
注入器を形成する。
次に一連のインバータステージ又はＤＣＦＬ演紳装置を
含む論理回路を考察しよう。トランジスタ１のドレーン
上の第１段出力は第２段入力１−ランジスタのゲートに
付与される。従って第１段の負荷トランジスタ２は回路
上の平衡性によって第２段の入力トランジスタのゲート
に接続されてもよく、第５図に示す多重ドレントランジ
スタ７１８は実際にインバータ論理演篩装置に等価で、
その負荷トランジスタは一連の演算装置内で１行だけず
らされている。
第６図は本発明論理回路を表す。この回路は、他方の空
乏層多重ドレーントランジスタ８によってゲートで給電
されるエンハンスト多重ドレーントランジスタ７によっ
て形成される。先の説明によれば、本発明回路が第１論
理状態から第２論理状態へ切換わる速度は、この回路が
可変数のドレーンの金属化によってカスタム化されると
き、調節されることができる。論理Ｏから論理１への切
換え速度は、さらに多くのドレーンＤ’　、Ｄ’２ Ｄ′・・・・・・がＶ。０に結合されればそれだけ高く
なる。
論理Ｏから論理１への切換え速度は、さらに多くのドレ
ーンＤ’　、Ｄ’　、Ｄ’　・・・・・・が次の段に結
合１　２　３ されればそれだけ高くなる。
一連用例がＤ形フリップフＯツブによって与えられ、そ
の単純化された論理回路図を先行技術に従って第７図に
表す。データ人力り及びクロック入力口は２個のインバ
ータ９及び１０に付加される。
６個のＮＡＮＤ演算装置１３〜８は公知の方法で信号処
理し、出力に補助信号Ｑ及びＱを供給する。
多重ドレーントランジスタを用いて作られるこのＤ形フ
リップフＯツブの単純化された線図を第８図に示す。第
７図と同じ参照番号が同じＮＯＴ及びＮＡＮＤ演棹装置
を識別するために保存されており、電流注入トランジス
タは対応する多重ドレーントランジスタの参照番号に接
尾辞゛１°′を加えて反復表示されている。
多重ドレーントランジスタ１０及び１３〜１８は点線に
よって延長されたドレーンを備えている。この慣例は設
計者が演算装置の切換え速度を調節するため数個のドレ
ーンを並列に結合することが可能であることを表してい
る。例えば、事前拡散回路上の適正な金属化を用いて、
多重ドレーントランジスタは、トランジスタ１５と結合
した複数個のドレーン及びトランジスタ１４と結合した
複数個のドレーンを持つことができる。
相互配線の長さを減らすため、そして事前拡散回路内の
前任ｌ１ｍから利点を引出すため、多重ドレーントラン
ジスタは第９図に示すいわゆる゛°トーテム゛構造に配
置されている。トランジスタは、直線条片形の金属化に
よって相互配線を容易化する行と列のグループによって
構成され、ている。
演Ｆ［装置の入力配線は他の演算装置の他の入力配線よ
り長くてもよい。それはより大きな漂遊キャパシタンス
を持ち、そしてこの演算装置を他より不利、にさせない
ため、その負荷トランジスタはより大きくなければなら
ない。集積回路においては、事前拡散形でさえ、負荷ト
ランジスタの寸法の連続的変化を達成することは不可能
である。但し回路がカスタム化されるとき、金属化され
るドレーン数を選択することによってそれらの性能特性
を修正することが可能である。
負荷トランジスタの結合を選択することによって、論理
１から論理Ｏへの立下り時間に影響することなく、複数
個のドレーンの並列接続によって論理Ｏから論理１への
切換え速度を調節することができる。第９図の下右隅の
出力Ｑ及びＱはその一例を表す。
第９図では、 供給電圧■。、を与える金属化は図 の頂上部にあり、電圧ｖ８３を与える金属化は図の底部
にある。これら金属化から、負荷トランジスタの前拡散
ドレーン全体をカバーする分路１９及び信号トランジス
タのソース全体をカバーする分路２０が取り出される。
分極バス１９及び２０の両方の側に２列をなす“トーテ
ムパ構造は集積密度を同上させる。
第８図と比較すれば、入力信号りは単一ドレーントラン
ジスタ９のゲートに付与されることが認められる。電流
注入器９１もまた単純であるが、但しもし必要であれば
使用されていないトランジスタ２１がそれに付加される
ことが可能であろう。入力信号口はトランジスタ１０１
による電流注入によって（トランジスタ２２は使用され
ていない）２個のドレーンを持つトランジスタ１０に印
加される。
第１ドレーンでは、３個のドレーンを持つトランジスタ
１５の場合、負荷トランジスタ１５１が選択された。こ
の負荷トランジスタ１５１は２個の前拡散トランジスタ
を一緒にまとめる。これはまた２個のドレーンを持つト
ランジスタ１４の場合でもそうである。次に比較を設け
ながら、このレイアウト図は第８図のＤ形フリップフロ
ップの電気回路図に対応するが、但し多重ドレーントラ
ンジスタ内の電流、従って論理状態Ｏ及び１間の切換え
速度の変化を生じることができる。
本発明はＤ形フリップフロップに適用したインバータの
実施例に関して説明したが、但しさらに一般的には、多
重ドレーントランジスタの使用が２つの論理状態間の切
換え速度の調節を事前拡散及び事前打込み回路をカスタ
ム化するための金属化を用いて行われることを可能にす
る論理回路に係るものであることが明らかである。
【図面の簡単な説明】
第１図及び第２図は先行技術に従うインバータの出力に
取付けられた回路のそれぞれ負荷及び放電を示す線図、
第３図及び第４図は本発明に従うインバータの出力とし
て取付けられた回路のそれぞれ負荷及び放電を示す線図
、第５図は本発明多重ドレーン演算装置の等価回路図、
第６図は本発明の２個の多重ドレントランジスタを含む
論理回路の線図、第７図は先行技術のＤ形フリップフロ
ップの電気回路図、第８図は本発明多重ドレントランジ
スタによって構成されるＤ形フリップフロップの電気回
路図、第９図は本発明多重ドレーントランジスタによっ
て構成されるＤ形フリップフロップのレイアウトの１例
を表す説明図である。 １５６・・・・・・信号トランジスタ、７，８・・・・
・・多重ドレントランジスタ、９．１０・・・・・・イ
ンバータ、１３〜１８・・・・・・ＮＡＮＯ演粋回路、
１９．２０・・・・・・分極バス。 Ｆｌ（１，１ Ｆｌ（３，２ ａ Ｋゴ 工 工 ＋０

Claims (6)

    【特許請求の範囲】
  1. （１）２個の電源から給電される、少なくとも１個のイ
    ンバータ論理演算装置から成るカスタム化可能の論理集
    積回路であって、２つの論理状態間で論理演算装置が切
    換わる速度を調節又は決定するため、少なくとも１個の
    多重ドレーントランジスタが論理演算装置上で出力と少
    なくとも１個の電源との間に並列接続されており、切換
    え速度が前記電源に結合されたドレーンの数によつて調
    節又は決定される論理集積回路。
  2. （２）論理演算装置が信号トランジスタによつて構成さ
    れ、そのゲートが出力を形成するドレーンと入力とを形
    成し、さらに負荷トランジスタによつて構成され、負荷
    トランジスタとして取付けられた多重ドレーントランジ
    スタは論理状態０から論理状態１への切換えにおける立
    上り時間を短縮する請求項１に記載の論理集積回路。
  3. （３）論理演算装置が、出力を形成するドレーンと入力
    をゲートが形成する信号トランジスタ及び負荷トランジ
    スタによつて形成され、信号トランジスタとして取付け
    られた多重ドレーントランジスタが論理状態１から論理
    状態０への切換えの立下り時間を短縮する請求項１に記
    載の論理集積回路。
  4. （４）２つの論理状態間の切換え速度が論理演算装置か
    ら引出される電流の関数であつて、この切換え速度は多
    重ドレーントランジスタ内に並列に接続されたドレーン
    の数によつて調節される請求項１に記載の論理集積回路
    。
  5. （５）事前拡散（Ｓｉ）又は事前打込み（ＧａＡｓ）集
    積回路の形で作られており、多重ドレーン回路内で用い
    られるドレーンの数が事前拡散数又は事前打込み回路を
    カスタム化するため金属化によって決定される請求項１
    に記載の論理集積回路。
  6. （６）事前拡散又は事前打込み回路を形成するトランジ
    スタが、行及び列の形のいわゆる“トーテム構造に従つ
    て配列されており、カスタム化の金属化がトランジスタ
    の行と列との間に付着された直線形セグメントによつて
    形成される請求項５に記載の論理集積回路。
JP2277607A 1989-10-17 1990-10-16 カスタム化可能な論理集積回路 Pending JPH03145213A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8913536A FR2653277A1 (fr) 1989-10-17 1989-10-17 Circuit integre logique, a temps de basculement reglable.
FR8913536 1989-10-17

Publications (1)

Publication Number Publication Date
JPH03145213A true JPH03145213A (ja) 1991-06-20

Family

ID=9386465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2277607A Pending JPH03145213A (ja) 1989-10-17 1990-10-16 カスタム化可能な論理集積回路

Country Status (4)

Country Link
US (1) US5117127A (ja)
EP (1) EP0424222A1 (ja)
JP (1) JPH03145213A (ja)
FR (1) FR2653277A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002301A (en) * 1996-11-18 1999-12-14 Matsushita Electronics Corporation Transistor and power amplifier
KR20160102149A (ko) 2013-12-19 2016-08-29 라이온 가부시키가이샤 칫솔

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993019528A1 (en) * 1992-03-19 1993-09-30 Vlsi Technology Inc. Mos latches and synchronizers incorporating them
GB9721082D0 (en) * 1997-10-03 1997-12-03 Cambridge Consultants Integrated circuit
JP3956347B2 (ja) * 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530287A (en) * 1978-08-25 1980-03-04 Seiko Instr & Electronics Ltd Delay divider circuit
FR2485832A1 (fr) * 1980-06-24 1981-12-31 Thomson Csf Inverseur logique, et operateur a plusieurs sorties derive de cet inverseur, utilisant au moins un transistor a effet de champ a faible tension de seuil
JPS58173868A (ja) * 1982-04-06 1983-10-12 Mitsubishi Electric Corp Ｍｏｓ形電界効果トランジスタ
US4680484A (en) * 1984-10-19 1987-07-14 Trw Inc. Wired-AND FET logic gate
US4879683A (en) * 1987-09-28 1989-11-07 Texas Instruments Incorporated A gaas register file having a plurality of latches
US4831286A (en) * 1987-09-29 1989-05-16 Texas Instruments Incorporated Enabled clock circuit
US4970413A (en) * 1987-10-28 1990-11-13 Gigabit Logic VBB-feedback threshold compensation
US5027007A (en) * 1989-04-12 1991-06-25 The Boeing Company FFL/QFL FET logic circuits
US4954730A (en) * 1989-04-21 1990-09-04 The Board Of Trustees Of The Leland Stanford Junior University Complementary FET circuit having merged enhancement/depletion FET output

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002301A (en) * 1996-11-18 1999-12-14 Matsushita Electronics Corporation Transistor and power amplifier
KR20160102149A (ko) 2013-12-19 2016-08-29 라이온 가부시키가이샤 칫솔

Also Published As

Publication number Publication date
EP0424222A1 (fr) 1991-04-24
US5117127A (en) 1992-05-26
FR2653277A1 (fr) 1991-04-19

Similar Documents

Publication Publication Date Title
US5744981A (en) Programmable logic cell with input polarity control
US7317332B2 (en) Interconnection and input/output resources for programmable logic integrated circuit devices
US6873182B2 (en) Programmable logic devices having enhanced cascade functions to provide increased flexibility
US6002268A (en) FPGA with conductors segmented by active repeaters
US5821776A (en) Field programmable gate array with mask programmed analog function circuits
US5260611A (en) Programmable logic array having local and long distance conductors
US4628216A (en) Merging of logic function circuits to ECL latch or flip-flop circuit
US6130550A (en) Scaleable padframe interface circuit for FPGA yielding improved routability and faster chip layout
US7902864B1 (en) Heterogeneous labs
US5614844A (en) High speed programmable logic architecture
US6288593B1 (en) Digital electronic circuit for use in implementing digital logic functions
US9287868B1 (en) Logic cell for programmable logic device
US7358766B2 (en) Mask-programmable logic device with programmable portions
US5751162A (en) Field programmable gate array logic module configurable as combinational or sequential circuits
US6445215B1 (en) Logic circuit with single charge pulling out transistor and semiconductor integrated circuit using the same
EP1092268B1 (en) Interconnection and input/output resources for programmable logic integrated circuit devices
JPH03145213A (ja) カスタム化可能な論理集積回路
US7055125B2 (en) Depopulated programmable logic array
JP3072888B2 (ja) フィールドプログラマブルゲートアレイ
JP3209399B2 (ja) ゲートアレイ集積回路
KR100464952B1 (ko) 논리회로를이용한4-2컴프레서
JPS61163651A (ja) マスタスライス集積回路装置
Rego Analysis and design of dynamic current mode logic circuits for high-speed adders and array multipliers
JPH0262117A (ja) 論理回路
JPS59169221A (ja) フリツプフロツプ回路