JPH0314285A - Manufacture of printed wiring board - Google Patents

Manufacture of printed wiring board

Info

Publication number
JPH0314285A
JPH0314285A JP15004389A JP15004389A JPH0314285A JP H0314285 A JPH0314285 A JP H0314285A JP 15004389 A JP15004389 A JP 15004389A JP 15004389 A JP15004389 A JP 15004389A JP H0314285 A JPH0314285 A JP H0314285A
Authority
JP
Japan
Prior art keywords
tentative
temporary
marking
resist ink
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15004389A
Other languages
Japanese (ja)
Inventor
Hiroshi Yasui
宏 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YAMAZAKI KOGYO KK
Original Assignee
YAMAZAKI KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YAMAZAKI KOGYO KK filed Critical YAMAZAKI KOGYO KK
Priority to JP15004389A priority Critical patent/JPH0314285A/en
Publication of JPH0314285A publication Critical patent/JPH0314285A/en
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

PURPOSE:To enable screening for the same standard to be made properly and defective articles to be detected accurately by forming a marking and/or resist ink layer on the surface of a tentative land and then inspecting conduction/non- conduction between tentative lands when performing conduction test. CONSTITUTION:A tentative pattern 3, etc., should by formed on a disposed printed board 1a for avoiding electrical failure and a plurality of pairs of tentative lands 2 which are conducted by one tentative connection pattern are provided when performing both printing of a marking 4 and a resist ink. Shape of the tentative pattern, etc., namely the thickness and length of the tentative connection pattern an the size/shape of the tentative land may be of any size if there is sufficient space. A tentative land which is attached to both tips of the tentative connection pattern 3 may be the through-hole or non-through- hole. The marking 4 and/or resist ink should by provided on the surface of the tentative land may be slightly smaller than the diameter of the tentative land. When a printed board 1 is produced the above means, there are not marking and/or resist ink layer at a tentative pattern, etc., when the tentative lands conduct each other by conduction test.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、プリント配線基板の製造方法に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to a method for manufacturing a printed wiring board.

(従来の技術) プリント配線基板の製造工程の概略を述べると、まず銅
箔を張り付けた基板に更に銅メツキを施しエツチング等
によって不要な銅箔銅メツキを除去することにより、部
品を取付けるためのスルーホル、ランド、配線パターン
等(以下、総称してパターン等という)を形成し、その
後、必要に応じてパターン等の導通してはならない部分
にレジストインキ(ハンダマスク)を印刷又は塗布(こ
こでは両者を含めて印刷と言う。)により施したり、基
板に取(=1ける部品の位置、部品の名称等、所謂マー
キングを印刷を、又は塗布(この場合も両者を含めて印
刷と言う。)により施したりする。
(Prior art) To give an overview of the manufacturing process of printed wiring boards, first, copper plating is applied to the board on which copper foil is pasted, and unnecessary copper plating is removed by etching, etc. Through holes, lands, wiring patterns, etc. (hereinafter collectively referred to as patterns, etc.) are formed, and then, as necessary, resist ink (solder mask) is printed or applied (hereinafter referred to as solder mask) to areas of the patterns that should not be electrically conductive. Printing or applying so-called markings such as the position of parts, names of parts, etc. on the board (in this case, both are collectively referred to as printing). It is given by

前記パターン等は、一般に電流を流すだめのもの、部品
を取イζjけるためのもの、或いはh(板の外形を加工
するために目印として残すもの等である。
The above-mentioned patterns are generally used to pass current, to remove parts, or to be left as marks for machining the outer shape of the plate.

以」二のようにして製造したプリント配線基板は、ブリ
ントシた配線がショートしていたり、断線していたりし
ないかどうかをチエツクするために、全数に亘って導通
テストを行う。
All printed wiring boards manufactured as described above are subjected to a continuity test to check whether the printed wiring is short-circuited or disconnected.

これら一連の製造工程を経て、プリント配線基板は出来
上がるが、プリント配線基板として直接必要でないパタ
ーン、1」印等はユーザーにおける電気的障害を避ける
ため原則的には施さないのが一般的であった。
After a series of these manufacturing processes, a printed wiring board is completed, but as a general rule, patterns that are not directly necessary for the printed wiring board, such as "1" marks, etc., are not added to avoid electrical problems for the user. .

(発明が解決しようとする課題) 前記のマーキングと称する印刷(以下、マーキングとい
う)やレジストインキの印刷は必要に応じて設けるもの
であり、必ずしも基板全数に施すものとは限らない。
(Problems to be Solved by the Invention) The above-mentioned marking (hereinafter referred to as marking) and resist ink printing are provided as needed, and are not necessarily applied to all the substrates.

然るに、プリント配線基板を製造している過程では、マ
ーキングを必要とするものと必要でないものとが同一上
程を流れるので、マーキングが必要なものに拘らずマー
キングを施すことなく次」二程へ流れてしまうことがあ
り、製造の最終工程である導通検査をしても、マーキン
グのH無は電気的な導通とは無関係であるため見落とさ
れ、検査をパスしユーザーに納入されるという問題点が
あった。
However, in the process of manufacturing printed wiring boards, items that require marking and items that do not require marking flow through the same process, so regardless of whether or not marking is required, the items flow to the next process without marking. Even if a continuity test is performed in the final manufacturing process, the H-marking has nothing to do with electrical continuity, so it is overlooked, and the product passes the test and is delivered to the user. there were.

又、マーキングやレジストインキが適正な位置かラスれ
て、パターン等にかかっているのを見過ごして出荷され
ることもあるという問題点があった。
Additionally, there is a problem in that the marking or resist ink may be undone from the proper position and applied to the pattern, etc., which may be overlooked and shipped.

(課題を解決する為の手段) 本発明は、前記問題点を解決するために種々の方法を検
討した結果なされたものであり、その要旨は、基板にパ
ターン等の形成をした後、マーキングの印刷および/ま
たはレジストインキの印刷が必要な基板には夫々マーキ
ングおよび/またはレジストインキの印刷をした後、各
基板について導通テストを行うプリント配線JI(板の
製造方法において、前記パターン等の形成に際して本来
必要でない、複数の仮のランドと鏡板のランド間を接続
する仮の接続パターンを形成する一方、マーキングおよ
び/またはレジストインキの印刷に際しては、前記仮の
ランドの表面にマーキングおよび/またはレジストイン
キ層を形成し、導通テストに際しては前記仮のランド間
の導通・非導通を検査することを特徴とするプリント配
線是板の製造方法にある。
(Means for Solving the Problems) The present invention was made as a result of studying various methods to solve the above-mentioned problems, and its gist is that after forming a pattern on a substrate, marking After each board that requires printing and/or printing with resist ink is marked and/or printed with resist ink, a continuity test is performed on each board. While forming a temporary connection pattern that connects a plurality of temporary lands and lands of the end plate, which are not originally necessary, when printing marking and/or resist ink, marking and/or resist ink is applied to the surface of the temporary land. The method of manufacturing a printed wiring board is characterized in that a layer is formed, and conduction/non-continuity between the temporary lands is inspected during a continuity test.

本発明において、基板は片面板、両面板、多層板のいず
れにも適応できる。
In the present invention, the substrate can be a single-sided board, a double-sided board, or a multilayer board.

本発明でいう仮のランドおよび仮の接続パターン(以下
、仮のパターン等という)と、前記仮のランドの表面に
形成するマーキングおよび/またはレジストインキ層に
ついて以下に説明する。
A temporary land and a temporary connection pattern (hereinafter referred to as a temporary pattern, etc.) in the present invention, and a marking and/or a resist ink layer formed on the surface of the temporary land will be described below.

仮のパターン等を形成する位置は、基板上でスペースが
あれば特にこだわらないが、電気的障害を避けるには捨
基板上に形成し、導通テスト終了後には除去するのが好
ましい。
The position where the temporary pattern is formed is not particularly limited as long as there is space on the board, but in order to avoid electrical disturbances, it is preferable to form it on a waste board and remove it after the continuity test is completed.

又、仮のパターン等は一つの仮の接続パターンで導通さ
れる1対の仮のランドを設ければ良いか、マーキングお
よびレジストインキの双方の印刷がされる場合には、夫
々が一つの仮の接続パターンで導通される複数対の仮の
ランドを設けるようにする。仮のランドを複数対とした
場合には、不良品の発見精度を向」二することも可能と
なる。
In addition, for temporary patterns, etc., it is sufficient to provide a pair of temporary lands that are electrically connected by one temporary connection pattern, or if both marking and resist ink are printed, each temporary land should be provided with one temporary land. A plurality of pairs of temporary lands are provided which are electrically connected with the connection pattern. When a plurality of pairs of temporary lands are used, it is also possible to improve the accuracy of detecting defective products.

仮のパターン等の形状、即ち仮の接続パターンの太さ、
長さ及び仮のランドの大きさ、形状もスペースがあれば
特にこだわらないが、仮の接続パターンの太さ、即ち幅
は0.5m+nから3mm、好ましくは1 mmから2
mmであり、該長さは0゜5mmから5cm、好ましく
は1. amから2cmである。仮の接続パターンの両
先端に付く仮のランドは、スルーホールでもノンスルー
ホールでもよいが、後者の方が好ましい。又、仮のラン
ドの形は丸でも角でもよいが、その大きさ、即ち丸であ
れば直径は特にこだわるものではないが、1. mmΦ
から3mmΦ、好ましくは1. 、 5 mm (1)
から2.5mmΦである。
The shape of the temporary pattern, etc., i.e. the thickness of the temporary connection pattern,
The length and the size and shape of the temporary land are not particularly important as long as there is space, but the thickness of the temporary connection pattern, that is, the width is between 0.5 m + n and 3 mm, preferably between 1 mm and 2 mm.
mm, and the length is from 0.5 mm to 5 cm, preferably 1.5 mm. It is 2 cm from am. The temporary lands attached to both ends of the temporary connection pattern may be through holes or non-through holes, but the latter is preferable. Also, the shape of the temporary land may be round or square, but its size, that is, the diameter as long as it is round, is not particularly important.1. mmΦ
to 3mmΦ, preferably 1. , 5 mm (1)
It is 2.5mmΦ.

マーキングおよび/またはレジストインキは、仮のラン
ドの表面に施すものであり、その方法は仮のランドその
ものか被覆されればよく、仮のうンドの直径より若干小
さめにしておけばよい。例えば、ランドの直径か2mm
Φであれば、その上に印刷されるマーキングは1− 、
 5 mm cDにすればよい。
The marking and/or resist ink is applied to the surface of the temporary land, and the method is to cover the temporary land itself, and it is sufficient to make it slightly smaller than the diameter of the temporary land. For example, the land diameter is 2mm.
If Φ, the marking printed on it is 1-,
It should be 5 mm cD.

(作  用) 以上述べた手段によりプリント印刷基板を製造すると、
導通検査において、もし仮のランド間か導通した場合は
仮のパターン等にマーキングおよび/またはレジスI・
インキ層が無いことを示している。
(Function) When a printed circuit board is manufactured by the means described above,
During the continuity test, if there is continuity between temporary lands, mark the temporary pattern etc. and/or register I.
This shows that there is no ink layer.

このことは、同時に印刷されているべき基板上の本来の
マーキングおよび/またはレジストインキの印刷もなさ
れてないか、若しくはマーキングおよび/またはレジス
i・インキの印刷はされているが、その位装置がずれて
いることを意味するから不良品を直ちに発見できる。反
対に導通しなければ、マーキングおよび/またはレジス
トインキの印刷かなされ、しかもマーキンクおよび/ま
たはレジストインキがほぼ正しい位置に印刷されている
ことが分かる。
This may mean that the original markings and/or resist ink on the substrate that should have been printed at the same time are not printed, or that the markings and/or the resist ink are printed but the device is This means that there is a misalignment, so you can immediately discover defective products. On the other hand, if there is no conduction, it can be seen that the marking and/or resist ink has been printed, and that the marking and/or resist ink has been printed in approximately the correct position.

(実施例) 実施例] 第1図に示す254mmX254mmのプリント印刷基
板1を20枚準備した。その内20枚は捨て基板部]a
に、直径が2mmΦの仮のランド2.2と、仮のランド
2.2を導通させる幅0. 5mm。
(Example) Example] Twenty 254 mm x 254 mm printed circuit boards 1 shown in FIG. 1 were prepared. 20 of them are discarded board part]a
, a temporary land 2.2 with a diameter of 2 mmΦ and a width of 0.2 mm to connect the temporary land 2.2. 5mm.

長さ]、、5cmの仮の接続パターン3を本来のパター
ンと同時に形成した。
A temporary connection pattern 3 having a length of 5 cm was formed at the same time as the original pattern.

上記により得られた基板1の内10枚は仮のランド2.
2の表面上の中心に第2図のように直径]、、5mmΦ
のマーキング4を印刷して基板(A)を得た。
Ten of the substrates 1 obtained above are temporary lands 2.
Diameter], 5mmΦ at the center on the surface of 2 as shown in Figure 2
Marking 4 was printed to obtain a substrate (A).

基板(A)の捨て基板部la内に形成した仮のランド2
.2間の導通検査を通常用いられている導通テスト用の
接触針で行なったところ、仮のランド間はすべて導通し
なかった。
Temporary land 2 formed in the sacrificial board part la of the board (A)
.. When we tested the continuity between the two using a commonly used contact needle for continuity testing, we found that there was no continuity between any of the temporary lands.

即ち、マーキング4が正しく印刷されていることを示し
た。
That is, it was shown that marking 4 was printed correctly.

比較例 実施例で使用した残り10枚は、第3図に示したように
仮のランド2の中心から0.5mmずらせてマーキング
4aを形成して基板(B)を得た。
On the remaining 10 sheets used in the Comparative Examples, markings 4a were formed at a distance of 0.5 mm from the center of the temporary land 2, as shown in FIG. 3, to obtain substrates (B).

基板(B)の仮のランド2.2間の導通検査を前記と同
様に行った所、導通した。即ちマーキング印刷はされて
いても、ずれていることを検出てきることが分かった。
A continuity test between temporary lands 2 and 2 on the board (B) was conducted in the same manner as above, and continuity was found. In other words, it has been found that even if markings are printed, misalignment can be detected.

実施例2 実施例]と同様のプリント印刷基板1を20枚準備した
Example 2 Twenty printed circuit boards 1 similar to Example 2 were prepared.

そのうち10枚は仮のランド2.2の表面に中心を一致
させて、直径1..5mmΦのレジストインキを印刷し
、仮のランド2.2間の導通検査を行った所、すべて導
通しなかった。
Ten of them have a diameter of 1.2 with their centers aligned with the surface of the temporary land 2.2. .. When we printed resist ink with a diameter of 5 mm and tested continuity between temporary lands 2 and 2, no continuity was found.

即ちレジストインキが印刷されていることを示した。That is, it was shown that resist ink was printed.

比較例 残りの10枚のプリント配線基板は、実施例]と同様に
、仮のランド2の中心から0.5mmずらしてレジスト
インキを印刷した。仮のランド2.2間の導通検査を行
った所、すべて導通した。
On the remaining 10 printed wiring boards of Comparative Example, resist ink was printed on the remaining 10 printed wiring boards in the same manner as in Example] with a 0.5 mm offset from the center of the temporary land 2. A continuity test was conducted between temporary lands 2 and 2, and all were found to be electrically conductive.

即ぢレジストインキは印刷されていてもずれていること
を検出できることが分かった。
It was found that resist ink can detect misalignment even when printed.

以」二の各実施例において、仮のランド2.2の表面に
マーキングもレジストインキも印刷されていない場合に
は、導通検査においてはすべて導通することは言うまで
もない。従って、印刷無し、或いは印刷がずれているも
のとして検出することができる。
In each of the following two embodiments, if neither marking nor resist ink is printed on the surface of the temporary land 2.2, it goes without saying that all the lands are conductive in the continuity test. Therefore, it can be detected that there is no printing or that the printing is misaligned.

仮の接続パターン3て導通される1対の仮のランド2.
2を複数対(例えば2対)設けて、一方はマーキング用
とし、他方はレジストインキ用として使用すれば、マー
キングについての検査とレジストインキについての検査
の両方を行うことができる。
A pair of temporary lands 2 connected to each other through a temporary connection pattern 3.
If a plurality of pairs (for example, two pairs) of 2 are provided and one is used for marking and the other is used for resist ink, it is possible to perform both marking inspection and resist ink inspection.

(発明の効果) この発明のプリント配線基板の製造方法によれば、マー
キングおよび/またはレジストインキの印刷もれおよび
印刷ずれか検出できるので、同一工程で複数種類のプリ
ン!・配線基板を製造しても、同−規格毎の仕分けを正
しくてきると共に、マキングおよび/またはレジストイ
ンキの印刷もれ0 や印刷ずれによる不良品を正確に検出てきる効果がある
(Effects of the Invention) According to the method for manufacturing a printed wiring board of the present invention, it is possible to detect printing leakage and printing misalignment of marking and/or resist ink, so multiple types of prints can be produced in the same process. - Even when manufacturing wiring boards, it is possible to correctly sort them according to the same standard, and it is also effective in accurately detecting defective products due to masking and/or printing leakage of resist ink and printing misalignment.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の実施例のプリント配線基板の平面図
、第2図は同じ〈実施例のプリント配線基板の仮のラン
ド上にマーキングを正しく印刷した場合の図、第3図は
同じくマーキングをずらして印刷した場合の図である。 1・・・プリント配線基板 1a・・・捨基板2・・・
仮のランド    3・・仮の接続パターン4・・・マ
ーキング
Fig. 1 is a plan view of a printed wiring board according to an embodiment of the present invention, Fig. 2 is a diagram showing the same (when markings are correctly printed on the temporary land of the printed wiring board of the embodiment), and Fig. 3 is a diagram showing the same markings. FIG. 1...Printed wiring board 1a...Discarded board 2...
Temporary land 3...Temporary connection pattern 4...Marking

Claims (1)

【特許請求の範囲】 1 基板にパターン等の形成をした後、マーキングの印
刷および/またはレジストインキの印刷が必要な基板に
は夫々マーキングおよび/またはレジストインキの印刷
をした後、各基板について導通テストを行うプリント配
線基板の製造方法において、前記パターン等の形成に際
して本来必要でない、複数の仮のランドと該仮のランド
間を接続する仮の接続パターンを形成する一方、マーキ
ングおよび/またはレジストインキの印刷に際しては、
前記仮のランドの表面にマーキングおよび/またはレジ
ストインキ層を形成し、導通テストに際しては前記仮の
ランド間の導通・非導通を検査することを特徴とするプ
リント配線基板の製造方法。 2 仮のランドは、仮の接続パターンで導通される対を
1又は複数対設けるようにした請求項1記載のプリント
配線基板の製造方法。 3 仮のランドと仮の接続パターンは、捨基板内に形成
するようにした請求項1又は2記載のプリント配線基板
の製造方法。
[Claims] 1. After forming a pattern on a substrate, markings and/or resist ink are printed on the substrates that require printing of markings and/or resist ink, and then electrical conductivity is established for each substrate. In a method for manufacturing a printed wiring board to be tested, a plurality of temporary lands, which are not originally required when forming the pattern, and a temporary connection pattern connecting between the temporary lands, are formed, while marking and/or resist ink is applied. When printing,
A method for manufacturing a printed wiring board, comprising forming a marking and/or a resist ink layer on the surface of the temporary lands, and inspecting conductivity or non-conduction between the temporary lands during a continuity test. 2. The method of manufacturing a printed wiring board according to claim 1, wherein the temporary land is provided with one or more pairs that are electrically connected by the temporary connection pattern. 3. The method of manufacturing a printed wiring board according to claim 1 or 2, wherein the temporary lands and the temporary connection patterns are formed within a waste substrate.
JP15004389A 1989-06-13 1989-06-13 Manufacture of printed wiring board Pending JPH0314285A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15004389A JPH0314285A (en) 1989-06-13 1989-06-13 Manufacture of printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15004389A JPH0314285A (en) 1989-06-13 1989-06-13 Manufacture of printed wiring board

Publications (1)

Publication Number Publication Date
JPH0314285A true JPH0314285A (en) 1991-01-22

Family

ID=15488256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15004389A Pending JPH0314285A (en) 1989-06-13 1989-06-13 Manufacture of printed wiring board

Country Status (1)

Country Link
JP (1) JPH0314285A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130599A (en) * 1982-01-28 1983-08-04 株式会社東芝 Method of producing multilayer printed circuit board
JPS59143971A (en) * 1983-02-05 1984-08-17 Sony Corp Inspection of printed circuit board
JPS59232496A (en) * 1983-06-15 1984-12-27 株式会社東芝 Printed circuit board
JPS617058B2 (en) * 1980-03-11 1986-03-04 Alps Electric Co Ltd

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617058B2 (en) * 1980-03-11 1986-03-04 Alps Electric Co Ltd
JPS58130599A (en) * 1982-01-28 1983-08-04 株式会社東芝 Method of producing multilayer printed circuit board
JPS59143971A (en) * 1983-02-05 1984-08-17 Sony Corp Inspection of printed circuit board
JPS59232496A (en) * 1983-06-15 1984-12-27 株式会社東芝 Printed circuit board

Similar Documents

Publication Publication Date Title
JPH0314285A (en) Manufacture of printed wiring board
EP0909117B1 (en) Method of making thick film circuits
JP3714828B2 (en) Defective method for printed circuit board and mark used for this determination
JPS60186088A (en) Printed circuit board
JP3206635B2 (en) Multilayer printed wiring board
JPH0514541Y2 (en)
KR20040046194A (en) pattern inspector structure of circuit board
JPH07243985A (en) Accuracy confirming method for printed wiring board
JPH03191590A (en) Printed wiring board
KR200217494Y1 (en) A pcb
JP2002198661A (en) Multilayer printed wiring board
JPH02198186A (en) Method of inspecting printed circuit board shielding layer and inspecting means thereof
JPH03244188A (en) Method of test printing on printed board
JPS587654Y2 (en) printed wiring board
JP3116975B2 (en) Pattern inspection method for printed wiring boards
JPH055765A (en) Detecting method of presence/absence of printing in printed circuit board
JPH05218609A (en) Printed wiring board and its pattern-displacement inspection method
JP3225616B2 (en) Printed wiring board and method of checking accuracy of printed wiring board
JPH0653622A (en) Printed wiring board
JPS6246600A (en) Printed wiring substrate
JPS5855766A (en) Testing method for circuit continuity of printed circuit board
JPH0239496A (en) Inspection of through hole of printed board
JPS5933898A (en) Method of testng multilayer printed circuit board
JPS63241980A (en) Circuit wiring board
JPH05297049A (en) Pattern inspection method of printed wiring board