JPH03139121A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH03139121A
JPH03139121A JP27657189A JP27657189A JPH03139121A JP H03139121 A JPH03139121 A JP H03139121A JP 27657189 A JP27657189 A JP 27657189A JP 27657189 A JP27657189 A JP 27657189A JP H03139121 A JPH03139121 A JP H03139121A
Authority
JP
Japan
Prior art keywords
transistor
source electrode
terminal
semiconductor device
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27657189A
Other languages
Japanese (ja)
Inventor
Migaku Egami
江上 琢
Taku Kawahara
卓 河原
Yasushi Goho
靖 五寳
Masaya Okada
昌也 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP27657189A priority Critical patent/JPH03139121A/en
Publication of JPH03139121A publication Critical patent/JPH03139121A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the electrostatic breakdown voltage of a line terminal by inserting a resistor into the source electrode side of a transistor. CONSTITUTION:The part between drain electrode D and source electrode S is connected between line terminal 3 and earth terminal 4, and a resistor 5 is inserted to the source electrode S side of a transistor Q1 connecting a gate electrode G with the source electrodes S connection side of the line terminal 3 and earth terminal 4. Therefore, when overvoltage is applied to the line terminal 3 by this resistor 5, it is possible to reduce electric current flowing between the drain electrode D and source electrode S of the transistor Q1. Thus, the strength against overvoltage of the transistor Q1 constituting a protection network can be improved so that the electrostatic breakdown voltage of the line terminal 3 is improved too.

Description

【発明の詳細な説明】 〔産業上の利用分野] この発明は、過電圧から機能回路を保護するための保護
回路を備えた半導体装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device equipped with a protection circuit for protecting a functional circuit from overvoltage.

[従来の技術] 近年、半導体装置の高集積化、大容量化に伴う半導体素
子の微細化により、半導体装置の入力信号端子や電源端
子の静電破壊耐圧が低下する傾向にある。このため高集
積化された半導体装置に適した入力信号端子や電源端子
の保護手段を導入する必要性が高まってきている。
[Background Art] In recent years, due to the miniaturization of semiconductor elements accompanying the increase in the integration and capacity of semiconductor devices, there is a tendency for the electrostatic breakdown voltage of input signal terminals and power supply terminals of semiconductor devices to decrease. For this reason, there is an increasing need to introduce protection means for input signal terminals and power supply terminals suitable for highly integrated semiconductor devices.

第7図は従来の半導体装置の構成図である。第7図に示
すように半導体装置は、トランジスタQ3およびトラン
ジスタQ4などから構成される機能回路1とこの機能回
路1を過電圧から保護するための保護回路8からなる。
FIG. 7 is a configuration diagram of a conventional semiconductor device. As shown in FIG. 7, the semiconductor device includes a functional circuit 1 including a transistor Q3, a transistor Q4, etc., and a protection circuit 8 for protecting the functional circuit 1 from overvoltage.

保護回路8を構成するトランジスタQ1のドレイン電極
りは電源端子3に接続され、ソース電極Sおよびゲート
電極Gは接地端子4に接続される。
The drain electrode of the transistor Q1 constituting the protection circuit 8 is connected to the power supply terminal 3, and the source electrode S and gate electrode G are connected to the ground terminal 4.

なおこのトランジスタQ1は、Nチャンネル型である。Note that this transistor Q1 is an N-channel type.

保護回路8は、電源端子3に過電圧が印加された場合に
トランジスタQ1により電a端子3と接地端子4間を低
インピーダンスで接続することによって、この過電圧を
吸収して機能回路1を保護し、その結果、電源端子3の
静電破壊耐圧を高めるものである。
When an overvoltage is applied to the power supply terminal 3, the protection circuit 8 absorbs this overvoltage and protects the functional circuit 1 by connecting the power A terminal 3 and the ground terminal 4 with low impedance using the transistor Q1. As a result, the electrostatic breakdown voltage of the power supply terminal 3 is increased.

[発明が解決しようとする課題] しかしながら、このような保護回路8を構成するトラン
ジスタQ、によって、過電圧印加時にトランジスタQ、
のドレイン電iDとソース電極S間とを降伏させてドレ
イン電iDとソース電B115間に電流を流す場合、こ
の電流値がトランジスタQ1の許容値を超えるとトラン
ジスタQ1は、熱的に破壊してしまい、その結果、機能
回路1も破壊してしまう恐れがある。
[Problems to be Solved by the Invention] However, due to the transistor Q constituting such a protection circuit 8, when an overvoltage is applied, the transistor Q,
When a current is caused to flow between the drain voltage iD and the source electrode B115 by breaking down between the drain voltage iD and the source electrode S, if this current value exceeds the allowable value of the transistor Q1, the transistor Q1 will be thermally destroyed. As a result, the functional circuit 1 may also be destroyed.

(課題を解決するための手段〕 請求項(1)記載の半導体装置は、電源端子と接地端子
との間にドレイン電極およびソース電極間を接続し、電
源端子および接地端子のソース電極接続側にゲート電極
を接続したトランジスタを有する保護回路を備えた半導
体装1において、前記トランジスタのソース電極側に抵
抗を特徴する請求項(2)記載の半導体装置は、入力信
号端子と接地端子との間にドレイン電極およびソース電
極間を接続し、入力信号端子および接地端子のソース電
極接続側にゲート電極を接続したトランジスタを有する
保護回路を備えた半導体装置において、前記トランジス
タのソース電極側に抵抗を挿入する。
(Means for Solving the Problem) The semiconductor device according to claim (1) has a drain electrode and a source electrode connected between a power terminal and a ground terminal, and a drain electrode and a source electrode connected to each other between a power terminal and a ground terminal. In the semiconductor device 1 including a protection circuit including a transistor having a gate electrode connected thereto, the semiconductor device according to claim 2, further comprising a resistor on the source electrode side of the transistor, has a resistor between an input signal terminal and a ground terminal. In a semiconductor device including a protection circuit including a transistor in which a drain electrode and a source electrode are connected and a gate electrode is connected to a source electrode connection side of an input signal terminal and a ground terminal, a resistor is inserted on the source electrode side of the transistor. .

〔作用] 請求項(1)記載の半導体装置によれば、電源端子と接
地端子との間にドレイン電極およびソース電極間を接続
し、電源端子および接地端子のソース電極接続側にゲー
ト電極を接続したトランジスタにおいて、トランジスタ
のソース電極側に抵抗を挿入するため、この抵抗によっ
て、電源端子に過電圧が印加された際にトランジスタの
ドレイン電極、ソース電極間に流れる電流を低減するこ
とができる。
[Function] According to the semiconductor device according to claim (1), the drain electrode and the source electrode are connected between the power supply terminal and the ground terminal, and the gate electrode is connected to the source electrode connection side of the power supply terminal and the ground terminal. In such a transistor, since a resistor is inserted on the source electrode side of the transistor, the resistor can reduce the current flowing between the drain electrode and the source electrode of the transistor when an overvoltage is applied to the power supply terminal.

請求項(2)記載の半導体装置によれば、入力信号端子
と接地端子との間にドレイン電極およびソース電極間を
接続し、入力信号端子および接地端子のソース電極接続
側にゲート電極を接続したトランジスタにおいて、トラ
ンジスタのソース電極側に抵抗を挿入するため、この抵
抗によって、入力信号端子に過電圧が印加された際にト
ランジスタのドレイン電極、ソース電極間に流れる電流
を低減することができる。
According to the semiconductor device according to claim (2), the drain electrode and the source electrode are connected between the input signal terminal and the ground terminal, and the gate electrode is connected to the source electrode connection side of the input signal terminal and the ground terminal. In a transistor, since a resistor is inserted on the source electrode side of the transistor, this resistor can reduce the current flowing between the drain electrode and the source electrode of the transistor when an overvoltage is applied to the input signal terminal.

[実施例〕 請求項(1)記載の半導体装置の実施例を図面を参照し
ながら説明する。
[Example] An example of the semiconductor device according to claim (1) will be described with reference to the drawings.

第1図は請求項(1)記載の半導体装置の第1の実施例
を示す構成図である。第1図に示すように、半導体装置
は、トランジスタQ3およびトランジスタQ4などから
構成される機能回路1と保護回路2とから構成される。
FIG. 1 is a configuration diagram showing a first embodiment of a semiconductor device according to claim (1). As shown in FIG. 1, the semiconductor device includes a functional circuit 1 and a protection circuit 2, each of which includes a transistor Q3, a transistor Q4, and the like.

保護回路2を構成するトランジスタQ1のドレイン電極
りを電源端子3に接続し、ゲート電極Gを接地端子4に
接続し、ソース電極Sを抵抗5を介して接地端子4に接
続する。なおこのトランジスタQ1はNチャンネル型で
ある。
A drain electrode of a transistor Q1 constituting the protection circuit 2 is connected to a power supply terminal 3, a gate electrode G is connected to a ground terminal 4, and a source electrode S is connected to the ground terminal 4 via a resistor 5. Note that this transistor Q1 is an N-channel type.

このような保護回路2を備えた半導体装置は、電源端子
3に過電圧が印加されると、保護回路2を構成するトラ
ンジスタQ、により電源端子3と接地端子4間を低イン
ピーダンスで接続することによって、この過電圧を吸収
して機能回路1を過電圧から保護する。この際抵抗5は
、トランジスタQ1のドレイン電極D・ソース電極S間
に流れる電流を低減するものである。
In a semiconductor device equipped with such a protection circuit 2, when an overvoltage is applied to the power supply terminal 3, the transistor Q constituting the protection circuit 2 connects the power supply terminal 3 and the ground terminal 4 with low impedance. , protects the functional circuit 1 from overvoltage by absorbing this overvoltage. At this time, the resistor 5 reduces the current flowing between the drain electrode D and the source electrode S of the transistor Q1.

第2図は請求項(1)記載の第1の実施例のトランジス
タQ、にかかる電圧と時間との関係を示す図である。■
はトランジスタQ1にかかる過電圧、■はドレイン電極
りの電位変化、■はソース電極Sの電位変化、■はドレ
イン電JiD・ソース電極S間の電位変化を示す。
FIG. 2 is a diagram showing the relationship between the voltage applied to the transistor Q and time in the first embodiment described in claim (1). ■
indicates an overvoltage applied to the transistor Q1, ■ indicates a potential change at the drain electrode, ■ indicates a potential change at the source electrode S, and ■ indicates a potential change between the drain potential JiD and the source electrode S.

第2図に示すように、トランジスタQ、に過電圧がかか
ると(■)、それに伴いドレイン電極りの電位(■)お
よびソース電極Sの電位(■)も変化する。ソース電極
Sの電位が変化するのは、このソース電極Sに接続され
る抵抗5に電位が生じるためである。したがってドレイ
ン電極りの電位変化■からソース電極Sの電位変化■を
減算したものが、トランジスタQ1のドレイン電極Dソ
ース電極S間の電位変化■となる。
As shown in FIG. 2, when an overvoltage is applied to the transistor Q (■), the potential of the drain electrode (■) and the potential of the source electrode S (■) also change accordingly. The reason why the potential of the source electrode S changes is because a potential is generated in the resistor 5 connected to the source electrode S. Therefore, the potential change (2) between the drain electrode and the source electrode S of the transistor Q1 is obtained by subtracting the potential change (2) at the source electrode S from the potential change (2) at the drain electrode.

従来の半導体装置の保護回路8を構成するトランジスタ
Q、に過電圧がかかった場合、ソース電Isには、抵抗
が接続されていないため、このソース電極Sの電位は、
接地端子4と等価と考えられる。したがって従来のトラ
ンジスタQ、のドレイン電極D・ソース電極S間の電位
は、第2閏において■のように示されることとなる。
When an overvoltage is applied to the transistor Q constituting the protection circuit 8 of the conventional semiconductor device, since no resistor is connected to the source electrode Is, the potential of the source electrode S is as follows.
It is considered to be equivalent to the ground terminal 4. Therefore, the potential between the drain electrode D and the source electrode S of the conventional transistor Q is shown as ■ in the second leap.

すなわち実施例のトランジスタQ1のドレイン電極D・
ソース電極S間の電位■は、従来のトランジスタQ、の
ドレイン電iD・ソース電Is間の電位に比較するとか
なり低減されることとなる。
That is, the drain electrode D of the transistor Q1 of the embodiment
The potential ■ between the source electrode S is considerably reduced compared to the potential between the drain electrode iD and the source electrode Is of the conventional transistor Q.

なおトランジスタQ1にかかる過電圧■とドレイン電極
りの電位変化■とが一致しないのは、配線自身の抵抗骨
および浮遊容量による遅延作用によるものである。
The reason why the overvoltage (2) applied to the transistor Q1 and the potential change (2) at the drain electrode do not match is due to the delay effect caused by the resistance of the wiring itself and stray capacitance.

次に第3回は請求項(1)記載の第1の実施例の保護回
路2を構成するトランジスタQ、と従来の保護回路8を
構成するトランジスタQ、の過電圧印加時のドレイン電
極D・ソース電極S間に流れる電流と時間との関係を示
す図である。aは従来のトランジスタQ、のドレイン電
極D・ソース電極S間に流れる電流変化、bは実施例の
トランジスタQ、のドレイン電極D・ソース電極S間に
流れる電流変化を示す。
Next, in the third article, the drain electrode D/source of the transistor Q constituting the protection circuit 2 of the first embodiment described in claim (1) and the transistor Q constituting the conventional protection circuit 8 when an overvoltage is applied. FIG. 3 is a diagram showing the relationship between the current flowing between electrodes S and time. a shows a change in the current flowing between the drain electrode D and the source electrode S of the conventional transistor Q, and b shows a change in the current flowing between the drain electrode D and the source electrode S of the transistor Q of the embodiment.

第3回から明らかなように、実施例のトランジスタQ、
のドレイン電極D・ソース電極S間に流れる電流のピー
ク値は、従来のトランジスタQ1のドレイン電極D・ソ
ース電極S間に流れる電流のピーク値に比べるとかなり
低減されていることがわかる。
As is clear from the third part, the transistor Q of the example,
It can be seen that the peak value of the current flowing between the drain electrode D and the source electrode S is considerably reduced compared to the peak value of the current flowing between the drain electrode D and the source electrode S of the conventional transistor Q1.

このように保護回路2を構成するトランジスタQ1のソ
ース電極Sと接地端子4との間に抵抗5を挿入して、ド
レイン電極D・ソース電極S間に流れる電流を低減する
ことによって、トランジスタQ、の過電圧に対する耐量
を高めることができる。
In this way, by inserting the resistor 5 between the source electrode S of the transistor Q1 constituting the protection circuit 2 and the ground terminal 4, and reducing the current flowing between the drain electrode D and the source electrode S, the transistor Q, It is possible to increase the withstand capacity against overvoltage.

第4図は請求項(1)記載の半導体装置の第2の実施例
を示す構成図である。第4図に示すように、保護回路6
を構成するトランジスタQ2のゲート電極Gを電源端子
3に接続し、ソース電極Sを抵抗5を介して電源端子3
に接続し、ドレイン電極りを接地端子4に接続する。な
おこのトランジスタQ2はPチャンネル型である。
FIG. 4 is a configuration diagram showing a second embodiment of the semiconductor device according to claim (1). As shown in FIG.
The gate electrode G of the transistor Q2 constituting the transistor Q2 is connected to the power supply terminal 3, and the source electrode S is connected to the power supply terminal 3 through the resistor 5.
and connect the drain electrode to the ground terminal 4. Note that this transistor Q2 is a P-channel type.

このような保護回路6は保護回路2と同様に電源端子3
に過電圧が印加された場合に、電源端子3と接地端子4
間とを低インピーダンスで接続して、この過電圧を吸収
する。この際抵抗5がトランジスタQ、のドレイン電極
りとソース電極S間とに流れる電流を特徴する 請求項(2)記載の半導体装置の実施例を図面を参照し
ながら説明する。
Such a protection circuit 6 is connected to the power supply terminal 3 similarly to the protection circuit 2.
If overvoltage is applied to the power terminal 3 and ground terminal 4,
This overvoltage can be absorbed by making a low impedance connection between the two. An embodiment of the semiconductor device according to claim (2), in which the resistor 5 is characterized by a current flowing between the drain electrode and the source electrode S of the transistor Q, will be described with reference to the drawings.

第5図は請求項(2)記載の半導体装置の第1の実施例
を示す構成図である。第5図に示すように、保護回路2
を構成するトランジスタQ、のドレイン電極りを入力信
号端子7に接続し、ゲート電極Gを接地端子4に接続し
、ソース電極Sを抵抗5を介して接地端子4に接続する
。なおこのトランジスタQ、はNチャンネル型である。
FIG. 5 is a configuration diagram showing a first embodiment of a semiconductor device according to claim (2). As shown in FIG.
The drain electrode of the transistor Q constituting the transistor Q is connected to the input signal terminal 7, the gate electrode G is connected to the ground terminal 4, and the source electrode S is connected to the ground terminal 4 via the resistor 5. Note that this transistor Q is an N-channel type.

第6図は請求項(2)記載の半導体装置の第2の実施例
を示す構成図である。第6図に示すように、保護回路6
を構成するトランジスタQ2のゲート電極Gを入力信号
端子7に接続し、ソース電極Sを抵抗5を介して入力信
号端子7に接続し、ドレイン電極りを接地端子4に接続
する。なおこのトランジスタQ2はPチャンネル型であ
る。
FIG. 6 is a configuration diagram showing a second embodiment of the semiconductor device according to claim (2). As shown in FIG.
The gate electrode G of the transistor Q2 constituting the transistor Q2 is connected to the input signal terminal 7, the source electrode S is connected to the input signal terminal 7 via the resistor 5, and the drain electrode is connected to the ground terminal 4. Note that this transistor Q2 is a P-channel type.

このような保護回路2.保護回路6は、人力信号端子7
に過電圧が印加されると、入力信号端子7と接地端子4
間を低インピーダンスで接続することによって、この過
電圧を吸収して機能回路1を過電圧から保護する。この
際抵抗5は、トランジスタQ1およびトランジスタQ2
のドレイン電極D・ソース電極S間に流れる電流を低減
するものである。
Such a protection circuit 2. The protection circuit 6 is connected to the human power signal terminal 7
When overvoltage is applied to input signal terminal 7 and ground terminal 4
This overvoltage is absorbed and the functional circuit 1 is protected from the overvoltage by connecting with a low impedance between them. At this time, the resistor 5 is connected to the transistor Q1 and the transistor Q2.
This is to reduce the current flowing between the drain electrode D and the source electrode S.

なおこの実施例では、保護回路2および保護回路6を構
成するトランジスタQ1.トランジスタQ2は1個であ
るが、複数個でもよい。
Note that in this embodiment, transistors Q1 . Although there is one transistor Q2, there may be a plurality of transistors.

〔発明の効果〕〔Effect of the invention〕

請求項(1)記載の半導体装置によれば、電源端子と接
地端子との間にドレイン電極およびソース電極間を接続
し、電源端子および接地端子のソース電極接続側にゲー
ト電極を接続したトランジスタにおいて、トランジスタ
のソース電極側に抵抗を挿入するため、この抵抗によっ
て、電源端子に過電圧が印加された隙にトランジスタの
ドレイン電極1 ソース電極間に流れる電流を低減する
ことができる。その結果、保護回路を構成するトランジ
スタの過電圧に対する耐量を高めることができ、半導体
装置の電源端子の静電破壊耐圧を高め、機能回路を保護
することができる。
According to the semiconductor device according to claim (1), in a transistor in which a drain electrode and a source electrode are connected between a power supply terminal and a ground terminal, and a gate electrode is connected to the source electrode connection side of the power supply terminal and the ground terminal. Since a resistor is inserted on the source electrode side of the transistor, this resistor can reduce the current flowing between the drain electrode and the source electrode of the transistor when an overvoltage is applied to the power supply terminal. As a result, the overvoltage resistance of the transistors forming the protection circuit can be increased, the electrostatic breakdown voltage of the power supply terminal of the semiconductor device can be increased, and the functional circuit can be protected.

請求項(2)記載の半導体装置によれば、入力信号端子
と接地端子との間にドレイン電極およびソース電極間を
接続し、電源端子および接地端子のソース電極接続側に
ゲート電極を接続したトランジスタにおいて、トランジ
スタのソース電極側に抵抗を挿入するため、この抵抗に
よって、入力信号端子に過電圧が印加された際にトラン
ジスタのドレイン電極、ソース電極間に流れる電流を低
減することができる。その結果、保護回路を構成するト
ランジスタの過電圧に対する耐量を高めることができ、
半導体装置の入力信号端子の静電破壊耐圧を高め、機能
回路を保護することができる。
According to the semiconductor device according to claim (2), the transistor has a drain electrode and a source electrode connected between an input signal terminal and a ground terminal, and a gate electrode connected to the source electrode connection side of the power supply terminal and the ground terminal. In this case, since a resistor is inserted on the source electrode side of the transistor, this resistor can reduce the current flowing between the drain electrode and the source electrode of the transistor when an overvoltage is applied to the input signal terminal. As a result, the overvoltage resistance of the transistors that make up the protection circuit can be increased.
It is possible to increase the electrostatic breakdown voltage of the input signal terminal of a semiconductor device and protect the functional circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は請求項(1)記載の半導体装置の第1の実施例
を示す構成図、第2図は同じく第1の実施例のトランジ
スタQ、にかかる電圧と時間との関係を示す図、第3図
は同じく第1の実施例の保護回路2を構成するトランジ
スタQ、と従来の保護回路8を構成するトランジスタQ
lの過電圧印加時のドレイン電極D・ソース電極S間に
流れる電流と時間との関係を示す図、第4図は同じく第
2の実施例を示す構成図、第5図は請求項(2)記載の
半導体装置の第1の実施例を示す構成閲、第6図は同じ
く第2の実施例を示す構成図、第7図は従来の半導体装
置を示す構成図である。 3・・・電源端子、4・・・接地端子、5・・・抵抗、
7・・・入力信号端子、Ql・・・トランジスタ(Nチ
ャンネル型)、Q2・・・トランジスタ〔Pチャンネル
型〕、G・・・ゲート電極、D・・・ドレイン電極、S
・・・ソース電極 −1図 3−・ミオ瑞手 4−・椿毛嶋条 5−・・亀仇 7一−−入プフイ1ジj今立着5る一 Q1−・・1−ワンシスフ 第 2 図 第 図 吟 朋 時陥
FIG. 1 is a block diagram showing a first embodiment of the semiconductor device according to claim (1), and FIG. 2 is a diagram showing the relationship between voltage applied to the transistor Q and time of the first embodiment. FIG. 3 shows a transistor Q constituting the protection circuit 2 of the first embodiment and a transistor Q constituting the conventional protection circuit 8.
FIG. 4 is a diagram showing the relationship between the current flowing between the drain electrode D and the source electrode S and time when an overvoltage of 1 is applied. FIG. 4 is a configuration diagram showing the second embodiment, and FIG. FIG. 6 is a block diagram showing a first embodiment of the described semiconductor device, FIG. 6 is a block diagram showing a second embodiment, and FIG. 7 is a block diagram showing a conventional semiconductor device. 3...Power terminal, 4...Ground terminal, 5...Resistor,
7...Input signal terminal, Ql...Transistor (N channel type), Q2...Transistor [P channel type], G...Gate electrode, D...Drain electrode, S
... Source electrode - 1 Figure 3 - Mio Mizute 4 - Tsubakige Shimajo 5 - Kamei 71 - Enter Pufui 1 Jij Ima stand 5 Ruichi Q1 - 1 - One system 2nd Zuzuzugin Tomoji-Kou

Claims (2)

【特許請求の範囲】[Claims] (1)電源端子と接地端子との間にドレイン電極および
ソース電極間を接続し、電源端子および接地端子のソー
ス電極接続側にゲート電極を接続したトランジスタを有
する保護回路を備えた半導体装置において、前記トラン
ジスタのソース電極側に抵抗を挿入したことを特徴とす
る半導体装置。
(1) In a semiconductor device equipped with a protection circuit including a transistor in which a drain electrode and a source electrode are connected between a power terminal and a ground terminal, and a gate electrode is connected to the source electrode connection side of the power terminal and the ground terminal, A semiconductor device characterized in that a resistor is inserted on the source electrode side of the transistor.
(2)入力信号端子と接地端子との間にドレイン電極お
よびソース電極間を接続し、入力信号端子および接地端
子のソース電極接続側にゲート電極を接続したトランジ
スタを有する保護回路を備えた半導体装置において、前
記トランジスタのソース電極側に抵抗を挿入したことを
特徴とする半導体装置。
(2) A semiconductor device equipped with a protection circuit including a transistor in which a drain electrode and a source electrode are connected between an input signal terminal and a ground terminal, and a gate electrode is connected to the source electrode connection side of the input signal terminal and ground terminal. 2. A semiconductor device according to claim 1, wherein a resistor is inserted on the source electrode side of the transistor.
JP27657189A 1989-10-23 1989-10-23 Semiconductor device Pending JPH03139121A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27657189A JPH03139121A (en) 1989-10-23 1989-10-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27657189A JPH03139121A (en) 1989-10-23 1989-10-23 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH03139121A true JPH03139121A (en) 1991-06-13

Family

ID=17571335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27657189A Pending JPH03139121A (en) 1989-10-23 1989-10-23 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH03139121A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8306575B2 (en) 2007-09-14 2012-11-06 Kyocera Corporation Electronic device with configurable displays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8306575B2 (en) 2007-09-14 2012-11-06 Kyocera Corporation Electronic device with configurable displays

Similar Documents

Publication Publication Date Title
KR930011797B1 (en) Semiconductor integrated circuit device
CN106660499B (en) Electronic control unit
KR100296147B1 (en) Semiconductor device and horizontal register of solid-state image sensing device
JP2002083931A (en) Integrated semiconductor circuit device
JP3270364B2 (en) Electrostatic protection circuit
JP3464340B2 (en) Semiconductor integrated circuit device
KR950021506A (en) Semiconductor devices
JPS61216477A (en) Semiconductor device
JPH03139121A (en) Semiconductor device
EP0774784A3 (en) Semiconductor integrated circuit device including protection means
JP3327060B2 (en) Semiconductor circuit device
JP3161600B2 (en) Semiconductor integrated circuit
JP3997857B2 (en) Semiconductor integrated circuit device
JPH05291511A (en) Semiconductor integrated circuit
JP2752680B2 (en) Overvoltage absorption circuit of semiconductor integrated circuit device
JPH07101710B2 (en) MIS integrated circuit electrostatic protection device
JPH04213869A (en) Circuit device for terminal protection use at integrated circuit
JP2650276B2 (en) Semiconductor integrated circuit device
JPH0373574A (en) Semiconductor integrated circuit
JPS6164151A (en) Protective circuit for input
KR100232186B1 (en) Esd protection circuit
JPH1056138A (en) Semiconductor input/output circuit
JPS60115253A (en) Semiconductor integrated circuit device
JPS61285751A (en) Cmos type semiconductor device
JPH01158766A (en) Semiconductor device