JPH03134573A - 周期信号識別用アダプティブ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、周期信号をディジタル化しその極値を検出す
る評価回路と、周期信号の基本振動を検出する後続手段
とを具えた周期信号を識別するアダプティブ回路に関す
るものである。

（従来の技術） この種の回路は未知の周波数、振幅及びオフセット位置
並びにその極値部分に振幅のへこみを有する周期信号を
識別するのに用いられている。識別すべき周期信号（以
後単に信号と略記する）のこれらのパラメータは更に時
間の変化も受ける。

このタイプの信号の例には例えばアンチブロッキングシ
ステム、アンチスリップシステム等に用いられている速
度センサからの信号がある。このタイプの速度センサは
通常、直流電圧が重畳された比較的小さな変化信号を発
生する。通常、変動を伴うこの変化信号を後続の比較器
でディジタル化する。即ち、対応する矩形被信号に変換
し、後続の評価回路に供給する。

このタイプの識別又は測定回路は既知である。

これら回路は通常歯車を有し、回転数を表わすその信号
を例えば磁気動作速度センサによりサンプルする。ドイ
ツ国特許願Ｐ３９３６６１７．６号に、速度センサのセ
ンサ信号を増幅し比較し評価して対応するディジタル出
力信号を発生する回路が開示されている。この回路では
、信号を明確に識別し、評価・する必要があり、この目
的のために制御可能な窓を有する窓比較器を比較手段と
して設け、この比較器により少なくとも１つの論理回路
を介して出力信号供給用フリップフロップを駆動すると
共に、オフセット位置に応じてこの窓比較器のための対
応する基準信号を連続的に発生する手段を後続させてい
る。この従来の回路の比較器及び評価装置はさらに窓レ
ンジを識別すべき信号に適応させる発振器を含んでいる
。

（発明が解決しようとする課題） 信号がその極値部分にへこみを有する場合、この従来の
回路では信号の周波数よりあまり大きくない発振器周波
数を発生させて窓比較器の窓をそれからは信号に追従さ
せないで若干遅れてこれに追従させるようにしている。

この遅れの程度は発振器周波数により制限される。低い
周波数の信号では比較器の窓がへこみ部分にも追従する
ため、従来の回路は識別すべき信号の極値部分のへこみ
に関し誤った出力を発生し得る。

本発明の目的は、高いオフセット電圧トレランス、シフ
ト及びへこみがある場合でも信号の基本振動に比例する
出力信号を発生すると共に他の種類の妨害の場合にも高
信頼度で動作する周期信号識別用アダプティブ回路を提
供することにある。

（課題を解決するための手段） 本発明は、この目的を達成するために、周期信号をディ
ジタル化し、その極値を検出する評価回路と、周期信号
の基本振動を検出する後続手段とを具えた周期信号識別
用アダプティブ回路において、前記後続手段は平均値発
生回路と比較器とを含み、且つ前記ディジタル化された
周期信号が前記平均値発生回路により前記ディジタル化
された周期信号の極値から反復して形成される基準値に
一致するか否かに応じて前記比較器が前記周期信号の基
本振動に比例する可変出力信号を発生するようにしたこ
とを特徴とする。

本発明回路は、基本的には評価回路と、平均値回路と、
比較器とを具える。評価回路は、カウンタ装置を含み補
償モードに従って動作するものであって入力端子に識別
すべき周期信号を受信するアナログ−ディジタル（Ａ／
Ｄ）変換器と、出力端子が平均値回路に接続され前記周
期信号の極値の到達に応答してこの回路にクロック信号
を供給する後続の極値識別部材とを含む。Ａ／Ｄ変換器
の出力端子を平均値回路と比較器に接続する。Ａ／Ｄ変
換器のアナログ入力端子を極値識別部材に接続し、この
部材によりアナログ人力信号とこれに対応するディジタ
ル信号との比較から極値を決定する。

理想的な場合において無妨害の正弦波入力信号が評価回
路の入力端子に存在する場合には、この回路は最初に信
号が極値を通過したか否か、即ち最大値または最小値を
通過したか否かを決定する。

これらの点は、補償モードで動作するＡ／Ｄ変換器によ
って検出することができ、これはこの変換器の計数方向
が極値後に逆転するためである。評価回路における極値
の検出は極値になってからプリセット可能な最小ターン
オーバ電圧になるまで行わないようにするのが有利であ
る。

この遅れによって人力信号の小さな妨害を予め補償する
ことができる。従って、最小ターンオーバ電圧の値は最
低検出可能入力振幅も決定する。

この場合出力信号はＡ／Ｄ変換器の計数方向から取り出
すことができる。

任意の発生高調波、特に磁界センサからの信号に生ずる
第３高調波振動は多くの場合回路の感度範囲内に位置す
る。本発明ではこれら高調波の影響、即ち信号の極値部
分のへこみを誤りとして識別し、抑圧する。後続の平均
値回路は加算部材と、割算部材と蓄積部材との直列配置
を具え、蓄積部材の出力信号を比較器に基準信号として
供給すると共に加算部材の入力端子に帰還し、加算部材
はＡ／Ｄ変換器の出力端子に接続された入力端子も有す
るもとするのが有利である。蓄積部材は極値識別部材の
出力端子からクロックパルスを受信させるのが好ましい
。

本発明の有利な実施例においては、加算部材によりその
２つの入力信号の和を連続的に発生させる。この和を後
続の割算部材により２で割り、後続の蓄積部材によりク
ロック信号の発生瞬時にこのとき割算部材の出力端子に
存在する信号値を蓄積するとともにこれを出力端子から
比較器の入力端子へ基準値として供給すると共に加算部
材の入力端子に供給する。

従って、全ての極値、従って高調波の極値も再帰型平均
値発生回路に供給される。つまり、極値の検出瞬時にＡ
／Ｄ変換器の実際のディジタル信号値が蓄積部材の入力
端子に加えられる。次いで、加算結果が２分の１にされ
た後に新しい信号値として蓄積部材に到達し、この信号
値は測定信号に後続する最新の信号平均値を表わし、基
準値になる。

本発明によれば、比較器からの入力側にＡ／Ｄ変換器の
出力端子及び平均値回路の蓄積部材が接続され、供給さ
れた信号を識別する瞬時にこの比較器が識別すべき信号
の基本振動に比例するディジタル出力信号を発生する。

尚、回路のスイッチオン時に蓄積部材に有効な信号値を
ロードする充電回路を設けるのが有利である。これは、
さもなければ、例えば蓄積部材に零値が蓄積されている
場合には基準値が信号に近似するまで数周期を必要とす
るためである。

本発明によれば、高調波振動が回路感度内にないような
識別すべき信号に対しては信号をディジクル化しこの信
号の極値を検出する評価回路を含む簡単な周期信号識別
用アダプティブ回路を提供することができ、この回路で
は評価回路は識別すべき信号が供給されるＡ／Ｄ変換器
と後続の極値識別部材とを含み、該極値識別部材が、信
号が検出極値からプリセット可能な最小ターンオーバ電
圧になるときに信号の基本振動に比例する可変出力信号
を発生する。

（実施例） 図面を参照して本発明の実施例を詳細に説明する。

第１図は２つの波形を示す。上側の波形は識別すべき信
号Ｕ、を時間ｔに沿って示し、下側の波形は理想的な正
弦波状無妨害信号Ｕ３に基づくディジタル出力電圧ＵＡ
を示す。識別すべき信号Ｕ、は零位置から上方ヘシフト
されている。本発明回路１０（その基本回路図は第３図
に示しである）の許容動作レンジＵゎに亘って、このシ
フトを最低許容信号ＵＭｉｎ及び最高許容信号Ｕ。Ｘで
示しである。識別すべき信号Ｕ、　　（第１図）は例え
ばアンチブロッキングシステム又はアンチスリップシス
テムの磁気動作速度センサの出力信号である。

第１図に示すように、及び後に詳述するように、出力信
号ＵＡを発生するパルスは信号Ｕ、の極値の到達時に正
確にセットされないで、これら極値に若干遅れて追従す
る。この遅れはプリセット可能な最小ターンオーバ電圧
υ、により制御することができる。信号ｕ３中の妨害で
あってその値が最小ターンオーバ電圧０Ｍ以内の妨害は
これにより予め補償することができる。同時に、最小タ
ーンオーバ電圧ＵＨは識別すべき信号Ｕ、の最低検出可
能振幅を決定し、従ってこれによりターンオーバ電圧の
大きさが制限され、即ち最小ターンオーバ電圧Ｕ、は信
号Ｕ３の振幅の２倍の値より小さい値にする。

第１図の波形図につき述べた種々の電圧は第２及び４図
に示す波形図にも適用される。尚、第１゜２及び４図に
示す識別すべき信号ＵＳはこれら信号のアナログ及びデ
ィジタル変化の双方を示している。

第２図は信号Ｕ、の妨害変化を示し、信号Ｕ。

の高調波振動によりその極値部分にへこみが生じている
。速度センサの磁界センサは、例えば不利なセンサホイ
ールの場合には、基本波振動に加えて第３高周波振動も
発生する。第３高周波振動は回路の感度範囲内にあり、
即ちこれにより生じるへこみは最小ターンオーバ電圧Ｕ
Ｍより大きい値を有し、従って第２図の下側の波形図に
示すように誤った出力信号ｕＡを発生する。

高調波振動により生ずる妨害も明確に阻止するために、
第３図に示す本発明の回路１０は評価回路１１と、平均
値回路１２と、比較器１３とを具え、この比較器の出力
端子に信号Ｕ、の基本波振動にのみ比例する出力信号Ｕ
Ａを発生する。この回路ではアナログ信号Ｕ、を評価回
路１１のＡ／Ｄ変換器１４に供給し、これにより信号Ｕ
、をディジタル化し、このディジタル化した信号Ｕｓを
評価回路１１の極値識別部材１５に転送すると共に比較
器１３及び平均値回路１２の加算部材１６の入力端子に
も供給する。

アナログ信号Ｕ、は極値識別部材１５の制御端子にも供
給する。評価回路１１において、ディジタル化された信
号Ｕ、を分析してこの信号が最大値又は最小値を通過し
たか否かを検出する。これらの点は補償モードで動作す
るＡ／Ｄ変換器１４によって決定され、つまりＡ／Ｄ変
換器１４の計数方向が極値を通過した後に方向を変化す
ることにより決定される。前述したように、回路は信号
Ｕ、が最小値または最大値を通過した後の最小ターンオ
ーバ電圧Ｕ、にのみ応答するので、信号中の小さな妨害
は補償される。

妨害により生じたへこみが最小ターンオーバ電圧ＵＮよ
り小さい値を有する場合には、本発明の好適実施例では
極値識別部材１５の出力端子に既に発生している信号を
更に処理して誤りのない出力信号として発生させること
ができる。しかし、妨害が第２図に示すようにもっと大
きい場合には、本発明では極値識別部材１５の出力端子
に存在する信号をクロック信号として又は充電パルス信
号として平均値回路１２の蓄積部材１７に供給する。こ
の蓄積部材１７は加算部材１６に後続する前段の割算部
材１８から蓄積すべき信号値を受信し、蓄積した信号値
を比較器１３に基準値口、として供給すると共に帰還路
を経て加算部材１６の入力端子に供給する。

平均値回路１２内のこれら部材の組み合わせにより、再
帰的な平均値形成を実行し得る。即ち、加算部材１６の
入力端子にディジタル化された信号Ｕ、が信号値として
得られると共に、先行充電パルスに対応する蓄積部材１
７の信号値、即ち最終極値に対応する信号値が得られる
。加算部材は入力端子に存在する両信号値の和を連続的
に形成する。この和は次段の割算部材１８において２分
の１に割算され、この演算値は蓄積手段の入力側にリア
ルタイムで得られる。次いで新しい充電パルスが極値識
別部材１５から供給されるとき、信号Ｕ、の対応する演
算値が蓄積部材１７に新しい信号値として蓄積され５．
比較器１３及び加算部材１６の双方の入力端子に供給さ
れる。

比較器１３は蓄積部材１７から発生するこの基準信号Ｕ
ｖを用い、これをディジタル化された信号Ｕ３　と比較
する。このディジタル化さた信号Ｕ。

はＡ／Ｄ変換器１４からの信号を利用することもできる
。ディジタル比較器１３の両人力信号が一敗する各瞬時
ごとにこの比較器はその出力状態の変化を発生し、これ
に応答して本発明回路の出力信号ＵＡが形成される。

第４図において、ディジタル信号Ｕ、と、平均値回路１
２の出力端子に得られる、この信号Ｕ、を後から追尾す
る階段状基準信号ｕｖとの交点は比較器１３により決定
される。第４図に示すように、これら両曲線の交点は信
号ｕ３の基本波振動に比例し、妨害高調波振動は出力信
号ＵＡに何の影響も与えない。

前述したように、第４図にはアナログ信号Ｕ。

の変化を簡単に示しているが、実際にはこれはＡ／Ｄ変
換器１４によりディジタル化された信号ＵＳである。例
えば蓄積部材１７が識別の開始時に、第４図に示す階段
状基準信号ＵＶのように零値を有している場合には、大
きなオフセットを有する小さな信号に対し最初のいくつ
かの周期が抑圧され得るので、蓄積部材１７の内容を入
力信号Ｕ、に最初に近似させる必要がある。本発明では
回路のスイッチオン時に充電回路（図示せず）によって
蓄積部材の蓄積部に瞬時ディジタル化信号Ｕ、をロード
して本発明回路の高速始動を可能にすることができる。

上述した全ての信号値及び信号の大きさは電圧とするの
が有利である。第１．２．３及び４図につき上述し且つ
／又特許請求の範囲に記載した本発明の特徴は個々に又
は任意に組み合わせて種々の実施例に実現するのに必須
のものとすることができる。

【図面の簡単な説明】

第１図はへこみのない信号Ｕ、及びこの信号に対する、
最小ターンオーバ電圧Ｕ１４を考慮した本発明識別回路
の出力信号Ｕ、を示す波形図、第２図は回路感度内に含
まれる高調波振動を有する信号及びこの信号に対する、
本発明による平均値回路のない識別回路の誤り出力信号
Ｕ＾を示す波形図、 第３図は平均値回路を含む本発明識別回路のブロック回
路図、 第４図は回路感度内に含まれる高調波振動を有する信号
の場合における、平均値回路を含む本発明識別回路の出
力信号ＯＡを示す波形図である。 １０・・・周期信号識別回路 １１・・・評価回路 １２・・・平均値回路 １３・・・比較器 １４・・・Ａ／Ｄ変換器 １５・・・極値識別部材 １６・・・加算部材 １７・・・蓄積部材 １８・・・割算部材 Ｕ、・・・識別すべき周期信号 υ、・・・基準値 ｕＡ・・・出力信号 １１Ｍ・・・最小ターンオーバ電圧

Claims (1)

1. 【特許請求の範囲】 １、周期信号をディジタル化し、その極値を検出する評
   価回路と、周期信号の基本振動を検出する後続手段とを
   具えた周期信号識別用アダプティブ回路において、前記
   後続手段（１２、１３）は平均値発生回路（１２）と比
   較器（１３）とを含み、且つ前記ディジタル化された周
   期信号（Ｕ＿Ｓ）が前記平均値発生回路（１２）により
   前記ディジタル化された周期信号（Ｕ＿Ｓ）の極値から
   反復して形成される基準値（Ｕ＿Ｖ）に一致するか否か
   に応じて前記比較器（１３）が前記周期信号（Ｕ＿Ｓ）
   の基本振動に比例する可変出力信号（Ｕ＿Ａ）を発生す
   るようにしたことを特徴とする周期信号識別用アダプテ
   ィブ回路。２、前記評価回路（１１）は入力端子に識別
   すべき信号（Ｕ＿Ｓ）が供給されるアナログ−ディジタ
   ル変換器（１４）と、出力端子が前記平均値発生回路（
   １２）に接続され前記信号が極値に到達するのに応答し
   てこの回路にクロック信号、即ち充電信号を供給する後
   続の極値識別部材（１５）とを含み、Ａ／Ｄ変換器（１
   ４）の出力端子を前記平均値回路（１２）と比較器（１
   ３）とに接続したことを特徴とする請求項１記載の回路
   。 ３、前記評価回路（１１）は補償モードで動作するＡ／
   Ｄ変換器（１４）のカウンタ装置の計数方向が極値後に
   逆転することにより極値を検出し、前記極値識別部材（
   １５）のディジタル出力信号はＡ／Ｄ変換器（１４）の
   係数方向及びプリセット可能最小ターンオーバ電圧（Ｕ
   ＿Ｍ）に応じてその状態を変化するようにしたことを特
   徴とする請求項２に記載の回路。 ４、前記最小ターンオーバ電圧（Ｕ＿Ｍ）は識別すべき
   信号（Ｕ＿Ｓ）の振幅の２倍より小さくし、前記極値識
   別部材（１５）は信号値が信号（Ｕ＿ｓ）の極値後から
   最小ターンオーバ電圧（Ｕ＿Ｍ）に対応する値になるま
   でその出力状態を変化しないようにしたことを特徴とす
   る請求項４に記載の回路。 ５、前記平均値回路（１２）は加算部材（１６）と、割
   算部材（１８）と、蓄積部材（１７）との直列配置を具
   え、蓄積部材（１７）の出力信号を前記比較器（１３）
   に基準信号（Ｕ＿Ｖ）として供給すると共に前記Ａ／Ｄ
   変換器（１４）の出力端子に接続された加算部材（１６
   ）の入力端子に帰還し、且つ蓄積部材（１７）をクロッ
   クパルス又は充電パルスを受信するよう前記極値識別部
   材（１５）の出力端子に接続したことを特徴とする請求
   項１〜４の何れかに記載の回路。 ６、前記加算部材がその２つの入力信号（Ｕ＿Ｓ）、（
   Ｕ＿Ｖ）の和を連続的に形成し、前記割算部材（１８）
   がこの和を２で割算し、前記蓄積部材がクロックパルス
   の発生瞬時にこのとき割算部材の出力端子に存在する信
   号値を蓄積し、この信号値を実際の基準値として出力端
   子に供給するようにしたことを特徴とする請求項５に記
   載の回路。 ７、周期信号（Ｕ＿Ｓ）をディジタル化しその極値を検
   出する評価回路（１１）を具えた周期信号識別用アダプ
   ティブ回路において、前記評価回路は入力端子に識別す
   べき信号（Ｕ＿Ｓ）が供給されるＡ／Ｄ変換器（１４）
   と、信号（Ｕ＿Ｓ）が検出極値後にプリセット可能最小
   ターンオーバ電圧（Ｕ＿Ｍ）に到達する瞬時に信号（Ｕ
   ＿Ｓ）の基準振動に比例する可変出力信号（Ｕ＿Ａ）を
   発生する後続の極値識別部材（１５）とを具えたことを
   特徴とする周期信号識別用アダプティブ回路。 ８、前記評価回路（１１）は、最初に、補償モードで動
   作する前記Ａ／Ｄ変換器（１４）のカウンタ装置の計数
   方向が極値後に逆転することにより極値を検出し、前記
   極値識別部材（１５）は信号値が信号（Ｕ＿Ｓ）の極値
   後にプリセット可能最小ターンオーバ電圧（Ｕ＿Ｍ）に
   対応する値に到達するまでそのディジタル出力状態を変
   化しないようにしたことを特徴とする請求項７記載の回
   路。 ９、最小ターンオーバ電圧（Ｕ＿Ｍ）は信号（Ｕ＿Ｓ）
   の振幅の２倍より小さくすると共に信号（Ｕ＿Ｓ）の極
   値部分における妨害による予想最大へこみより大きく選
   択することを特徴とする請求項８記載の回路。