JPH03132885A - Offset compensating circuit - Google Patents

Offset compensating circuit

Info

Publication number
JPH03132885A
JPH03132885A JP27044989A JP27044989A JPH03132885A JP H03132885 A JPH03132885 A JP H03132885A JP 27044989 A JP27044989 A JP 27044989A JP 27044989 A JP27044989 A JP 27044989A JP H03132885 A JPH03132885 A JP H03132885A
Authority
JP
Japan
Prior art keywords
circuit
digital
analog
signal
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27044989A
Other languages
Japanese (ja)
Inventor
Koji Tokiwa
常磐 耕司
Seiji Miyoshi
清司 三好
Yutaka Awata
豊 粟田
Shinji Ota
太田 眞治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27044989A priority Critical patent/JPH03132885A/en
Publication of JPH03132885A publication Critical patent/JPH03132885A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To simplify the circuit constitution and to reduce the circuit scale by deriving a difference between a converted digital signal, and a digital offset value held in a register by an arithmetic circuit, and compensating an offset of an analog circuit. CONSTITUTION:By converting an output signal for showing an offset value at the time when an analog signal inputted to an analog circuit 1 is set to zero, to a digital signal by an A/D converter 2 and holding it in a register 4, an analog output signal processed by the analog circuit 1 is converted to a digital signal by the A/D converter 2 and inputted to a digital circuit 3. In this case, by deriving a difference between the digital offset value held in the register 4 and the output digital signal of the A/D converter 2 by an arithmetic circuit 5, a digital signal whose offset is compensated can be inputted to the digital circuit 3. In such a way, the circuit scale can be reduced, and also, the automation can be executed.

Description

【発明の詳細な説明】 〔概要〕 演算増幅器等のアナログ回路のオフセットを補償するオ
フセット補償回路に関し、 回路規模の縮小を図り、且つ自動化も可能とすることを
目的とし、 アナログ信号を処理するアナログ回路の出力信号を、A
D変換器によりディジタル信号に変換して入力するディ
ジタル回路を備え、前記アナログ回路のオフセットを補
償するオフセット補償回路に於いて、前記アナログ回路
のオフセット値を前記AD変換器によりディジタル信号
に変換して保持するレジスタと、前記アナログ信号を処
理した前記アナログ回路の出力信号を前記AD変換器に
よりディジタル信号に変換し、該ディジタル信号と前記
レジスタに保持されたディジタル・オフセット値との差
を出力する演算回路とを設けて構成した。
[Detailed Description of the Invention] [Summary] This invention relates to an offset compensation circuit that compensates for the offset of analog circuits such as operational amplifiers, and aims to reduce the circuit scale and enable automation. The output signal of the circuit is A
The offset compensation circuit comprises a digital circuit that converts the signal into a digital signal using a D converter and inputs the digital signal, and compensates for the offset of the analog circuit. an operation for converting the output signal of the analog circuit that processed the analog signal into a digital signal by the AD converter, and outputting the difference between the digital signal and the digital offset value held in the register; It was constructed by providing a circuit.

〔産業上の利用分野〕[Industrial application field]

本発明は、演算増幅器等のアナログ回路のオフセットを
補償するオフセット補償回路に関するものである。
The present invention relates to an offset compensation circuit that compensates for the offset of an analog circuit such as an operational amplifier.

アナログ入力信号を演算増幅器等のアナログ回路で処理
した後、プロセッサにより処理する為にAD変換器によ
りディジタル信号に変換する構成が、各種の装置に適用
されている。その場合に、アナログ回路の初段の差動対
のトランジスタのベース・エミッタ間電圧の差やベース
バイアス電流の差等によりオフセットが生じる。このオ
フセットを補償して信号処理の精度を向上することが必
要である。
A configuration in which an analog input signal is processed by an analog circuit such as an operational amplifier and then converted into a digital signal by an AD converter for processing by a processor is applied to various devices. In this case, an offset occurs due to a difference in base-emitter voltage, a difference in base bias current, etc. of the transistors in the first-stage differential pair of the analog circuit. It is necessary to compensate for this offset to improve the accuracy of signal processing.

〔従来の技術〕[Conventional technology]

センサによる測定信号等のアナログ入力信号の増幅を行
うアナログ回路や、音声信号等のアナログ入力信号の加
算や増幅等の処理を行うアナログ回路は、演算増幅器や
各種の増幅、比較、加算等の処理を行う構成を含み、そ
の演算増幅器は、初段に差動増幅器を備えた構成が一般
的である。二〇差動増幅器を半導体集積回路により構成
した場合でも、同一半導体チップ上の差動対のトランジ
スタのベース・エミッタ間電圧の差及びベースバイアス
電流の差等が生じるものであり、それによって、オフセ
ットが発生する。従って、アナログ回路の出力信号には
オフセントが付加されているから、誤差が生じることに
なる。
Analog circuits that amplify analog input signals such as measurement signals from sensors, and analog circuits that perform processing such as addition and amplification of analog input signals such as audio signals, include operational amplifiers and various types of processing such as amplification, comparison, and addition. The operational amplifier generally includes a differential amplifier in the first stage. 20 Even when a differential amplifier is constructed from a semiconductor integrated circuit, differences in base-emitter voltage and base bias current of the differential pair of transistors on the same semiconductor chip occur, resulting in an offset. occurs. Therefore, since the offset is added to the output signal of the analog circuit, an error will occur.

このようなオフセットを打ち消す為に、各種のオフセッ
ト補償回路が提案されている0例えば、オフセット電圧
と逆極性の補償電圧を出力信号に加える構成や、入力段
に補償電圧を加える構成等が知られている。
In order to cancel out such offsets, various offset compensation circuits have been proposed.For example, there are known configurations in which a compensation voltage of opposite polarity to the offset voltage is added to the output signal, and a configuration in which a compensation voltage is added to the input stage. ing.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来例のオフセット補償回路は、前述のように、アナロ
グ回路のアナログ入力信号又はアナログ出力信号に、ア
ナログ補償電圧を加えて補償する構成が一般的であり、
オフセットをアナログ構成で補償するものであるから、
回路構成が複雑となると共に、回路規模が大きくなる欠
点があった。
As mentioned above, conventional offset compensation circuits generally have a configuration in which an analog compensation voltage is added to the analog input signal or analog output signal of the analog circuit to compensate.
Since the offset is compensated by analog configuration,
This has the disadvantage that the circuit configuration becomes complicated and the circuit scale becomes large.

本発明は、回路規模の縮小を図り、且つ自動化も可能と
することを目的とするものである。
The present invention aims to reduce the circuit scale and also enable automation.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のオフセット補償回路は、ディジタル処理により
オフセットを補償するものであり、第1図を参照して説
明する。
The offset compensation circuit of the present invention compensates for offset by digital processing, and will be explained with reference to FIG.

アナログ信号を処理するアナログ回路1の出力信号を、
AD変換器2によりディジタル信号に変換して入力する
プロセッサ等のディジタル回路3を備え、アナログ回路
1のオフセット値をAD変換器2によりディジタル信号
に変換して保持するレジスタ4と、アナログ信号を処理
したアナログ回路1の出力信号をAD変換器2によりデ
ィジタル信号に変換し、このディジタル信号とレジスタ
4に保持されたディジタル・オフセット値との差を出力
する演算回路5とを設けたものである。
The output signal of the analog circuit 1 that processes the analog signal is
It is equipped with a digital circuit 3 such as a processor that converts into a digital signal by an AD converter 2 and inputs it, a register 4 that converts the offset value of the analog circuit 1 into a digital signal by the AD converter 2 and holds it, and a register 4 that processes the analog signal. An arithmetic circuit 5 is provided which converts the output signal of the analog circuit 1 into a digital signal by an AD converter 2 and outputs the difference between this digital signal and a digital offset value held in a register 4.

〔作用〕[Effect]

アナログ回路1へ人力するアナログ信号を零とした時の
オフセット値を示す出力信号を、AD変換器2によりデ
ィジタル信号に変換してレジスタ4に保持しておくこと
により、アナログ回路1で処理したアナログ出力信号を
AD変換器2でディジタル信号に変換してディジタル回
路3に入力する時、演算回路5により、レジスタ4に保
持されたディジタル・オフセット値と、AD変換器2の
出力ディジタル信号との差を求めることにより、オフセ
ットを補償したディジタル信号をディジタル回路3に入
力することができる。
An output signal indicating an offset value when the analog signal input to the analog circuit 1 is set to zero is converted into a digital signal by the AD converter 2 and held in the register 4. When the output signal is converted into a digital signal by the AD converter 2 and inputted to the digital circuit 3, the arithmetic circuit 5 calculates the difference between the digital offset value held in the register 4 and the output digital signal of the AD converter 2. By determining , it is possible to input a digital signal whose offset has been compensated for into the digital circuit 3 .

〔実施例〕〔Example〕

以下図面を参照して本発明の実施例について詳細に説明
する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第2図は本発明の実施例のブロック図であり、11はア
ナログ回路の一例の演算増幅器、12はAD変換器、1
3はディジタル回路の一例のプロセッサ、14はレジス
タ、15は演算回路の一例の加算器、16は極性反転回
路、17は切替スイッチである。
FIG. 2 is a block diagram of an embodiment of the present invention, in which 11 is an operational amplifier as an example of an analog circuit, 12 is an AD converter, 1
3 is a processor which is an example of a digital circuit, 14 is a register, 15 is an adder which is an example of an arithmetic circuit, 16 is a polarity inversion circuit, and 17 is a changeover switch.

電源投入時等に於いて、制御信号により切替スイッチ1
7を接点a側から接点す側に切替え、演算増幅器11に
基準レベル信号、例えば、アース電位を入力する。その
時の演算増幅器11の出力信号をAD変換器12により
ディジタル信号に変換し、制御信号に従ってレジスタ1
4に、ディジタル・オフセット信号として保持させる。
When power is turned on, selector switch 1 is activated by a control signal.
7 is switched from the contact a side to the contact side, and a reference level signal, for example, a ground potential, is input to the operational amplifier 11. The output signal of the operational amplifier 11 at that time is converted into a digital signal by the AD converter 12, and the register 1 is converted according to the control signal.
4 is held as a digital offset signal.

そして、制御信号により切替スイッチ17を接点す側か
ら接点a側に切替え、温度、電圧、電流等の測定信号や
、音声信号等のアナログ入力信号を演算増幅器11に入
力し、演算増幅器11の増幅出力信号をAD変換器12
によりディジタル信号に変換し、加算器15を介してプ
ロセッサ13に入力する。
Then, the changeover switch 17 is switched from the contact side to the contact a side by the control signal, and measurement signals such as temperature, voltage, current, etc., and analog input signals such as audio signals are input to the operational amplifier 11, and the operational amplifier 11 amplifies. The output signal is sent to the AD converter 12
The signal is converted into a digital signal and input to the processor 13 via the adder 15.

その時、レジスタ14から出力されたディジタル・オフ
セット信号は、極性反転回路16により極性が反転され
て加算器15に加えられるから、プロセッサ13には、
AD変換器12のディジタル出力信号からディジタル・
オフセット信号が減算され、演算増幅器11のオフセッ
トが補償されたディジタル信号が入力されることになる
At this time, the polarity of the digital offset signal output from the register 14 is inverted by the polarity inverting circuit 16 and added to the adder 15, so that the processor 13
Digital output signal from AD converter 12
The offset signal is subtracted, and a digital signal from which the offset of the operational amplifier 11 is compensated is input.

従って、プロセッサ13による処理は、アナログ回路の
演算増幅器11のオフセットによる影響を受けない正確
なものとなる。
Therefore, the processing by the processor 13 is accurate and is not affected by the offset of the operational amplifier 11 of the analog circuit.

又切替スイッチ17を随時接点す側に切替えることによ
り、演算増幅器11のオフセットの変化に追従して、レ
ジスタ14の保持内容を更新し、演算増幅器11の経年
変化に対処することも可能である。
Furthermore, by switching the changeover switch 17 to the contact side at any time, it is possible to update the contents held in the register 14 in accordance with changes in the offset of the operational amplifier 11, thereby coping with changes in the operational amplifier 11 over time.

又極性反転回路16をレジスタ14の前段に設けること
も可能である。又加算器15の代わりに減算器を用いた
場合は、極性反転回路16を省略することができる。又
演算増幅器11のオフセットを予め測定して、ディジタ
ル・オフセット値としてレジスタ14にセットする構成
とすることも可能である。その場合は、切替スイッチ1
7を省略することができる。
It is also possible to provide the polarity inversion circuit 16 before the register 14. Furthermore, if a subtracter is used in place of the adder 15, the polarity inversion circuit 16 can be omitted. It is also possible to adopt a configuration in which the offset of the operational amplifier 11 is measured in advance and set in the register 14 as a digital offset value. In that case, selector switch 1
7 can be omitted.

又AD変換器12のビット数が10〜16程度の場合に
、レジスタ14は、その下位2〜5ビット程度のビット
容量で済むものである。又演算増幅器11以外の各種の
アナログ回路にも勿論適用することができるものである
Further, when the number of bits of the AD converter 12 is about 10 to 16, the register 14 only needs to have a bit capacity of about 2 to 5 lower bits. Of course, the present invention can also be applied to various analog circuits other than the operational amplifier 11.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、演算増幅器等のアナロ
グ回路1のオフセット値を、レジスタ4にディジタル・
オフセット値して保持しておき、アナログ回路1からプ
ロセッサ等のディジタル回路3に出力信号を加える為の
AD変換器2により変換されたディジタル信号と、レジ
スタ4に保持されたディジタル・オフセット値との差を
、演算回路5により求めて、アナログ回路1のオフセッ
トを補償するものであり、ディジタル的にオフセットを
補償するものであるから、回路構成が簡単化され、回路
規模の縮小を図ることができる利点がある。
As explained above, the present invention allows the offset value of the analog circuit 1 such as an operational amplifier to be digitally stored in the register 4.
The digital offset value held in the register 4 and the digital signal converted by the AD converter 2 for adding an output signal from the analog circuit 1 to the digital circuit 3 such as a processor are stored as an offset value. The difference is calculated by the arithmetic circuit 5 to compensate for the offset of the analog circuit 1. Since the offset is compensated digitally, the circuit configuration is simplified and the circuit scale can be reduced. There are advantages.

又電源投入時等の初期時の制御信号を利用して、アナロ
グ回路1のオフセットを自動的に測定してレジスタ4に
セットすることも可能であるから、アナログ回路1のオ
フセット補償の自動化を図ることが容易である。
Furthermore, it is also possible to automatically measure the offset of the analog circuit 1 and set it in the register 4 using a control signal at the initial stage such as when the power is turned on, so that offset compensation of the analog circuit 1 can be automated. It is easy to do.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図、第2図は本発明の実施例
のブロック図である。 1はアナログ回路、2はAD変換器、3はディジタル回
路、4はレジスタ、5は演算回路である。 アナログ入力信号 本発明のE理説明図 第1図
FIG. 1 is a diagram explaining the principle of the present invention, and FIG. 2 is a block diagram of an embodiment of the present invention. 1 is an analog circuit, 2 is an AD converter, 3 is a digital circuit, 4 is a register, and 5 is an arithmetic circuit. Analog input signal E-principal diagram of the present invention Fig. 1

Claims (1)

【特許請求の範囲】 アナログ信号を処理するアナログ回路(1)の出力信号
を、AD変換器(2)によりディジタル信号に変換して
入力するディジタル回路(3)を備え、前記アナログ回
路(1)のオフセットを補償するオフセット補償回路に
於いて、 前記アナログ回路(1)のオフセット値を前記AD変換
器(2)によりディジタル信号に変換して保持するレジ
スタ(4)と、 前記アナログ信号を処理した前記アナログ回路(1)の
出力信号を前記AD変換器(2)によりディジタル信号
に変換し、該ディジタル信号と前記レジスタ(4)に保
持されたディジタル・オフセット値との差を出力する演
算回路(5)とを設けた ことを特徴とするオフセット補償回路。
[Scope of Claims] A digital circuit (3) that converts an output signal of an analog circuit (1) that processes an analog signal into a digital signal by an AD converter (2) and inputs the digital signal, the analog circuit (1) An offset compensation circuit that compensates for the offset of the analog circuit (1) includes: a register (4) that converts the offset value of the analog circuit (1) into a digital signal by the AD converter (2) and holds the digital signal; and a register (4) that processes the analog signal. an arithmetic circuit that converts the output signal of the analog circuit (1) into a digital signal by the AD converter (2) and outputs the difference between the digital signal and the digital offset value held in the register (4); 5) An offset compensation circuit characterized by comprising:
JP27044989A 1989-10-19 1989-10-19 Offset compensating circuit Pending JPH03132885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27044989A JPH03132885A (en) 1989-10-19 1989-10-19 Offset compensating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27044989A JPH03132885A (en) 1989-10-19 1989-10-19 Offset compensating circuit

Publications (1)

Publication Number Publication Date
JPH03132885A true JPH03132885A (en) 1991-06-06

Family

ID=17486443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27044989A Pending JPH03132885A (en) 1989-10-19 1989-10-19 Offset compensating circuit

Country Status (1)

Country Link
JP (1) JPH03132885A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019191930A (en) * 2018-04-25 2019-10-31 株式会社デンソー Neural network circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019191930A (en) * 2018-04-25 2019-10-31 株式会社デンソー Neural network circuit

Similar Documents

Publication Publication Date Title
US4315254A (en) Self-compensating A-D converter
JPH09329460A (en) Monolithic integrated sensor circuit
JPS6019170B2 (en) Analog-digital converter
JPH03132885A (en) Offset compensating circuit
JP3707281B2 (en) Pressure sensor circuit
JPS61199199A (en) Analog input unit
JPS59122923A (en) Pressure transmitting device
US4363370A (en) Accurate weight measurement using digital to analog converter means and analog to digital converter means
ES8605926A1 (en) Direct current differential amplifier arrangement, especially for the measurement of slowly varying weak voltages.
JPH0225126Y2 (en)
JPS58171108A (en) Amplifier with automatic zero correction
JPH04155233A (en) Correction of temperature characteristic for pressure sensor
JP3115358B2 (en) Pressure control device
JP2000304629A (en) Strain gauge adjusting device
JP2822829B2 (en) Signal input device
JPH0235250B2 (en)
KR0153284B1 (en) Analog digital converter
JPH06207861A (en) Method of converting signal
JPH0450967B2 (en)
SU1744468A1 (en) Device for correcting signals
JPH08233867A (en) Bridge detection circuit
JPH09232647A (en) Hall element diving circuit
KR200360584Y1 (en) Digital measurement system
JPH01123184A (en) Radiation measuring apparatus
JPH0156385B2 (en)