JPH03127858A - 半導体パッケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高出力の電子部品をパッケージとな寸パッケー
ジング技術に関する。又、本発明は、出力変換に於いて
出力スイッヂングデバイスとして使用される酸化金属半
導体電界効果トランジス−（ＭＯＳＦＥＴ　）のパッケ
ージング技術に関する。

従来技　、および　明が　　しようとするエレクト【］
ニックパッケージングは個々の半導体を包み込む、即ち
カプセル状態となずことによって、周囲から（例えば湿
気や粉塵で〉汚れないように保護するとともに、外部回
路に対して接続できるようにする技術である。パッケー
ジは、電気的、機械的、或いは熱的な特性の面から選択
された様々な部品を組み合わせ゛るのであって、これら
の部品は一般的な技術にＪこって組み立てられ、結合さ
れる。特定の半導体デバイスに関する最適なパッケージ
ングは、望まれた性能特性Ｊ３よび信頼性の要求条件に
応じて決定される。

典型的なパッケージに於いで、半導体ダイか半田付けも
しくは導電性のエポキシ樹脂によって基体に取り付けら
れる。このダイのパッドは結合ワイＶ−によって外部の
リード線に接続される。回路全体がセラミックや金属の
覆い（ｌｉｄ）によってカバーされるか、或いはプラス
チックもしくはエポキシ樹脂によって包囲されることに
よって、幾つかの形態の中の何れか１つの形態を形成す
るようになされるのである。

完全な電子部品のパッケージは、回路に対して「透明」
なものとして説明される。即ち、このパッケージは、半
導体に入力するか或いは半導体から出力されるエネルギ
ー信号、即ち波形、を決して変化させることはない。従
って、信号、即ち波形、に関する変化は全てが半導体の
作用のみに起因するのである。

しかしながら、完全なパッケージは存在しない。

何故ならば、パッケージング材料自体に固有の誘導特性
、容量特性および抵抗特性があるからである。又、組み
立てられたパッケージに於ける部品の物理的な配列、即
ち相対的な幾何学的な関係、が影響するからである。こ
れらの有害な現象は、漂遊現象（ｓｔｒａｙｓ）又は非
励振現象（ｐａｒａｓｉｔｉｃｓ）として様々に説明さ
れている。これらの現象は、低出力且つ低周波の半導体
適用例の殆ど全てに於いて重大な問題とならないが、高
出力（１ｋｗ）且つ高周波（２００ｋｌｌｚ）の半導体
適用例に於いてはデバイス性能に重大な障害を与えるこ
とになる。

固体物理学を理解する上での最近の進歩、および改良さ
れた半導体の＠造技術の進歩により、製造者は今や高出
力且つ高周波で固有に作動するデバイスを提供している
。これらは、レーザー、電気通信機器、レーダー／ソナ
ー、無線送信機および空中スイッチモードの出力変換（
ａｉｒｂｏｒｎｅｓｖｉｔｃｈ　ｍｏｄｅ　ｐｏｗｅｒ
　ｃｏｎｖｅｒｓｉｏｎ）機器のような、時代遅れの真
空管による段目に基づいた多種多様な重要な高出力技術
に於いて、信頼性、効率および性能の改良を約束するも
のである。しかしながら、このような新しいデバイスが
上述した工業分野に対して果たす潜在的な貢献度は、パ
ッケージング技術に於ける進歩が遅滞したことによって
損なわれてきた。この事実は固体の高出力電子部品工業
に於番プる専門家によって広く認識されているところで
ある。

高周波および高出力は何れも独特な領内のパッケージン
グ設計上の問題を提供する。導線には固有のインダクタ
ンスがあることから、高周波にて電流が変化すると、磁
束に生じる付随的な変化に０ よってその電流の流れに対抗する反作用項（ｒｅａｃｔ
ｉｖｅ　ｔｅｒｍ　）が生じる。高出力は高電圧および
大電流の所産である。従って、パッケージング部品は酷
しい電気的および熱的な応力の影響を受けるのである。

高周波および高出力が組み合わされると、これらの問題
点はその大ぎさに応じて増大される。低出力又は低周波
に於いては問題とならないような非励振パッケージング
素子が、高出力および高周波の下で半導体の動作性能を
大幅に低下させてしまう。インダクタンスによるエネル
ギー損失は電流値に直接に比例する。従って、電流が増
大すると、巨大な１３−磁界（Ｂ−ｆｉｅｌｄ　）が導
線から発生されるのであり、これがエネルギーを蓄積す
る。

これらの反作用項が更に組み合わされるために、外部回
路から半導体自体に対して電流が流れると、様々なパッ
ケージング部品および物理的幾何学的配列によってイン
ピーダンスが変化されることになるのである。

各セグメントは特徴的なインピーダンスを有し１ ており、成る一つのセグメントから他のセグメントへと
急激に変化するならば大きな不連続性が生じ、これによ
り大きな反作用項を生み出すことになる。又、周波数が
高まると、そのデバイスが大出力にて作動されるならば
、内部抵抗並びに反作用項によって熱の放散が始まる。

パッケージがその熱を十分に速やかに除去できないなら
ば、パッケージは破壊されてしまうことになる。波形が
これらの反作用項の各々と相互に作用して、次第に劣化
してゆくのである。

高出力且つ低周波用の半導体、および低出力月つ高周波
用の半導体に関しては、多数の通常のパッケージがある
。

低周波且つ高出力の応用例に関しては、１９６０年代以
来２つの基本的なパッケージング方式が主として採用さ
れてぎた。これらは、軍用の応用に広く使用されたＴｏ
−３、およびＴｏ−２２０の形式のパッケージである。

丁０−３は、２本の剛性的な丸いリード線が底部から突
き出ている鋼、ニッケルメッキされた銅、又はコバール
（商標〉２ 合金で作られたダイヤモンド形の金属基体の頂部に配置
された円筒形の金属ケースを含んで構成されている。こ
のＴＯ−３形式のデバイスは２本のねじによってヒート
シンクに保持される。ＴＯ−２２０形式のパッケージは
平坦な４角形をしており、一端には熱放敗のための金属
製のタブリードが備えられ、又、他端には電気的接続の
ための３本の銅製リード線が備えられている。これは１
本のねじによってヒートシンクに取り付（〕られる。

従来技術によるパッケージング形状の殆どは、これら２
つを基本とした変形である。

１−　Ｔ　Ｏ−３および１−０−２２０の何れの方式の
パッケージも高周波に於ける動作には適していない。丸
い剛性的なコバール（商標）製のリード線、および大き
なゲージ（ｈｅａｖｙ　ｇｕａｇｅ　）の結合ワイヤー
による取り句けは、速やかなスイッチングを妨げる酷し
い誘導環を現す。金属ベースをリード線が通過するに際
して、しばしば付随的な誘導環が加えられる。更に、そ
れらの数多くの熱的境界層が熱の放散に於（プる速やか
な効果を阻害するこ３ とになる。これらの金属の熱膨張率がシリコンのそれに
適当に合わされていないために、金属が膨張して半導体
に亀裂を発生させてしまうことは稀なことではない。

低出力且つ高周波の半導体デバイスに使用される基本的
なパッケージング技術は、１本もしくはそれ以上の数の
平らなリード線を特徴とするＲト又はマイクロ波の「ス
トリップ線路、１を使用することである。平らなリード
線は、回路基盤にて終端する幅広のストリップ線路と組
み合わされるように使用されるか、その他のｌｉな理由
のために使用される。導電路のインダクタンスはその包
囲された容積に比例する。リード線を平らにするととも
に復路即ち接地平面の近くに配置することによって、そ
のインダクタンスは低減される。又、高周波に於いては
、電流は導線の表面を流れる傾向、即ち、表皮効果とし
て知られている現象、を示ず。従って幅広のリード線は
高周波に於いてより多くの電流を流すことができるので
ある。これらのリード線は一般に銅製又は銅−コバール
（商４ 標〉の合金製とされる。これらのデバイスは典型的には
高出力パッケージよりも格段に小さい。低出力半導体は
極めて小さく、従って適当なヒートシンクのみを必要と
するのである。

上述した問題点は多くの形式の半導体に於いて認められ
る。それらはパルス出力応用例に関して特に顕著である
。

パルス出力は、長い時間にわたってエネルギーを蓄え、
そしてそのエネルギーを非常に高い出力レベルにて非常
に短い時間に解放するという方法である。科学的分野に
於いて急速に浮上してきた仕事数の増大は、電流のパル
ス出力技術の限界に近い速度でバーストを発生ずる必要
性の証拠となる。

高エネルギーパルスの発生は、速度および電圧の要求条
件がそれぞれ数ナノ秒より遅く且つ数百ボルトより高い
ときには、既に非固体スイッチ技術に大ぎく存在してい
た。例えば、３ナノ秒以内で１０に−よりも大きなスイ
ッチング条件は、僅かな数だけに対する回路設計者を束
縛するのであっ５ て、そのよう々技術の何れも特に簡単即ち安価であると
はいえない。繰返し数（ｒｅｐｅｔｉｔｉｏｎ−ｒａｔ
ｅ　）が高いという条件の付加によって問題点は更に複
雑となり、繰返し数及び／又は立ち上がり時間（ｒｉｓ
ｅ　ｔｉｍｅ　）が外部で利用できるサイラトロン特性
であるならば、一般には設割者をして真空管による取り
組み方に制限することになる。

ここ数年にわたって出力モス（ＭＯＳ）の電界効果トラ
ンジスター（ＥＦＴ）の出現が、電力供給源のスイッチ
ングのような大量生産される回路の設計に於ける革命を
引き起こした。回路設計者は電力供給源の応用例に於い
て２０〜５０ナノ秒のスイッチング速度を達成するため
にそれらを使用することができたのである。これは従来
の２極］−ランシスターを上回る重大な改良であった。

パルス発生回路に於【プる主要な素子は、速やかな立ち
上がり時間の出力を有するスイッチである。

幾つかの技術が過去に於いて高速の高電圧の応用例のた
めに利用できた。しかしながら、５ナノ秒以内の仕事に
関しては、その選択は多少ながら制御６ 限されている。例えば、ガススイッチ（スパークガス）
およびクリトロン（ｋｒｙｔｒｏｎ　）が高い性能およ
び低コストであるために一般的とされている。

しかしながらそれらの使用は、しばしばジッター（ｊｉ
ｔｔｅｒ）が高く且つ作ｆｌｌ寿命が短いことによって
排除されてきた。更に最近では、バルク半導体の光導電
性（ＡＵＳｔＯｎ）スイッチが自効な高電１ｆスイッチ
として出現してきた。このデバイスは、バルク半導体材
料内部に於【プる電荷担体の光子誘導による発生に依存
するものである。典型的にはこの光導電性スイッチは、
励起するのに複雑なパルスレーザ−装置を必要とする。

その他の成る主の取り組み方は、立ち上がり時間の改良
に依存づるもので、これは様々な磁気的な技術を使用す
る。

しかし、これらの方法では波形を制御することが困難で
あり、活動的なパルス発生器が備えられねばならない。

電子なだれ（ａｖａｌａｎｃｈｅ　）モードのトランジ
スターが依然として使用されており、実際に多くの技術
上の問題に対して魅力的な解決策を与えている。しかし
ながら、これらは出力を制御７ 限されており、しばしば信頼性の面での問題を生じてい
る。これらの難点は、多数のデバイスを使用して高出力
付与の問題を回避する試みが行われるときに絡み合って
くる。完全となすためには、水素サイラトロンが注目さ
れるが、これは時間を３ナノ秒程度に迄高めることでＩ
ＩＪ限を受ける。殆ど全てのサイラトロンは１５ナノ秒
よりも高速ではない。

このことによりしばしば、立ち上がり時間の要求条件が
３ナノ秒以内で且つ１０ｋＷ以上を可能にし、又、繰返
し数の状態が低ジッターであることを必要とする回路の
ための、実現可能なスイッチング素子として真空管が使
用され続けてきたのである。このような仕様は、例えば
ポッケルスのセル励振器（Ｐｏｃｋｅｔ　５ｃｅｌｌ　
ｄｒｉｖｅｒ　）として機能するデバイスを表している
。ポッケルスのセルは、レーザー装置に於いてシャッタ
ーとして使用されている高速電光デバイスである。この
ような速度の要求条件に関しては、素子の選択は例えば
パリアン／エゴマツクＹ−６９０（商品名）のような　
８ マイクロ波プレーナー３極管に一般的に限定されてしま
う。これらのデバイスとともに使用される高速回路は複
雑化する傾向を示す。何故ならば、３極管の入力キャパ
シタンスの回路誘導による増大（ミラー効果として知ら
れている〉が出力ゲインを制限するからである。パルス
応用例に関する真空管電流は陽極部分にて約１２Δ／Ｃ
ｌＲ２制限される。これより大きな電流は可能であるが
、真空管の寿命が損なわれてしまう。

過去数年間にわたり、高出力モス（ＭＯＳ）が多くの高
出力回路の問題を解決してきた。又、小型軽邑である高
周波スイッチング電力供給源の新しい時代を築いてきた
。電力供給源の性能に於けるこの改良は、それでも尚１
０ｋＶ迄の出力電圧を必要とし且つ立ち上がり時間の要
求条件がしばしば１プノ秒以内であるような高電圧パル
ス発生器に於ける特別な必要性を満足するものではなか
った。このようなパルス発生器はレーザーその他の光学
装置、無線周波数変調器、その他のセンサー励起装置、
および科学分野に於いて次々と出てく９ る多種多様な什事に使用が見出される。

全ての高出力モス（ＭＯＳ）は、各ＭＯ８ＦＥＴチップ
の上の数千ものトランジスターセルの配列として働き、
これらのセルは約０．２５４〜０．５０８ｍ（１〜２ａ
ｉｌ　）の面積である。与えられた何れものセルに固有
のスイッチング速度は極端に速く、典型的には２００ピ
コ秒のオーダーである。しかしながら、パッケージとさ
れたチップのデバイス全体のスイッチング速度はかなり
遅くなる。

ハイブリッド高出力電子素子が様々な回路設計のために
、特に出力変換、高周波ＲＦおよびマイクロ波に関する
応用例に於ける回路設計のために、必要とされている。

ハイブリッド高出力回路は半田付けや導電性エポキシ樹
脂を介して基体に取り付けた半導体ダイを含んで構成さ
れる。ダイパッドは結合ワイヤーによって外部のリード
線に接続される。このマイクロ回路全体がしかる後に包
み込まれて、幾つかあるパッケージングおよび相互接続
の形状の何れか１つの形状に形成される。こ０ れらの形状は、ハイブリッド回路を外部回路に接続する
インターフェースとして利用されるのである。典型的に
は、これらのパッケージはプラスチックもしくは金属と
される。

これ迄は、酸化金属半導体デバイスを非常に高速なスイ
ッチング応用例である高電圧パルス発生器に使用可能に
するようなパッケージング技術は提供されていなかった
のである。

課題を解決するだめの手段 本発明のパッケージング技術は、高出力且つ高周波の半
導体素子の電気的、熱的そして機械的な性能を最適とな
すために考えられたのである。以下の説明のために、本
発明の技術は高出力Ｎ０８ＦＥＴトランジスターのパッ
ケージングに関連して説明されるが、このような技術は
その他の高出力半導体デバイスにも適用できる。これら
の半導体デバイスには、限定されるわＵではないが、２
極トランジスター、レーザーダイオード、並びにインバ
ット（ｘｍｐａｔｔ）ダイオードが含まれる。例えば本
発明のパッケージング技術は、高出力半導体デバ１ （２） イスをスイッチング時間が１ナノ秒に近い高出力パルス
発生器の製造に使用できるようにするのである。

本発明のパッケージング技術は、幾つかの目的を有して
いる。それらの目的には以下のことが含まれる。

即ち、 （１） パッケージのインダクタンスを根本的に抵減することで
ある。これは外部回路からその半導体の入出力接点に至
る回路インピーダンスを制御し、又、ａ）　　Ｂ−磁界
を打ち消すか、ｂ）非常に狭い範囲にそれらの磁界を制
限する、ために電磁対称性を利用する、ことによって達
成される。

速やかな熱放敗を確保することである。これは、ａ）ダ
イを、熱伝導体、絶縁体として非常に優れている材料で
あって、シリコンと同様な熱膨張率を有している材料で
ある酸化ベリリウムに直接に取り付けること、およびｂ
）半導体によって発１された熱がヒートシ２ ンクヘ至る迄に通過しな（プればならない熱バリヤを最
少限の数となすことによって達成される。

（３）３次元の全方向へデバイスが移動して、高出力且
つ高周波の動作に必要とされる熱的ザイクル動作に対処
する一方で、パッケージのヒートシンクに対する一体的
な接触を確保して、表面取り付けを両立させることであ
る。

これは、新清なリード線の形状、並びにパッケージのシ
ールに生じる機械的な応ツノを最少限に押えてｘ、Ｙお
よびＺ方向の移動を可能にするようなリード線の終端を
形成する、ことで達成される。

本発明の技術は多種多様な半導体デバイスに適用できる
。特に、半導体高出力デバイスに適用できる。

ここに説明するような高速の高出力ＨＯ８Ｉ’［Ｔデバ
イスは、低出力レーザー、海洋通信機器、粒体加速度計
、癌手術機器、軍用機器、原子力試Ｓ装置、航空電子工
学（民間用並びに軍用）のＪ：うな３ 様々な応用例に有用である。

本発明のパッケージング概念のその他の利点は以下の説
明および添付図面から明白となろう。

本発明は以下に添付図面を参照して更に詳細に説明され
る。添付図面に於いでは、同じ符号は同じ部品を示して
いる。

実施例 本発明の開発過程に於いて、高出力且つ高周波での応用
例に於Ｇプる従来のＭＯ８Ｆ［デバイスの主たる制限は
、リード線並びにパッケージ自体の寄生インダクタンス
であると断定された。Ｔｏ−３およびＴＯ−２２０の形
式のパッケージに於ける典型的なインダクタンスは、１
０ｎＨのオーダーであって、これが高速スイッチングに
対する実質的な障害となっている。高周波回路に於いて
は、Ｔｏ−３パツケージは酷しいインダクタンス上の問
題を有しており、これはリード線に使用されているコバ
ール（商標〉合金の磁気特性並びにリド線自体の幾何学
的即ち物理的な接近によって一層酷しい問題となってい
る。ＴＯ−２２０のバラ４ ケージは同様に幾何学的に誘発されるインダクタンスの
問題を有している。

Ｔｏ−３およびＴｏ〜２２０のパッケージを高出力の高
速スイッチング回路に使用することによってもたらされ
る他の主たる制限は、パッケージの熱特性が悪いという
ことである。熱として少じる内部損失は半導体からの導
線にＪ：って取り除かれねばならず、同時にデバイスの
電気的隔離が維持されていな【〕ればならない。デバイ
スが作動される出力が高まれば高まる程、出力損失は大
きくなる。この熱が効果的に取り除かれなければ、デバ
イスは故障する。「０−３パツケージに於いては、半導
体のダイは銅製ケースに半田（＝ｌけされる。

又、この銅製ケースは両面に熱化合物を有する雲母製ワ
ッシャーによってヒートシンクから電気的に絶縁される
。これらの多数の熱的境界が熱的性質を酷しく損なうの
である。熱伝導は更にＴ。

３パツケージによって低下される。何故ならば、このデ
バイスは２点でヒートシンクに取り付番）られるからで
ある。熱膨張によってこのケースは屈５ 曲を生じ、又、そのチップ自体が熱空隙即ち機械的な損
傷を生じる。それ故に、これらのパッケージに於いて熱
排除の機能が不足すると、高出力回路に於ける半導体技
術の使用性が制限されてしまうことになる。

高出力デバイスとしての従来技術のパッケージに於ける
第３の主たる制限は、表面取りイ１【ノ技術に苅して、
■学的専門分野、特に軍用や宇宙空間用の応用、に於け
る回路設計に関する速やかな技術発展が両立しないこと
である。

ここに記載するパッケージング技術は、上述した機械的
、熱的そして電気的な問題点、およびその他の従来技術
に於ける問題点に対処する。本発明のこのパッケージン
グの概念は、出力変換もしくはパルス出力の応用例に使
用される出力スイッチングデバイスを参照してここに説
明される。このデバイスは酸化金属半導体電界効果トラ
ンジスター（ＨＯ３ＦＥＴ）とされている。しかしなが
ら本発明によるこのパッケージングの概念は何れの固体
デバイスに於いても性能を最適化するのに使用す　６ ることかできるのである。

Ｎ０８ＦＥＴ技術を使用した既存のパッケージに於ｔノ
る高速スイッチングに対する主たる障害は、パッケージ
自体によって発生される漂遊インダクタンスである。こ
のインダクタンスを低減するために、これ迄の技術では
複数の結合ワイヤーが与えられてきたが、これはそれ自
体を高速動作させるのに十分なものでない。

本発明の主要な電気的特徴は、電磁対称性である。通常
のパッケージングの幾何学によれば、人力キャパシタン
スの帯電および放電を制限する、それ故にオンオフ時間
を制限する漂遊インダクタンスを生じる。又、ソースリ
ード線の　−ｄｉ／ｄｔ項目に関して応答する。本発明
の回路に於いては電磁対称性によって漂遊インダクタン
スが排除されるのである。理想的な伝送線路に於いては
、誘導項目および言回項目は等しくて相殺され、インピ
ーダンスのみが残されるのである。

第１Ａ図に示されるように、土から見た場合、本発明の
パッケージ１０は対称的である。しかし７ ながら、これは物理的に対称的であるのみならず、電気
的にも対称的とされている。これ以外の従来のパッケー
ジでは、成る種の状況の下で物理的に対称的とされるが
、電気的に対称的とされているものはない。

従来技術のＨＯ３Ｉ”ＥＴパッケージは３本の、多くて
も４本のリード線を有している。１本はゲートの、１本
又は２本はドレインの、そして１本又は２本はソースの
リード線である。第１Ａ図に示されたように、２本のソ
ースのリード線、即ち導線（ＳＧ１．ＳＧ２＞　、はゲ
ート励振戻り電流だけのために備えられており、１本又
は２本のソースリード線、即ち導線（ＳＤｌ、５Ｄ２）
、はドレイン励振電流だけのために備えられている。入
力部および出力部の両方に於【ノるこれらのソースリー
ド線は互いに同じ寸法とされており、それぞれゲートリ
ード線（Ｇ）およびドレインリード線（Ｄ）から等距離
に位置決めされている。

第３図に示したように、複数のリード線を有した形状に
於ける対称性は、外部リード線から内部８ の金属特性を与えられた部分へ、そしてパッド１２およ
び１４にて終端しているワイヤー（Ｗ）へ至る接続によ
ってもたらされる。リード線の本数、それらの物理的な
形状、および結合ワイヤーの取り付けに於ける幾何学的
な配置が、本発明に於いては以下に更に詳しく説明する
ように非常に重要となるのである。

第２図はＭＯＳＦＥＴの実施例に於ける場合の本発明の
機能線図である。左右対称性がＸ軸およびＹ軸の両方に
於いで示されている。ＭＯＳＦＥＴがＡンオフされると
き、入力部に於けるリード線（ＳＧＩ、５Ｇ２）および
（Ｇ）に於ｃノる電流の流れ方向、同様に、出力部に於
けるリード線（ＳＤｌ、５Ｄ２）および（Ｄ）に於ける
Ｎ流の流れ方向を矢印が示している。この電流の流れに
よって、磁気的なり一磁界がこの回路の全てのレッグに
於いて瞬時に自己＃Ｒ導される。このＢ−磁界は同志的
な長円形として存在し、それらの平面は電流の通路に直
角とされる。このＢ−磁界が見えるものとし、又、導線
を上から見て電流が観察９ 者から離れる方向へ流れるものと寸れば、このＢ−磁界
は反時Ｊ１方向へ向かうベクトルで回転する同志的な長
円として見られるであろう。パッケージのリード線に電
流が流れることで誘導されたＢ−磁界ベクトルの方向は
、入力部では円形の矢印（Ａ）、（Ｂ）および（Ｃ）、
又、出力部では（Ｄ）、（Ｅ）および（Ｆ）で示されて
いる。

リード線（Ｇ）に於ける電流はリード線（ＳＧ１，５Ｇ
２）に於ける電流と反対方向に流れることが注目される
。同様に、リード線（Ｄ）に於ける電流はリード線（Ｓ
ＤＩ、５Ｄ２）に於ける電流と反対方向に流れる。反対
方向に電流が流れる結果として、これらの電流によって
発生されるＢ−磁界もベクトルも反対方向となる。入力
部に於いては、ベクトル（Ａ）および（Ｂ）はベクトル
（Ｃ）と反対方向である。又、出力部に於いては、ベク
トル（Ｄ）および（Ｅ）はベクトル（「）と反対方向に
回転する。入力部および出力部の両方がそれぞれ個々の
ソースリード線の電流は常に、ゲートおよびドレインの
リード線に於Ｇプ０ るそれぞれの電流の半分となる。代数学的に表現すれば
、Ｉ　（ＳＧ１）＋Ｉ　（ＳＧ２）＝Ｉ　（Ｇ）、又、
Ｉ　（Ｓｌ）１）＋１：　（８０２）＝Ｉ　（Ｄ）、と
なる。それ故に、これらの電流と組み合うＢ−磁界のベ
クトルの大きさは同じ状態で関与するのである。しかし
ながら電流が反対方向に流れることから、相互に打ち消
し合うのである。−殻内にいって、パッケージの両方の
軸線を横切って、電磁対称性によって８−磁界の強さの
合計は、半休方向のベクトルの合計であって、代数学的
に表現すれば、Ａ＋Ｂ＋（−Ｇ）−０、そして Ｄ＋Ｅ　（−Ｆ）−０，となる。しかしながら、Ｂ−磁
界の実際の連結および相互作用はこの簡単な表現よりも
複雑である。

第２図を再び参照すれば、ローマ数字（丁）でおよび（
Ｕ）で示された斜線面積部分は、回路に電流が与えられ
たときに誘導されたＢ−磁界のぞれぞれの面積部分を示
している。この磁界の容積および強さは、電流の増大お
よび減少に直接に応じて膨張し収縮する。（Ｉ）によっ
て示されたり１ 一ド線間の面積に存在する磁界は、（ＩＩ）によって示
された外側の面積部分に位置された磁界よりも強力であ
る。例えば、リード線（ＧＳｌ）と（Ｇ）との間の平面
にて１３−磁界が結ばれると、ベクトルは差し当たって
平行とされ、これにより磁界が強化される。この現象は
全てのリード線の間に於いて再現される。このような磁
界は強いが、リード線の間の面積部分に形状を制限され
るので非常に小さい。

Ｂ−磁界のパターンのパッケージに於ける相殺は大体法
の通りに行われる。即ち、ベクトル（Ｃ）が両方の（■
〉　（入力部）の面積部分を打ち消し、ベタ１〜ル（「
）が両方の（■〉　（出力部〉の面積部分を打ち消す。

ベクトル（Ｂ）はリード線（ＳＧ１）および（Ｇ）の間
の（工〉　（人力部〉を打ち消し、ベクトル（Ａ）はリ
ード＃（ＳＧ２）および（Ｇ）の間の（１）（出力部）
を打ち消す。

同様に、ベクトル（Ｄ）はリード線（ｓＤ２〉および（
Ｄ）の間の（■）（入力部）を低減させ、ベクトル（Ｅ
）はリード線（ＳＤＩ＞および（Ｄ）２ の間の〈工〉　（出力部〉を低減させる。接近したソー
スリード線のベクトル（Ｇ　）　Ｊ５よび（目）は組み
合って４つの全ての（Ｉ）の面積部分を更に低減させる
。第３図に示されるように、ソースリード線が取り伺け
られているソースパッドでは、ベクトル（Ａ）がベクト
ル（Ｅ）を打ち消し、ベクトル（Ｂ）がベクトル（Ｄ）
を打ち消す。

完全な釣合いとして磁場を残すために、入力部および出
力部のインピーダンスは注意してコントロールされ且つ
同じとされねばならない。これは外部回路から半導体に
至る電流通路に沿ったインピーダンス特性を合致させる
ことによって達成される。リード線の全ては金メツキし
た極軟鋼で作られている。リード線は高周波且つ高出力
の作動で得た電流が表面に沿って流れるのを許容するた
めに非常に幅広とされているが、厚さは薄くされてリー
ド線間の対向する面の誘電空間を最少限にして、これに
よりキャパシタンスを低減するようになっている。リー
ド線は、又、放電を防止するために適当な電圧を解放す
るような十分な間隔に３ 隔てられている。平行なリード線はキャパシタンスおよ
びインダクタンスがパッケージの入口閾値に対して一定
に維持されることを保証している。

−度電流がリード線からパッケージの金属特性を与えら
れた部分を経て流されると、半導体ゲートの焦点へ送ら
れることになる。急激なインピーダンスの変化を避ける
ために、又、電流シートに一層接近するのを防止するた
めに、複数の結合ワイヤーが第３図に示されるように金
属特性を与えられたパッド１３，１５．１７６よび１９
に沿って最も幅広の部分に取り付１′Ｊられる。これは
リボンのように平らで平面的な関係を有するように、又
、ゲートに対して円錐形となるようにして、取り付けら
れる。これにより結合ワイヤーは平らな入力リード線お
よび金属性質を与えられた部分と競うようになされるの
であり、又、表皮効果を最少限に抑える一方で、同時に
半導体へ至るインピーダンスが滑らかに変化するように
なすのである。

同じ複数の結合ワイヤーによる取り付Ｇプが、ゲートリ
ード線亜びに４つの全てのソースリード線に４ 使用される。第３図に於いて４つのセラ１−の結合ワイ
ヤーはぞれぞれ１３Ａ、１５Ａ、１７Ａおよび１９Ａで
示されている。・これらはそれぞれ第１、第２、第３お
よび第４の複数の結合ワイヤーとして参照される。各結
合ワイヤーの第１の端部（例えば１３Ｂ）および釦２の
端部（例えば１３Ｃ）は接地平面導線の金属性質を与え
られたパッド（例えば１３）に対して接続され、又、各
ワイヤーの第２の端部（例えば１３Ｂ〉はソース部分の
接続パッド１４に接続されている。結合ワイヤー１５Ａ
、１７Ａおよび１９Ａの第２、第３および第４のセット
は同様に第３図に示すように接続される。

第１Ａ図および第１Ｂ図は、又、本発明のパッケージン
グ技術に於ける他の特徴を示している。

リード線の各々は粗く幅広のＳ電性ストリップとされて
いる。各リード線は図示するように応力解放曲げ部１６
を備えている。

各リード線に於ける応力解放曲げ部は、リード線の外端
部がデバイス１０に応力を発生させずに５ Ｘ、ＹおよびＺｈ向に移動できるようにさせている。こ
の特１１は、デバイスが熱負荷に応じてリド線を損傷せ
ずに自由に膨張且っ又収縮することができるようにして
いるのである。

この応力解放曲げ部の半径はリード線の厚さの１０倍以
上とされるべきである。図面には２種類の応力解放曲げ
部が示されているが、その他の形式のものを使用するこ
とも可能である１、第４Ａ図は高出力ＭＯ３ＦＥＴデバ
イスに於番プる従来技術によるパッケージング概念を示
している側面立面図である。このデバイス４ｏは半田４
１によって銅製ケース４２に半田付けされている。この
＃４製ケースはしがる後に通常の熱化合物の層４４によ
ってコーティングされ、その後、雲母製のワッシｔ−４
６の上に配置される。熱化合物の唐４５がこのダイをヒ
ートシンク４８に対して境界する最後の材料である。こ
のように＃Ｉ威された組立体は次に圧縮される。この多
様な熱バリヤはダイ４０の出力放散能力を著しく低減す
るのである。

第４Ｂ図は本発明にょるパッケージング概念を　６ 示す側面立面図である。この高山）Ｊ　Ｈｏｓ「ＥＴデ
バイス５０は半田５１を使用して酸化ベリリウム基体５
２に半田付けされでいる。この基体は８なる膨張係数を
有しており、この膨張係数はガリウム砒素の６．８およ
びシリコンの５と非常に近い。

この酸化ベリリウム基体は典型的には約０．３８１〜１
．５２４ｍ　（０，０１５へ・０．０６０ｉｎ）の厚さ
を有しており、これは熱的および機械的な要求条件に応
じて決められる。酸化ベリリウムの替わりに使用される
他の基体はダイヤモンドである。

クランプ装置がこの高出力デバイスをヒートシンク５６
に対して固定する。これは第５図および第６Ａ図に示さ
れている。こり技術は熱的な保護を改良するのである。

その理由は、（１）熱的境界層の数が少ないこと、（２
）　　熱的通路の長さが短いこと、（３）パッケージに
使用されている材料の熱的特性が改Ｑされていること、
にある。

本発明の機械的な設、ｉｔ　ｔａ　、このデバイスが「
浮動」できるように、即ら熱負荷に応じてＸ、Ｙお７ よびＺの方向へ自由に膨張収縮することができるように
している。

本発明によるパッケージの底面は、 ±０．００５鵬／ＩＱＩ　（±０．０１５　ｍｉｌ／　
１　ｉｎ）の平坦度に研磨され、熱的接触の一体性を保
訂するようになっている。これは第５図および第６Ａ図
に示された新規なりランプ装置とともに、パッケージ５
０とヒートシンク５６との間に良好な熱的接触状態を保
持するのである。熱的化合物５５がヒートシンクと基体
５２との間に介在されている。

パッケージとクランプとの間の弾性的ポリマー５４の界
面が不整を許容している。ねじスクリュー６２のへルビ
ルワッシャ−６１がこの機械的装置の迎合性を許容して
いる。

このベルビルワッシャーはばねとして作用して、Ｚ方向
の正味の即ちマクロ的な迎合性を保評している。セラミ
ックパッケージ自体の柔軟性がマイクロばねとして作用
する。従来技術による高出力パッケージ技術では、優れ
た熱伝達特性を保持し８ つつ３軸全ての方向に於（）る応力解放を行うものは全
くなかったのである。

他のパッケージと相違して、本発明のパッケージに於い
て熱が増大すると、パッケージに作用する圧力がヒート
シンクとの所要の熱的接触状を保持する。ここに説明し
図示したクランプ装置はパッケージの膨張収縮を許容し
つつ好ましい熱伝達特性を与えている。半導体のダイを
直接にセラミック基体に取り付Ｇプることによって、本
発明のパッケージは従来技術の装置に於いて存在してい
た多くの熱的現界層を排除している。この結果、１ワツ
ト当たり０．５℃のＲＪ（＋−１３）が生じ、従来技術
に較べて３なる係数以上の改良が成されるのである。

上述したように、本発明のパッケージの他の特徴はパッ
ケージのリード線に応力解放西げ部（例えば第６Ｂ図に
示されるように）が備えられていることである。これら
のリード線は極軟鋼によって作られるのが好ましい。リ
ード線は望まれるならば金メツキすることができる。こ
れに代えて、９ リード線はその他の非鉄材料（例えば金又はアルミニウ
ム、アルミニウムは結合するのが難しいが）で作られる
ことができる。

このような曲げ部は熱的作用の繰返しによって生じるリ
ード線の膨張収縮がリード取り付け部に伝えられないよ
うにするのである。従ってこのパッケージは、パッケー
ジとピー１〜シンクとの間にクランプ装置が良好な熱的
接触状態を保持している一方で、膨張収縮することがで
きるのである。

本発明の他の変形形態が第６Ｂ図に示されている。これ
に於いては、デバイス５０はヒートシンク５６に対して
ねじスクリュー７２およびベルビルワッシ１７−７１に
よって固定されている。スクリュー７２は、デバイス５
０をプリント回路基盤７０とヒートシンク５６との間に
クランプさせるようにして、プリント回路基盤７ｏを挿
通されている。このデバイスのリード線５７は応力解放
曲げ部を含んでおり、又、それらの外端は基盤７゜に於
ける適当な回路に対して固定されている。典型的には２
本のスクリュー７２が備えられる。

０ 第７図は本発明の他の実施例を示している。これに於い
ては、デバイス５０はクランプ６０およびスクリュー６
２によってヒートシンク５６に対してクランプされてい
る。リード線５７は図示したように応力解放曲げ部を含
んでおり、それらのリード線は外端にてプリント回路基
盤５８の適当な回路に対して固定されている。

第８Ａ図〜第８Ｅ図は本発明に於いて行用とされる半導
体の様々な実施例の頂面図を示している。

各図面に於いて、デバイスのリード線はゲートに（Ｇ）
、ソースに（Ｓ）そしてドレインに（Ｄ）が祠されてい
る。

各デバイスに於いて、少なくとも４本のリード線がデバ
イスの同じ側もしく（よその相反する側に備えられてい
る。リード線が備えられるならばその一端に（よ少なく
とも２本のリード線が備えられる。これはデバイスに於
４−Ｊる電磁対称性を保持するためである。換言すれば
、個々のリード線に於ける誘導項目は亙いに低減されも
しくは完全に相殺されたパッケージ全体のインダクタン
スを低減１ もしくは排除づるようになす。典型的には、デバイス当
たり４本〜６本のリード線が備えられる。

勿論必要ならばそれ以上の本数のリード線を備えること
ができる。

図示した配列では、即ち、デバイスの一方の端部に同一
平面内で２本もしくはそれ以上の本数のリード線が備え
られ、対向するように電流が流されるか、又はデバイス
の反対両側の端部にリード線が備えられる配列は、その
回路全体がＸおよびＹ軸の両方に於いて電流の左右の対
称性を示すという非常に優れた利点を得ることができる
。

リード線は、薄く、平坦な導電性の材料で作られ、幅は
厚さよりも多数倍広いものとされる。例えば、厚さの少
なくとも１０倍もの幅を有するリード線とされるのが好
ましい。各リード線の厚さは、例えば約０．２５４ａｎ
　（０，０１ｉｎ）とされる。隣接するリード線に於け
る側縁間の間隔は、０．２５４〜２．５４ｍ＋（０，０
１〜Ｏ，Ｉｉｎ＞の範囲とされねばならムい。このよう
な狭い間隔が隣接するリード線同士の間隔を狭め、これ
にょ２ り既に説明したようにＢ−磁界の容積を減少させるので
ある。

又、この半導体デバイスは第３図に示したように複数の
結合ワイヤーによってパック“−ジに固定されるのが好
ましい。これは、制限された素子であろうと連続した素
子であろうとに拘わらず、電流シートに近い平らなリボ
ン状の配置とされる。

複数のリード線は１３−磁界のベクトルに対向する対称
的なパターンにて同じパッドに対して取り（＝Ｊ【プら
れる。これにより、ダイ取り付け部の焦点に於けるイン
ダクタンスを減少させるのである。

本発明のパッケージング技術は、第５図に示すようにパ
ッケージングカバ〜〈並びに基体５２の底面にも含めら
れることが可能である〉の上にファラデーシールド６３
を使用して、Ｂ−磁界を更に制限するようになすことか
できる。

本発明によりパッケージに使用された広く平らで平面的
なリード線は、このデバイスが高周波の非常に大きな電
流を許容できるようにするどともに、入力キャパシタン
スの帯電および放電のため３ にインピーダンスの小さな通路を形成でる。

本発明が動作されるときは、対称的な物理的な幾何学性
が、デバイスを通して平行なブランチに沿って等しい強
さのゲート励起イメージ電流を流し、これにより磁気ベ
クトルがゲートリード線の中心を軸線とする長円形の円
筒を形成するようになす。この実効効果は、磁場のベク
トルが組み合って相殺されるようになされることである
。！ｌｓがないので、インダクタンスに起因するエネル
ギー損失は生じない。従って、挿入インダクタンスは排
除されるか、大幅に低減されるのである。

当業者には明確となるように、高出力半導体デバイスの
パッケージングに於（プる電磁対称性の概念を一度理解
したならば、多種多様な半導体デバイスが同様なパッケ
ージングに関して示唆されることになる。

本発明の技術は半導体パッケージを簡単且つ効果的な方
法で多種多様なヒートシンクに直接に結合できるように
なす。この半導体パッケージは表面取り刊【ｊ技術を利
用して所要の基体に取り何１プ４ できるようにもなす。

本発明の半導体パッケージの製造はｆ！！１１１である
。

何故ならば、リード線の全てが単一平面に与えられるか
らである。この半導体パッケージは低い外形を有し、軽
量で、且つ又マイクロ波回路と両立することができる。

本発明の技術は幾つかの半導体装置されるハイブリッド
パッケージに使用することもできるのである。

【図面の簡単な説明】

第１Ａ図および第１Ｂ図は、本発明の半導体パッケージ
ングの１つの実施例を示す頂面図および側面立面図。 第２図は、ＨＯ３Ｆ［Ｔパッケージに使用された本発明
の技術を示す説明図。 第３図は、本発明に使用されている電磁対称性を示す半
導体パッケージの頂面図。 第４Ａ図は、従来技術のパッケージング概念を示す側面
立面図。 第４Ｂ図は、本発明のパッケージング概念を示５ す側面立面図。 第５図は、本発明のパッケージング概念を示づ分解斜視
図。 第６Ａ図は、第５図に示したパッケージング概念を示す
側面立面図。 第６Ｂ図は、プリント回路基盤およびヒートシンクに対
して固定された第５図に示したパッケージの部分的に切
除した端面図。 第７図は、プリント回路基盤−１の本発明の半導体デバ
イスを示す断面図。 第８Ａ図から第８Ｅ図迄は、本発明の技術を利用してパ
ッケージした半導体デバイスの他の形態を示す概略的な
頂面図。 （Ｄ）・・・ドレインの導線、（Ｇ）・・・ゲートの導
線、（ＳＤｌ、ＳＣ２＞・・・ドレインの導線、（ＳＧ
１．ＳＧ２＞・・・ソースの導線、１０．４０・・・デ
バイス、１３．１５，１７．１９・・・金属特性を与え
られたパッド、１３Ａ、１５Ａ。 １７Ａ、１９Ａ・・・結合ワイヤー　１６・・・応力解
放曲げ部、４１．５１・・・半田、４２・・・ケース、
　６ ４４．４５・・・熱化合物層、４６・・・雲母ワッシャ
４８．５６・・・ピー１−シンク、５０・・・高出力Ｈ
Ｏ３ＦＥＴデバイス、５２・・・基体、５７・・・リー
ド線、５８・・・プリント回路基盤、６０・・・クラン
プ、６２・・・スクリュー、７１・・・ベルビルワッシ
ャー７２・・・ねじスクリュー

Claims (15)

【特許請求の範囲】
1. （１）高出力の酸化金属半導体電界効果トランジスター
   半導体パッケージであって、 （ａ）平らな上面および両側縁を有するセラミック基体
   、 （ｂ）前記セラミック基体の上面に固定された酸化金属
   半導体電界効果トランジスター半導体のダイであって、
   ゲート、ソースおよびドレインの各部分を含み、又は、
   これらのゲート、ソースおよびドレインの各部分に接続
   パッドが、えられた前記酸化金属半導体電界効果トラン
   ジスター半導体のダイ、 （ｃ）前記ゲート部分の前記接続パッドに電気的に接続
   されたゲート信号伝送導線、 （ｄ）前記ドレイン部分の前記接続パッドに電気的に接
   続されたドレイン信号伝送導線、 （ｅ）各側縁に配置され、前記両信号伝送導線の各々か
   ら離隔され且つ平行とされた接地平面導線であって、前
   記ソース部分の前記接続パッドにそれぞれ電気的に接続
   された接地平面導線、を含み、前記接地平面導線が前記
   信号伝送導線と同じ平面内に配置されていることを特徴
   とする高出力の酸化金属半導体電界効果トランジスター
   半導体パッケージ。
2. （２）請求項１に記載された半導体パッケージであって
   、前記セラミック基体が酸化ベリリウムで構成されてい
   ることを特徴とする半導体パッケージ。
3. （３）請求項１に記載された半導体パッケージであって
   、前記基体の一方の側縁から突出した２つの前記両接地
   平面導線、および基体の反対側の側縁から突出した他方
   の２つの前記接地平面導線、があることを特徴とする半
   導体パッケージ。
4. （４）請求項１に記載された半導体パッケージであって
   、前記導線のそれぞれが応力解放曲げ部を含んでいるこ
   とを特徴とする半導体パッケージ。
5. （５）請求項１に記載された半導体パッケージであつて
   、前記導線のそれぞれが銅で作られていることを特徴と
   する半導体パッケージ。
6. （６）請求項１に記載された半導体パッケージであつて
   、前記接地平面導線の各々が前記セラミック基体の上に
   配置された金属的性質を与えられたバッドを含んでいる
   ことを特徴とする半導体パッケージ。
7. （７）請求項６に記載された半導体パッケージであつて
   、前記ダイ上に備えらた前記取り付けパッドに対して固
   定されているワイヤーが、対向するＢ−磁界ベクトルの
   対称パターンとして配置され、前記取り付けパッドに於
   ける前記ワイヤーの第１端部の焦点に於けるインダクタ
   ンスが減少されるようになされたことを特徴とする半導
   体パッケージ。
8. （８）請求項６に記載された半導体パッケージであつて
   、前記ゲート信号伝送導線および前記ドレイン信号伝送
   導線が前記基体の両側縁から外方へ突出していること、
   ４つの前記接地平面導線があること、前記接地平面導線
   の２つが前記ゲート信号伝送導線の両側に等しい間隔を
   隔てられて配置されており、残る２つの接地平面導線が
   前記ドレイン信号伝送導線の両側に等しい間隔を隔てら
   れて配置されていること、を特徴とする半導体パッケー
   ジ。
9. （９）請求項１に記載された半導体パッケージであって
   、前記ゲート信号伝送導線および前記ドレイン信号伝送
   導線が平らな導電性ストリップを含んでなること、前記
   ゲート信号伝送導線および前記ドレイン信号伝送導線が
   同じ平面内で前記基体の両側縁から外方へ突出している
   こと、４つの前記接地平面導線があること、前記接地平
   面導線の２つが前記ゲート信号伝送導線の両側に等しい
   間隔を隔てられて配置されており、残る２つの接地平面
   導線が前記ドレイン信号伝送導線の両側に等しい間隔を
   隔てられて配置されていること、を特徴とする半導体パ
   ッケージ。
10. （１０）請求項９に記載された半導体パッケージであつ
    て、前記導線がそれぞれ銅で作られており、又、前記接
    地平面導線が前記ソース部分の１つの接続パッドにて終
    端されていることを特徴とする半導体パッケージ。
11. （１１）請求項６に記載された半導体パッケージであっ
    て、それぞれ第１および第２の端部を有する第１、第２
    、第３および第４の複数本の結合ワイヤー組を更に含ん
    でいて、前記第１および第２の複数本の結合ワイヤー組
    に於ける前記第１の端部は、それぞれ前記ゲート信号伝
    送導線に隣接した前記接地平面導線に於ける金属的性質
    を与えられたバッドに対して接続され、前記第３および
    第４の複数本の結合ワイヤー組に於ける前記第１の端部
    は、それぞれ前記ドレイン信号伝送導線に隣接した前記
    接地平面導線に於ける金属的性質を与えられたパッドに
    対して接続されており、又、第１、第２、第３および第
    ４の複数本の結合ワイヤー組に於ける第２の端部は、互
    いへ向けて集合されて前記ソース部分に於ける前記接続
    パッドに接続されている、ことを特徴とする半導体パッ
    ケージ。
12. （１２）請求項１に記載された半導体パッケージであつ
    て、全ての前記導線が非鉄且つ非磁性の材料で作られて
    いることを特徴とする半導体パッケージ。
13. （１３）回路パッケージであつて、 （ａ）請求項１に記載された高出力の酸化金属半導体電
    界効果トランジスター半導体パッケージ、（ｂ）プリン
    ト回路基盤、 （ｃ）ヒートシンク、 を含み、前記半導体パッケージは前記セラミック基体が
    前記ヒートシンクと熱接触するようにされて前記ヒート
    シンク上に位置決めされており、前記導線は前記プリン
    ト回路基盤に対して作動的に接続されており、又、前記
    半導体パッケージは前記ヒートシンクに対して固定され
    ている、ことを特徴とする回路パッケージ。
14. （１４）請求項１３に記載された回路パッケージであつ
    て、前記接地平面導線のそれぞれが前記セラミック基体
    上に配置された金属的性質を与えられたバッドを含んで
    いること、前記ゲート信号伝送導線および前記ドレイン
    信号伝送導線が前記基体の両側縁から外方へ突出してい
    ること、４つの前記接地平面導線があること、前記接地
    平面導線の２つは前記ゲート信号伝送導線の両側に等し
    い間隔を隔てられて配置されており、残る２つの接地平
    面導線は前記ドレイン信号伝送導線の両側に等しい間隔
    を隔てられて配置されている、ことを特徴とする回路パ
    ッケージ。
15. （１５）請求項１４に記載された回路パッケージであっ
    て、全ての前記導線が非鉄且つ非磁性の材料で作られて
    いること、前記導線のそれぞれが応力解放曲げ部を含ん
    でいること、又、前記セラミック基体が、前記ヒートシ
    ンクに対して容易に熱接触できるように研磨された底面
    を有していること、を特徴とする回路パッケージ。