JPH03126238A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH03126238A JPH03126238A JP26430289A JP26430289A JPH03126238A JP H03126238 A JPH03126238 A JP H03126238A JP 26430289 A JP26430289 A JP 26430289A JP 26430289 A JP26430289 A JP 26430289A JP H03126238 A JPH03126238 A JP H03126238A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- positioning
- semiconductor chip
- wiring pattern
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 229910000679 solder Inorganic materials 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 229920005989 resin Polymers 0.000 claims description 24
- 239000011347 resin Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 18
- 229920001187 thermosetting polymer Polymers 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 7
- 238000007747 plating Methods 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 229910052718 tin Inorganic materials 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体チップに設けた電極パッド上の金属突起
電極と回路基板上に設けた配線パターン電極とを接続す
る方法に関する。
電極と回路基板上に設けた配線パターン電極とを接続す
る方法に関する。
近年、多数個の機能素子を微細なピッチに配列した半導
体素子を用いるデバイスや機器の開発が盛んである６例
えばメモリーカード、液晶やＥＬデイスプレィパネルな
どに適用され、多数個のＩＣ，ＬＳＩを一定の面積を有
する基板に高密度でしかも薄型に搭載したものなどが多
く利用されている。
体素子を用いるデバイスや機器の開発が盛んである６例
えばメモリーカード、液晶やＥＬデイスプレィパネルな
どに適用され、多数個のＩＣ，ＬＳＩを一定の面積を有
する基板に高密度でしかも薄型に搭載したものなどが多
く利用されている。
ＩＣ，ＬＳＩの実装手段としてフリンブチップ方式が既
によ（知られているが、古くは半導体チップの金属突起
電極とこれに相対する配線パターン電極を持った配線基
板との間に導電性ペーストを塗布した後、加圧、加熱に
よりペーストを熱硬化させて半導体チップと配線基板の
隙間を樹脂封止する方法がある。フリップチップ接続方
法の中でも、最近はさらに高密度実装の必要性から、半
導体チップの金属突起電極とこれに相対する配線パター
ン電極を持った配線基板との間に、熱硬化性樹脂を充填
し、半導体チップ上の金属突起電極と配線基板上の配線
パターンｔ８ｉとを位置合わせし加圧した後、加熱して
樹脂を硬化させ、樹脂の収縮力と接着力によって金属突
起電極と配線パターン電極を接触保持させるという新し
い方法も知られている。また、この熱硬化性樹脂の代り
に、異方導電性接着剤を用いることもできる。
によ（知られているが、古くは半導体チップの金属突起
電極とこれに相対する配線パターン電極を持った配線基
板との間に導電性ペーストを塗布した後、加圧、加熱に
よりペーストを熱硬化させて半導体チップと配線基板の
隙間を樹脂封止する方法がある。フリップチップ接続方
法の中でも、最近はさらに高密度実装の必要性から、半
導体チップの金属突起電極とこれに相対する配線パター
ン電極を持った配線基板との間に、熱硬化性樹脂を充填
し、半導体チップ上の金属突起電極と配線基板上の配線
パターンｔ８ｉとを位置合わせし加圧した後、加熱して
樹脂を硬化させ、樹脂の収縮力と接着力によって金属突
起電極と配線パターン電極を接触保持させるという新し
い方法も知られている。また、この熱硬化性樹脂の代り
に、異方導電性接着剤を用いることもできる。
この様子を第８図、第９図に示す、第８図は半導体チッ
プ１を電極形成面から見た模式平面図であり、中央部の
回路部分の図示は省略したが、周辺部近傍には多くの電
極パッド２とその上の金属突起を極３を設けである。第
９図は半導体チップ１と回路基Ｆｉ４をフリップチップ
接続した状態の半導体素子を示す模式断面図である。第
９図の回路基Ｖｉ４は配線基板５と配線パターン電極６
からなり、チップ１の金属突起を極３と配線パターン電
極６とを位置合わせした後、これらの間に樹脂７を充填
して硬化させる。
プ１を電極形成面から見た模式平面図であり、中央部の
回路部分の図示は省略したが、周辺部近傍には多くの電
極パッド２とその上の金属突起を極３を設けである。第
９図は半導体チップ１と回路基Ｆｉ４をフリップチップ
接続した状態の半導体素子を示す模式断面図である。第
９図の回路基Ｖｉ４は配線基板５と配線パターン電極６
からなり、チップ１の金属突起を極３と配線パターン電
極６とを位置合わせした後、これらの間に樹脂７を充填
して硬化させる。
しかしながら、このような新しいフリシブチップ接続方
法にも次のような問題がある。
法にも次のような問題がある。
〔発明が解決しようとする課題）
例えば半導体素子１個当たり約５０ｐｉｎ以上の高密度
実装では十−程度の微細ピッチとなり、半導体チップ上
の金属電極と配線基板上の配線パターンとを位置合わせ
することが非常に難しくなり、これを精度よ（迅速に行
なうためには画像処理などを必要とし、そのために位置
合わせモニターや画像処理装置を備えなければならない
ので、多大の費用がかかり、半導体素子の価格も高価な
ものになってしまう。
実装では十−程度の微細ピッチとなり、半導体チップ上
の金属電極と配線基板上の配線パターンとを位置合わせ
することが非常に難しくなり、これを精度よ（迅速に行
なうためには画像処理などを必要とし、そのために位置
合わせモニターや画像処理装置を備えなければならない
ので、多大の費用がかかり、半導体素子の価格も高価な
ものになってしまう。
したがって本発明の目的は画像処理装置などを用いるこ
となく、微細ピンチを有する半導体チップと回路基板の
位置合わせが簡単で、接続不良などを生じないフリブチ
ツブ接続方法を従供することにある。
となく、微細ピンチを有する半導体チップと回路基板の
位置合わせが簡単で、接続不良などを生じないフリブチ
ツブ接続方法を従供することにある。
（課題を解決するための手段）
上記課題を解決するために本発明の方法は、半導体チッ
プに通常の電極パッドと金属突起電極のほかに、これら
の空き位置にあらかじめ位置決め用の電極バンドと半田
バンプを形成しておき、回路基板の方にも通常の配線パ
ターン電極のほかに位置決め用配線パターン電極を半導
体チップ側と対応する位置に形成しておき、この半導体
チップと回路基板とをフリップチップボンディングする
際、目視で位置合わせを行った後、半田バンプをリフロ
ーして半導体チップの金属突起電極と回路基板の配線パ
ターン電極をセルファラインにより接触させ、さらに熱
硬化性樹脂を半導体チップと回路基板との間に埋め込み
硬化させて固定するという手順により半導体素子を製造
するものである。
プに通常の電極パッドと金属突起電極のほかに、これら
の空き位置にあらかじめ位置決め用の電極バンドと半田
バンプを形成しておき、回路基板の方にも通常の配線パ
ターン電極のほかに位置決め用配線パターン電極を半導
体チップ側と対応する位置に形成しておき、この半導体
チップと回路基板とをフリップチップボンディングする
際、目視で位置合わせを行った後、半田バンプをリフロ
ーして半導体チップの金属突起電極と回路基板の配線パ
ターン電極をセルファラインにより接触させ、さらに熱
硬化性樹脂を半導体チップと回路基板との間に埋め込み
硬化させて固定するという手順により半導体素子を製造
するものである。
（作用〕
本発明は上記のように通常半導体チップに形成する金属
突起電極と回路基板に形成する配線パターン電極だけで
フリップチップボンディングを行なうのではなく、電気
的な導通を必要＾い位置決め用電極パッドとこれに対応
する位置決め用配線電極パターンを形成しておき、目視
で位置合わせした後、この位置決め用の電極部分に介在
する半田バンプをリフローさせることにより、電気的導
通を必要とする部分まで同時にセルファライン効果で自
動的に正確に位置合わせを行なうことができる。即ち本
発明の方法は電気的導通を必要とする部分と電気的導通
を必要とせず単に接合のための位置合わせを行なう部分
とをうま（使い分けて、半導体チップと回路基板の精度
の高い位置合わせを可能としている。
突起電極と回路基板に形成する配線パターン電極だけで
フリップチップボンディングを行なうのではなく、電気
的な導通を必要＾い位置決め用電極パッドとこれに対応
する位置決め用配線電極パターンを形成しておき、目視
で位置合わせした後、この位置決め用の電極部分に介在
する半田バンプをリフローさせることにより、電気的導
通を必要とする部分まで同時にセルファライン効果で自
動的に正確に位置合わせを行なうことができる。即ち本
発明の方法は電気的導通を必要とする部分と電気的導通
を必要とせず単に接合のための位置合わせを行なう部分
とをうま（使い分けて、半導体チップと回路基板の精度
の高い位置合わせを可能としている。
以下、本発明の実施例に基づき説明する。
第１図は本発明に用いられる半導体チップの電極形成面
から見た模式平面図であり、回路部分の図示は省略し、
第８図と共通部分を同一符号で表しである。第１図が第
８図と異なる所は、電極パッド２と金属突起電極３のほ
かに半導体チップ１の四隅にそれぞれ位置決め用電極パ
ッド２ａとその上に半田バンプ８を設けたことにある。
から見た模式平面図であり、回路部分の図示は省略し、
第８図と共通部分を同一符号で表しである。第１図が第
８図と異なる所は、電極パッド２と金属突起電極３のほ
かに半導体チップ１の四隅にそれぞれ位置決め用電極パ
ッド２ａとその上に半田バンプ８を設けたことにある。
これを回路基板４に接続して得られる半導体素子の模式
断面図を示したのが第２図であり、第９図と対応・比較
することができ、第９図と共通部分を同一符号で表わす
、そして第２図に示したように配線基仮５と配線パター
ン電極６からなる回路基板４には、そのほかに本発明に
用いる位置決め用配線パターン電極６ａを設けてあり、
この位置決め用配線パターン電極６ａが第１図の半導体
子ツブ１の四隅に設けた位置決め電極パッド２ａとそれ
ぞれ位置的に対応しており、これらが半田バンプ８によ
り接続されるとともに、半導体チップｌの金属突起電極
３と回路基ｖｉ、４の配線パターン電極６とが位置精度
よく接触しているのである。そして樹脂７を第９図の場
合と同様に半導体チップｌと回路基板歪の間隙に充填し
である。
断面図を示したのが第２図であり、第９図と対応・比較
することができ、第９図と共通部分を同一符号で表わす
、そして第２図に示したように配線基仮５と配線パター
ン電極６からなる回路基板４には、そのほかに本発明に
用いる位置決め用配線パターン電極６ａを設けてあり、
この位置決め用配線パターン電極６ａが第１図の半導体
子ツブ１の四隅に設けた位置決め電極パッド２ａとそれ
ぞれ位置的に対応しており、これらが半田バンプ８によ
り接続されるとともに、半導体チップｌの金属突起電極
３と回路基ｖｉ、４の配線パターン電極６とが位置精度
よく接触しているのである。そして樹脂７を第９図の場
合と同様に半導体チップｌと回路基板歪の間隙に充填し
である。
さ
次に第２図の半導体素子台製造する方法について述べる
。第３図（ａ）〜（Ｃ）はその主な製造工程を示した模
式断面図であり、第２図と共通部分に同一符号を用いで
ある。
。第３図（ａ）〜（Ｃ）はその主な製造工程を示した模
式断面図であり、第２図と共通部分に同一符号を用いで
ある。
半導体チップ１に設けたＮの電極パッド２の上にＴｌ−
Ｐｄ−Ａｕの多層金属膜を被着させた後、電解メツキ法
により、Ａｕ、 Ｃｕなどを直径１０〜５０ｎ、厚さ５
〜２０ｎに金属突起を極３を形成する。また半導体チッ
プ１ａの四隅に設けた位置決め用電極パッド２ａには金
属突起電極３より高くなるように半田ボールバンプ８を
、または電解メツキ法による半田メツキを６５〜１００
．ｎ角、深さ２０〜１００．の図示し７てないコンタク
トホールに形成しリフローする。
Ｐｄ−Ａｕの多層金属膜を被着させた後、電解メツキ法
により、Ａｕ、 Ｃｕなどを直径１０〜５０ｎ、厚さ５
〜２０ｎに金属突起を極３を形成する。また半導体チッ
プ１ａの四隅に設けた位置決め用電極パッド２ａには金
属突起電極３より高くなるように半田ボールバンプ８を
、または電解メツキ法による半田メツキを６５〜１００
．ｎ角、深さ２０〜１００．の図示し７てないコンタク
トホールに形成しリフローする。
一方回路基板４の方はガラス、セラミックス、樹脂もし
くは金属酸化物を表面に被覆した金属などの配線基板５
に、半導体チップ１の金属突起電極３の位置と対応する
ように配線パターンｔｐｉ６を形成し、半導体チップ１
の位置決め用電極パッド２ａと対応する位置には、それ
ぞれ位置決め用配線パターン電極６ａを形成しておく、
配線パターン電極６はＣｕ、 Ｍ、 Ａｕ、 Ｉ Ｔ
Ｏなどを母体として、例えばＣｕなど酸化しやすいも
のにはＡｕメツキ、 Ｓｎメツキ、半田メツキなどを施
す。位置決め用配線パターン電８ｉ６ａについても同様
である。第３図（ａｌはこのようにして得られた半導体
チップ１と回路基Ｆｉ４とを接続面で向かい合わせた状
態を示したものである６次いで半導体チップ１上の金属
突起電極３と回路基板４上の配線パターン電極６とを目
視により位置合わせした後加熱し、位置決め用電極パッ
ド２ａと位置決め用配線パターン電極６ａとの間にある
半田バンプ８をリフローさせると、回路部に僅かなずれ
があってもセルファライン効果により自然に精密な位置
合わせが行なわれるようになる。半田バンプ８の材料は
接合強度や密着性よりもセルファライン効果の方が主目
的であるから低融点合金でよく、後述の熱硬化性樹脂７
の硬化温度であるほぼ２００°Ｃ以下に合わせて、Ｉｎ
−Ｓｎ −ｐｂもしくはｆ−Ｓｎ合金などを用いるこ
とができる。
くは金属酸化物を表面に被覆した金属などの配線基板５
に、半導体チップ１の金属突起電極３の位置と対応する
ように配線パターンｔｐｉ６を形成し、半導体チップ１
の位置決め用電極パッド２ａと対応する位置には、それ
ぞれ位置決め用配線パターン電極６ａを形成しておく、
配線パターン電極６はＣｕ、 Ｍ、 Ａｕ、 Ｉ Ｔ
Ｏなどを母体として、例えばＣｕなど酸化しやすいも
のにはＡｕメツキ、 Ｓｎメツキ、半田メツキなどを施
す。位置決め用配線パターン電８ｉ６ａについても同様
である。第３図（ａｌはこのようにして得られた半導体
チップ１と回路基Ｆｉ４とを接続面で向かい合わせた状
態を示したものである６次いで半導体チップ１上の金属
突起電極３と回路基板４上の配線パターン電極６とを目
視により位置合わせした後加熱し、位置決め用電極パッ
ド２ａと位置決め用配線パターン電極６ａとの間にある
半田バンプ８をリフローさせると、回路部に僅かなずれ
があってもセルファライン効果により自然に精密な位置
合わせが行なわれるようになる。半田バンプ８の材料は
接合強度や密着性よりもセルファライン効果の方が主目
的であるから低融点合金でよく、後述の熱硬化性樹脂７
の硬化温度であるほぼ２００°Ｃ以下に合わせて、Ｉｎ
−Ｓｎ −ｐｂもしくはｆ−Ｓｎ合金などを用いるこ
とができる。
そして冷却後、半導体チップｌと回路基板４との間隙に
流動性の高い液状の絶縁性熱硬化性樹脂７を流し込んだ
状態が第３図軸）である、その後第３図（Ｃ）のように
矢印方向から加圧することにより金属突起電極３と配線
パターン電極６とを接触させ加熱して半田バンプ８をさ
らに潰す、樹脂７は加圧により押し拡げられ、金属突起
電極３と配線パターンを極６とは電気的な接続が得られ
る。この状態で室温まで冷却して加圧を除去する。樹脂
７は熱硬化性であるから、半導体チップｌと回路基板４
とは金属突起電極３と配線パターン電極６との電気的導
通を保持したまま固定される。このとき半田バンプ８は
りフローによるセルファライン効果を利用した位置合わ
せのために用いられるものであり、電気的な導通には関
与しないが、樹脂７との熱膨張係数の差によってクラン
クなどが発生しないように、樹脂７に例えばエポキシ樹
脂などほぼ同程度の熱膨張係数を持つものを選択するの
がよい、しかし、たとえ半田バンプ８自体に剥離やクラ
ンクを生じたとしても、金属突起電極３と配線パターン
電極６との電気的導通は既に確保されているから、得ら
れる半゛導体素子の特性に悪い影響を与えることはない
［第３図（Ｃ）］。
流動性の高い液状の絶縁性熱硬化性樹脂７を流し込んだ
状態が第３図軸）である、その後第３図（Ｃ）のように
矢印方向から加圧することにより金属突起電極３と配線
パターン電極６とを接触させ加熱して半田バンプ８をさ
らに潰す、樹脂７は加圧により押し拡げられ、金属突起
電極３と配線パターンを極６とは電気的な接続が得られ
る。この状態で室温まで冷却して加圧を除去する。樹脂
７は熱硬化性であるから、半導体チップｌと回路基板４
とは金属突起電極３と配線パターン電極６との電気的導
通を保持したまま固定される。このとき半田バンプ８は
りフローによるセルファライン効果を利用した位置合わ
せのために用いられるものであり、電気的な導通には関
与しないが、樹脂７との熱膨張係数の差によってクラン
クなどが発生しないように、樹脂７に例えばエポキシ樹
脂などほぼ同程度の熱膨張係数を持つものを選択するの
がよい、しかし、たとえ半田バンプ８自体に剥離やクラ
ンクを生じたとしても、金属突起電極３と配線パターン
電極６との電気的導通は既に確保されているから、得ら
れる半゛導体素子の特性に悪い影響を与えることはない
［第３図（Ｃ）］。
なお樹脂７は絶縁性樹脂を用いた場合について述べたが
、樹脂７に直径１〜２０ｎ程度のＡ、などの導電性粒子
を混ぜた異方導電性樹脂を用いて、半導体チップ１の周
縁から流し込み加熱加圧して金属突起電極３と配線パタ
ーン電極６との電気的接続を得ることもできる。
、樹脂７に直径１〜２０ｎ程度のＡ、などの導電性粒子
を混ぜた異方導電性樹脂を用いて、半導体チップ１の周
縁から流し込み加熱加圧して金属突起電極３と配線パタ
ーン電極６との電気的接続を得ることもできる。
第４図は半導体チップｌの電極形成面から見た模式平面
図であるが、第１図と異なる点は位置決め用電極バッド
２ａとその上の半田バンプ８を半導体チップ１の四隅に
設けるのではなく、中心部にただ１個所のみとしたこと
であり、その他は第１図の場合と全く同じである。これ
は回路部の形成位置の関係で位置決め精度をやや緩やか
にすることが可能な場合に適用され、簡便で費用を節減
することができるという点で有効である。
図であるが、第１図と異なる点は位置決め用電極バッド
２ａとその上の半田バンプ８を半導体チップ１の四隅に
設けるのではなく、中心部にただ１個所のみとしたこと
であり、その他は第１図の場合と全く同じである。これ
は回路部の形成位置の関係で位置決め精度をやや緩やか
にすることが可能な場合に適用され、簡便で費用を節減
することができるという点で有効である。
第５図はこの半導体チフブ１と回路Ｍｖｉ４とをボンデ
ィングした半導体素子の模式断面図を示したものであり
、当然のことながら回路基板（の位置決め用配線パター
ン電極６ａも半導体チップ１の位置決め用電極バッド２
ａと対応する位置に１個所のみ設けである。
ィングした半導体素子の模式断面図を示したものであり
、当然のことながら回路基板（の位置決め用配線パター
ン電極６ａも半導体チップ１の位置決め用電極バッド２
ａと対応する位置に１個所のみ設けである。
第６図は半導体チッブ１と回路基板４の接続に関しては
第２図と同様でるが、樹脂７を半導体チップ１と回路基
板４の間隙だけでなく、半導体チップｌの外周まで全体
を覆うことより、耐湿性などについての信頼性を高める
ようにした半導体素子の模式断面図を示したものであり
、製造方法は基本的に第２図のものと同じである。
第２図と同様でるが、樹脂７を半導体チップ１と回路基
板４の間隙だけでなく、半導体チップｌの外周まで全体
を覆うことより、耐湿性などについての信頼性を高める
ようにした半導体素子の模式断面図を示したものであり
、製造方法は基本的に第２図のものと同じである。
第７図は位置合わせ用電極については、これを中心部に
１個用いた第５図と同じ構成を持つが、樹脂７を半導体
チソブエの全周に亘って被覆した半導体素子の模式断面
図を示したものである。
１個用いた第５図と同じ構成を持つが、樹脂７を半導体
チソブエの全周に亘って被覆した半導体素子の模式断面
図を示したものである。
以上述べてきたように、本発明の方法は半導体チップ１
および回路基板４上にそれぞれ対応する位置に形成する
電極バッド２および配線パターン電極６のほかに、これ
らの空き位置に半導体素子の電気的導通には直接関与し
ない位置決め用電極パッド２ａおよび位置決め用配線パ
ターン電極６ａを互いに対応するように、あらかじめ回
路部の設定位置に応じて少なくとも１組設けておき、こ
れらを用いて目視で位置合わせし、半導体チップ１と回
路基板４を半田バンプ８によりボンディングするのであ
って、半田バンプ８のりフロー時におけるセルファライ
ン効果によって、同時に回路部の高精度な位置合わせを
、高価な装置などを必要とすることなく可能としたもの
である。
および回路基板４上にそれぞれ対応する位置に形成する
電極バッド２および配線パターン電極６のほかに、これ
らの空き位置に半導体素子の電気的導通には直接関与し
ない位置決め用電極パッド２ａおよび位置決め用配線パ
ターン電極６ａを互いに対応するように、あらかじめ回
路部の設定位置に応じて少なくとも１組設けておき、こ
れらを用いて目視で位置合わせし、半導体チップ１と回
路基板４を半田バンプ８によりボンディングするのであ
って、半田バンプ８のりフロー時におけるセルファライ
ン効果によって、同時に回路部の高精度な位置合わせを
、高価な装置などを必要とすることなく可能としたもの
である。
多数個の機能素子を高密度に組み込んだピッチ幅の狭い
半導体チップを回路基板にフリップチップボンディング
する際、半導体チップと回路基板との位置合わせが難し
く高価な装置を要していたが、本発明の方法によれば実
施例で説明したように、半導体チップと回路基板のそれ
ぞれに通常の電気的導通を必要とする電極のほかに、そ
の空き位置に電気的導通を必要とせず互いに対応する位
置に設けた単に位置合わせのための電極と、これらの間
に介在させる半田バンプを利用して、その半田バンプの
リフロー時にセルファライン効果により同時に電気的導
通を必要とする電極も位置合わせが行なわれるようにし
たため、半導体チップと回路基板とを目視で位置合わせ
してもその精度が極めて高（、しかも簡単な方法である
から高価な装置などの補助手段を必要とせず、経済的に
寄与する所も大きい。
半導体チップを回路基板にフリップチップボンディング
する際、半導体チップと回路基板との位置合わせが難し
く高価な装置を要していたが、本発明の方法によれば実
施例で説明したように、半導体チップと回路基板のそれ
ぞれに通常の電気的導通を必要とする電極のほかに、そ
の空き位置に電気的導通を必要とせず互いに対応する位
置に設けた単に位置合わせのための電極と、これらの間
に介在させる半田バンプを利用して、その半田バンプの
リフロー時にセルファライン効果により同時に電気的導
通を必要とする電極も位置合わせが行なわれるようにし
たため、半導体チップと回路基板とを目視で位置合わせ
してもその精度が極めて高（、しかも簡単な方法である
から高価な装置などの補助手段を必要とせず、経済的に
寄与する所も大きい。
第１図は本発明に用いられる半導体チップの模式平面図
、第２図は本発明の方法によりボンディングした半導体
の模式断面図、第３図は（ａ）〜（Ｃ）は本発明の方法
を示す主なボンディング工程図、第４図は第１図とは異
なる例を示した半導体チップの模式平面図、第５図は第
４図の半導体チップをボンディングした半導体素子の模
式断面図、第６図は第２図とは異なる例を示した半導体
素子の模式断面図、第７図は第５図とは異なる例を示し
た半導体素子の模式断面図、第８図は従来の半導体チッ
プの模式平面図、第９図は従来の半導体素子の模式断面
図である。 に半導体チップ、２：電極バッド、２ａ：位置決め用電
極バッド、３：金属突起電極、４＝回路基板、５：配線
基板、６：配線パターン電極、６ａ：位置決め用配線パ
ターン電極、７：樹脂、８：半第４図 第５図 第７図
、第２図は本発明の方法によりボンディングした半導体
の模式断面図、第３図は（ａ）〜（Ｃ）は本発明の方法
を示す主なボンディング工程図、第４図は第１図とは異
なる例を示した半導体チップの模式平面図、第５図は第
４図の半導体チップをボンディングした半導体素子の模
式断面図、第６図は第２図とは異なる例を示した半導体
素子の模式断面図、第７図は第５図とは異なる例を示し
た半導体素子の模式断面図、第８図は従来の半導体チッ
プの模式平面図、第９図は従来の半導体素子の模式断面
図である。 に半導体チップ、２：電極バッド、２ａ：位置決め用電
極バッド、３：金属突起電極、４＝回路基板、５：配線
基板、６：配線パターン電極、６ａ：位置決め用配線パ
ターン電極、７：樹脂、８：半第４図 第５図 第７図
Claims (1)
- １）半導体チップと回路基板をフリップチップボンディ
ングする半導体素子の製造方法であって、通電用の電極
パッドとその上に設けた金属突起電極、これらの空き位
置に少なくとも一つの位置決め用電極パッドとその上に
設けた半田バンプを備えた半導体チップを用いて、前記
電極パッドと対応する位置に配置した配線パターン電極
の空き位置に形成した少なくとも一つの位置決め用配線
パターン電極を備えた回路基板に目視で位置合わせした
後、加圧加熱し前記半田バンプをリフローしセルフアラ
インにより前記金属突起電極と前記配線パターン電極と
を接触させ、次いで少なくとも前記半導体チップと前記
回路基板との間隙に熱硬化性樹脂を埋め込み再度加圧加
熱して前記樹脂を硬化することを特徴とする半導体素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26430289A JPH03126238A (ja) | 1989-10-11 | 1989-10-11 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26430289A JPH03126238A (ja) | 1989-10-11 | 1989-10-11 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03126238A true JPH03126238A (ja) | 1991-05-29 |
Family
ID=17401289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26430289A Pending JPH03126238A (ja) | 1989-10-11 | 1989-10-11 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03126238A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381307A (en) * | 1992-06-19 | 1995-01-10 | Motorola, Inc. | Self-aligning electrical contact array |
-
1989
- 1989-10-11 JP JP26430289A patent/JPH03126238A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381307A (en) * | 1992-06-19 | 1995-01-10 | Motorola, Inc. | Self-aligning electrical contact array |
| EP0651937A4 (en) * | 1992-06-19 | 1995-08-30 | Motorola Inc | AUTOMATIC ALIGNMENT ELECTRICAL CONTACT ARRANGEMENT. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739053A (en) | Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step | |
| US6046910A (en) | Microelectronic assembly having slidable contacts and method for manufacturing the assembly | |
| KR100268608B1 (ko) | 반도체장치의제조방법및반도체장치 | |
| US6780675B2 (en) | Flip-chip technique for chip assembly | |
| US6253986B1 (en) | Solder disc connection | |
| JP2769491B2 (ja) | 電気的装置 | |
| US5068714A (en) | Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made | |
| US5633535A (en) | Spacing control in electronic device assemblies | |
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| JPS60262430A (ja) | 半導体装置の製造方法 | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| KR19990036235A (ko) | 반도체 소자의 실장 방법 | |
| JP2001094003A (ja) | 半導体装置及びその製造方法 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JPH10135613A (ja) | 配線基板 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JP2932840B2 (ja) | 半導体素子のボンディング方法 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JPH03126238A (ja) | 半導体素子の製造方法 | |
| JP3763962B2 (ja) | チップ部品のプリント配線基板への搭載方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP2002118197A (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| WO2000057469A1 (fr) | Structure et procédé de montage de semi-conducteur |