JPH0312141A - Ultrasonic diagnostic device - Google Patents

Ultrasonic diagnostic device

Info

Publication number
JPH0312141A
JPH0312141A JP1146159A JP14615989A JPH0312141A JP H0312141 A JPH0312141 A JP H0312141A JP 1146159 A JP1146159 A JP 1146159A JP 14615989 A JP14615989 A JP 14615989A JP H0312141 A JPH0312141 A JP H0312141A
Authority
JP
Japan
Prior art keywords
circuit
circuits
clock signal
counter
delay time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1146159A
Other languages
Japanese (ja)
Inventor
Yoshisada Sakamoto
義貞 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1146159A priority Critical patent/JPH0312141A/en
Publication of JPH0312141A publication Critical patent/JPH0312141A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To precisely control transmission delay time without requiring a counter circuit, for which expansive super high-speed operating element are sued, by providing a delay circuit to output plural clock signals, for which a reference clock signal is delayed to plural steps, and a selecting circuit. CONSTITUTION:In a delay circuit 2, an n-pieces of output terminals are wholly connected to an n-pieces of selecting circuits 3a-3n and the output terminals of the respective selecting circuits 3a-3n are respectively connected to an n-pieces of counter circuits 4a-4n. Then, the terminals of these counter circuits are respectively connected to transmission circuits 5a-5n. Clock signals Ca-Cn, which are delayed to n-steps based on arbitrary delay time Ta-Tn, are generated by the delay circuit 2. These clock signals Ca-Cn are inputted to the respective selecting circuits 3a-3n, respectively alternatively selected and afterwards, counted by the respective counter circuits 4a-4n. Accordingly, the transmission delay time through the transmission circuits 5a-5n can be precisely controlled only for the number of the delayed steps in the delay circuit 2 without depending on a reference clock signal period T.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は超音波診断装置に関し、詳しくは、超音波ビー
ムの送信時の焦点位置を電子回路により設定する超音波
診断装置であって、特に送信遅延時間の制御にカウンタ
回路を用いた超音波診断装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an ultrasonic diagnostic device, and more specifically, an ultrasonic diagnostic device that sets a focal position during transmission of an ultrasonic beam using an electronic circuit, and particularly The present invention relates to an ultrasonic diagnostic device that uses a counter circuit to control transmission delay time.

(従来の技術) 超音波ビームを生体に向けて送信し、生体内部からの反
射波を画像表示する超音波診断装置は、その安全性の高
さ及び使い勝手の良さ等から、臨床診断に広く用いられ
ている。このような超音波診断装置においては、より正
確な診断内容を得るために、診断部位のどの部分におい
ても焦点の合った鮮明な画像が得られることが要請され
ている。
(Prior art) Ultrasonic diagnostic equipment, which transmits ultrasound beams toward a living body and displays reflected waves from inside the living body, is widely used in clinical diagnosis because of its high safety and ease of use. It is being In order to obtain more accurate diagnosis contents, such an ultrasonic diagnostic apparatus is required to be able to obtain a clear and focused image at any part of the diagnostic region.

ここで、従来の超音波診断装置は、第4図に示すように
クロック信号発生回路11と、クロック信号をカウント
してそのカウント値が一定値に達した際に送信タイミン
グパルスを送出するカウンタ回路14と、前記送信タイ
ミングパルスを受けて図示されていない超音波振動子を
駆動する送信回路15と、クロック信号発生回路11及
びカウンタ回路14にトリガ信号を送出するトリガ信号
発生回路16とを備えている。なお、図示されていない
が、カウンタ回路14及び送信回路15は、超音波振動
子の数に対応してそれぞれ複数設けられている。
Here, as shown in FIG. 4, the conventional ultrasonic diagnostic apparatus includes a clock signal generation circuit 11 and a counter circuit that counts clock signals and sends out a transmission timing pulse when the count value reaches a certain value. 14, a transmission circuit 15 that receives the transmission timing pulse and drives an ultrasonic transducer (not shown), and a trigger signal generation circuit 16 that sends a trigger signal to the clock signal generation circuit 11 and the counter circuit 14. There is. Although not shown, a plurality of counter circuits 14 and a plurality of transmission circuits 15 are provided corresponding to the number of ultrasonic transducers.

上記構成の超音波診断装置においては、カウンタ回路1
4に超高速動作素子を用い、クロック信号発生回路11
のクロック信号周期を短くすることで焦点位置の設定に
必要な送信遅延時間の細かい制御を行なっている。
In the ultrasonic diagnostic apparatus having the above configuration, the counter circuit 1
The clock signal generation circuit 11 uses an ultra-high-speed operating element in 4.
By shortening the clock signal period, the transmission delay time required for setting the focal position is finely controlled.

(発明が解決しようとする課題) 上記従来の超音波診断装置において、例えば10(ns
)の時間分解能で送信遅延時間を制御する場合、クロッ
ク信号周期は10(ns)以下の高速なものとなるため
、カウンタ回路14をECL(エミッタ・コレクタ・ロ
ジック)素子等からなる超高速動作素子を用いて構成す
る必要がある。
(Problems to be Solved by the Invention) In the conventional ultrasonic diagnostic apparatus described above, for example, 10 (ns)
) When controlling the transmission delay time with a time resolution of It is necessary to configure using

しかしながら、これによると回路設計が困難になり、ま
た、回路の消費電力が増加したり部品コストが上昇する
等の問題があった。
However, this makes circuit design difficult, and there are also problems such as increased power consumption of the circuit and increased parts cost.

本発明は上記問題点を解決するためになされたもので、
その目的とするところは、高価な超高速動作素子を用い
たカウンタ回路を必要とすることなく、送信遅延時間を
きめ細かく制御できるようにした超音波診断装置を提供
することにある。
The present invention has been made to solve the above problems,
The objective is to provide an ultrasonic diagnostic apparatus that can finely control transmission delay time without requiring a counter circuit using expensive ultra-high-speed operating elements.

(課題を解決するための手段) 上記目的を達成するため、本発明は、第1図に示すよう
に、クロック信号発生回路1からの基準クロック信号S
をカウンタ回路4に直接入力せず、前記基準クロック信
号Sを複数段に遅延させてなる複数のクロック信号Ca
 、 Cb 、・・・・・、Cnを出力する遅延回路2
と、前記複数のクロック信号Ca。
(Means for Solving the Problems) In order to achieve the above object, the present invention provides a reference clock signal S from a clock signal generation circuit 1, as shown in FIG.
A plurality of clock signals Ca are obtained by delaying the reference clock signal S in a plurality of stages without inputting it directly to the counter circuit 4.
, Cb, ..., Delay circuit 2 that outputs Cn
and the plurality of clock signals Ca.

Cb、・・・・・・、Cnのうち一つを選択してカウン
ト回路4に出力する選択回路3とを付加したものである
A selection circuit 3 which selects one of Cb, . . . , Cn and outputs it to a count circuit 4 is added.

なお、第1図において、5は送信回路、6はクロック信
号発生回路1及びカウンタ回路4にスタート/ストップ
/リセット等させるためのトリガ信号を出力するトリガ
信号発生回路をそれぞれ示している。
In FIG. 1, reference numeral 5 indicates a transmitting circuit, and reference numeral 6 indicates a trigger signal generation circuit that outputs a trigger signal for starting/stopping/resetting the clock signal generation circuit 1 and the counter circuit 4, respectively.

要するに本発明にかかる超音波診断装置は、超音波ビー
ムの送信遅延時間をカウンタ回路によるクロック信号の
カウント値に基づいて制御する超音波診断装置において
、基準クロック信号を複数段に遅延させてなる複数のク
ロック信号を出力する遅延回路と、この遅延回路から出
力される前記複数のクロック信号のうち何れかを選択し
て前記カウント回路に出力する選択回路とを備え、前記
送信遅延時間を前記基準クロック信号の周期よりも短い
時間分解能にて制御するものである。
In short, the ultrasonic diagnostic apparatus according to the present invention is an ultrasonic diagnostic apparatus that controls the transmission delay time of an ultrasonic beam based on a count value of a clock signal by a counter circuit. a delay circuit that outputs a clock signal; and a selection circuit that selects one of the plurality of clock signals output from the delay circuit and outputs it to the counting circuit, the transmission delay time being equal to the reference clock. Control is performed with a time resolution shorter than the signal period.

(作用) 本発明によれば、まず、クロック信号発生回路1から第
2図に示すような周期Tの基準クロック信号Sが遅延回
路2に向けて出力される。遅延回路2では、n個の出力
端子から遅延時間がTa、Tb、・・・・・・、 T 
nである遅延された複数のクロック信号Ca、Cb、・
・・・・・、Cnが出力され、これらのクロック信号C
a、Cb、・・・・・・、Cnは選択回路3に入力され
る。
(Function) According to the present invention, first, a reference clock signal S having a period T as shown in FIG. 2 is output from the clock signal generation circuit 1 to the delay circuit 2. In the delay circuit 2, the delay times from n output terminals are Ta, Tb, ......, T
A plurality of delayed clock signals Ca, Cb, .
..., Cn are output, and these clock signals C
a, Cb, . . . , Cn are input to the selection circuit 3.

選択回路3では上記クロック信号Ca、Cb、・・・・
・Cnの中から一つを選択してカウンタ回路4に出力す
る。例えば、選択回路3においてクロック信号cbが選
択され、カウンタ回路4のカウント値をMと設定した場
合の送信遅延時間は、TXM+Tb+K  (Kは回路
に固有の遅延時間)となる、ここで遅延時間Tbは基準
クロック信号周期Tとは無関係に選択可能であるから、
本発明によれば、超音波ビームの送信遅延時間をクロッ
ク信号周期Tよりも短い時間、分解能で制御することが
できる。
The selection circuit 3 uses the clock signals Ca, Cb, . . .
- Select one from Cn and output it to the counter circuit 4. For example, when the clock signal cb is selected in the selection circuit 3 and the count value of the counter circuit 4 is set to M, the transmission delay time is TXM+Tb+K (K is the delay time specific to the circuit), where the delay time Tb can be selected independently of the reference clock signal period T, so
According to the present invention, the transmission delay time of an ultrasound beam can be controlled for a time shorter than the clock signal period T with resolution.

(実施例) 以下1図に沿って本発明の一実施例を説明する。(Example) An embodiment of the present invention will be described below with reference to FIG.

第3図は本発明の一実施例の構成を示しており、第1図
と同様に1はクロック信号発生回路、2は基準クロック
信号Sを複数段(n段)に遅延させてn個のクロック信
号Ca=Cnに変換する遅延回路、6はクロック信号発
生回路1及び後述するカウンタ回路4a〜4nにスター
ト/ストップ/リセット等させるためのトリガ信号を出
力するトリガ信号発生回路である。
FIG. 3 shows the configuration of an embodiment of the present invention, where 1 is a clock signal generation circuit and 2 is a clock signal generation circuit that delays the reference clock signal S in multiple stages (n stages) to generate n clock signals as in FIG. 1. A delay circuit 6 converts the clock signal Ca=Cn, and a trigger signal generating circuit 6 outputs a trigger signal for starting/stopping/resetting the clock signal generating circuit 1 and counter circuits 4a to 4n, which will be described later.

遅延回路2のn個の出力端子はn個の選択回路38〜3
nにすべて接続され、各選択回路38〜3nの出力端子
はn個のカウンタ回路4a〜4nにそれぞれ接続されて
いると共に、各カウンタ回路4a〜4nの出力端子は送
信回路58〜5nにそれぞれ接続されている。そして、
図示されていないが、送信回路58〜5nにはn個の超
音波振動子がそれぞれ接続されるものである。
The n output terminals of the delay circuit 2 are connected to the n selection circuits 38 to 3.
The output terminals of each selection circuit 38 to 3n are connected to n counter circuits 4a to 4n, respectively, and the output terminals of each counter circuit 4a to 4n are connected to transmission circuits 58 to 5n, respectively. has been done. and,
Although not shown, n ultrasonic transducers are connected to each of the transmitting circuits 58 to 5n.

なお、この実施例によれば、比較的高価な遅延回路2を
単一にしてその出力端子をn個の選択回路38〜3nに
共通に接続することにより、遅延回路を含めた回路全体
のコストの低減及び部品数の減少を図ることができる。
According to this embodiment, by using a single relatively expensive delay circuit 2 and connecting its output terminal in common to n selection circuits 38 to 3n, the cost of the entire circuit including the delay circuit can be reduced. It is possible to reduce the number of parts and the number of parts.

この回路の動作については、既に明らかなように、遅延
回路2によって任意の遅延時間Ta”Tnに基づきn段
に遅延されたクロック信号Ca=Cnが生成され、これ
らのクロック信号Ca = Cnが各選択回路38〜3
nに入力されてそれぞれ択一的に選択された上、各カウ
ンタ回路4a〜4nでのカウントに供されるため、送信
回路58〜5nを介した送信遅延時間を、基準クロック
信号周期Tに依存することなく遅延回路2における遅延
段数分だけきめ細かく制御することができる。
Regarding the operation of this circuit, as is already clear, the delay circuit 2 generates the clock signal Ca=Cn delayed by n stages based on an arbitrary delay time Ta''Tn, and these clock signals Ca=Cn are Selection circuit 38-3
n and are selectively selected, respectively, and used for counting in each of the counter circuits 4a to 4n, so that the transmission delay time via the transmission circuits 58 to 5n depends on the reference clock signal period T. It is possible to perform fine control by the number of delay stages in the delay circuit 2 without having to do so.

また、上記原理により、カウンタ回路4a〜4nとして
は超高速動作素子を用いる必要がない。
Further, due to the above principle, it is not necessary to use ultra-high speed operating elements as the counter circuits 4a to 4n.

なお、本発明は、焦点位置を電子的に制御するものであ
れば、リニア形、コンベックス形、アニユラ−形等、プ
ローブの形式を問わず各種の超音波診断装置に適用可能
である。
The present invention is applicable to various ultrasonic diagnostic apparatuses regardless of the type of probe, such as linear type, convex type, annular type, etc., as long as the focal position is electronically controlled.

(発明の効果) 以上のように本発明によれば、基準クロック信号周期に
依存することなくクロック信号を複数段に遅延させて選
択した後にカウントするものであるため、従来、ECL
素子等の超高速動作素子を用いていたカウンタ回路をC
MO8等の一般的な動作素子によって構成することがで
き、回路設計の容易化、高集積化による小型化、消費電
力及び部品コストの低減を図ることができる。
(Effects of the Invention) As described above, according to the present invention, the clock signal is delayed and selected in multiple stages without depending on the reference clock signal period, and then counted.
Counter circuits that used ultra-high-speed operating elements such as
It can be configured using general operating elements such as MO8, and it is possible to simplify circuit design, reduce size through high integration, and reduce power consumption and component costs.

このため、診断内容が正確である安価な超音波診断装置
の実現に大きく寄与できる等の効果がある。
Therefore, there are effects such as the ability to greatly contribute to the realization of an inexpensive ultrasonic diagnostic apparatus with accurate diagnostic content.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の構成を示すブロック図、第2図は同じ
く作用を説明するためのタイミングチャート、第3図は
本発明の一実施例を示すブロック図、第4図は従来の技
術を示すブロック図である。 1・・・クロック信号発生回路 3.3a〜3n・・・選択回路 4.4a〜4n・・・カウンタ回路 5.5a〜5n・・・送信回路 6・・トリガ信号発生回路 2・・・遅延回路 s1図
FIG. 1 is a block diagram showing the configuration of the present invention, FIG. 2 is a timing chart for explaining the operation, FIG. 3 is a block diagram showing an embodiment of the present invention, and FIG. 4 is a block diagram showing the conventional technology. FIG. 1... Clock signal generation circuit 3.3a-3n... Selection circuit 4.4a-4n... Counter circuit 5.5a-5n... Transmission circuit 6... Trigger signal generation circuit 2... Delay Circuit s1 diagram

Claims (1)

【特許請求の範囲】 超音波ビームの送信遅延時間をカウンタ回路によるクロ
ック信号のカウント値に基づいて制御する超音波診断装
置において、 基準クロック信号を複数段に遅延させてなる複数のクロ
ック信号を出力する遅延回路と、この遅延回路から出力
される前記複数のクロック信号のうち何れかを選択して
前記カウント回路に出力する選択回路とを備え、前記送
信遅延時間を前記基準クロック信号の周期よりも短い時
間分解能にて制御することを特徴とする超音波診断装置
[Scope of claims] An ultrasound diagnostic apparatus that controls the transmission delay time of an ultrasound beam based on a count value of a clock signal by a counter circuit, which outputs a plurality of clock signals obtained by delaying a reference clock signal in multiple stages. and a selection circuit that selects one of the plurality of clock signals outputted from the delay circuit and outputs it to the counting circuit, the transmission delay time being longer than the period of the reference clock signal. An ultrasonic diagnostic device characterized by control with short temporal resolution.
JP1146159A 1989-06-08 1989-06-08 Ultrasonic diagnostic device Pending JPH0312141A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1146159A JPH0312141A (en) 1989-06-08 1989-06-08 Ultrasonic diagnostic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1146159A JPH0312141A (en) 1989-06-08 1989-06-08 Ultrasonic diagnostic device

Publications (1)

Publication Number Publication Date
JPH0312141A true JPH0312141A (en) 1991-01-21

Family

ID=15401466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1146159A Pending JPH0312141A (en) 1989-06-08 1989-06-08 Ultrasonic diagnostic device

Country Status (1)

Country Link
JP (1) JPH0312141A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169916A (en) * 1992-12-03 1994-06-21 Matsushita Electric Ind Co Ltd Delay pulse generator
KR200447483Y1 (en) * 2009-08-31 2010-02-01 이현영 Insert type book mark

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169916A (en) * 1992-12-03 1994-06-21 Matsushita Electric Ind Co Ltd Delay pulse generator
KR200447483Y1 (en) * 2009-08-31 2010-02-01 이현영 Insert type book mark

Similar Documents

Publication Publication Date Title
US4611494A (en) Ultrasonic imaging apparatus using digital control
US10980516B2 (en) Ultrasonic diagnostic apparatus and non-transitory computer-readable medium
US4070642A (en) Ultrasonic wave transmitting and receiving apparatus
US4348902A (en) Ultrasonic imaging system using plural square wave pulse trains of successively delayed intervals
JPH0312141A (en) Ultrasonic diagnostic device
WO1987005199A1 (en) Ultrasonic diagnostic device
JPH01153146A (en) Ultrasonic diagnostic apparatus
JPH05130992A (en) Power source device for doppler ultrasonic diagnosing device
JP2900416B2 (en) Ultrasound diagnostic equipment
JPH0324865B2 (en)
JPS61208310A (en) Delay time setting pulse generator
JPH02164349A (en) Transmitting pulse control device for ultrasonic diagnostic device
JP3824115B2 (en) Ultrasonic diagnostic equipment
JPH06105843A (en) Ultrasonic diagnostic apparatus
JPH0490749A (en) Ultrasonic diagnostic apparatus
JPH03149038A (en) Supersonic diagnosing device
JPH0696016B2 (en) Ultrasonic diagnostic equipment
KR0165427B1 (en) Pulse generating apparatus for servo driver
JPH0341940A (en) Electronic scanning type ultrasonic transmitting device
SU1529425A1 (en) Device for gating delayed sampled signals
JPS63288141A (en) Ultrasonic tomographic apparatus
KR0156165B1 (en) A pointing device
SU1114945A1 (en) Device for determination of concrete strength
JPH0549290B2 (en)
JPH02164350A (en) Signal receiver for ultrasonic diagnostic device