JPH03117361A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH03117361A JPH03117361A JP25148589A JP25148589A JPH03117361A JP H03117361 A JPH03117361 A JP H03117361A JP 25148589 A JP25148589 A JP 25148589A JP 25148589 A JP25148589 A JP 25148589A JP H03117361 A JPH03117361 A JP H03117361A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- control
- power supply
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003079 width control Methods 0.000 claims abstract description 20
- 230000009189 diving Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 230000009993 protective function Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパルス幅変調方式のスイッチング電源装置に係
り、特にその過負荷保護回路の構成に関するものである
。
り、特にその過負荷保護回路の構成に関するものである
。
第3図は従来の昇圧型スイッチング電源装置の構成例を
示すもので、図示しない直流入力電源に接続された入力
端子1とスイッチングトランジスタ3のコレクタとの間
にはエネルギー蓄積用のコイル2が接続されている。コ
イル2とトランジスタ3のコレクタとの接続点Pには、
整流用のダイオード4と平滑用コンデンサ5からなる整
流平滑回路が接続され、出力端子6に直流出力電圧が供
給されるようになされている。
示すもので、図示しない直流入力電源に接続された入力
端子1とスイッチングトランジスタ3のコレクタとの間
にはエネルギー蓄積用のコイル2が接続されている。コ
イル2とトランジスタ3のコレクタとの接続点Pには、
整流用のダイオード4と平滑用コンデンサ5からなる整
流平滑回路が接続され、出力端子6に直流出力電圧が供
給されるようになされている。
そして、トランジスタ3がオンのときには、コイル2と
ダイオード4の接続点Pは略アース電位になり、ダイオ
ード4がカットオフ状態になるとともに、入力端子1に
接続された直流電源から流入する電流によりコイル2に
は電磁エネルギーが蓄積される。次にトランジスタ3が
オフになるとダイオード4は導通状態となり、コイル2
に蓄積された電磁エネルギーが出力側に放出される。
ダイオード4の接続点Pは略アース電位になり、ダイオ
ード4がカットオフ状態になるとともに、入力端子1に
接続された直流電源から流入する電流によりコイル2に
は電磁エネルギーが蓄積される。次にトランジスタ3が
オフになるとダイオード4は導通状態となり、コイル2
に蓄積された電磁エネルギーが出力側に放出される。
出力電圧■。は分圧抵抗7・8で取り出されて誤差増幅
器9で基準電圧と比較され、その差に応じた帰還電圧■
、が誤差増幅器9からパルス幅制御回路10に供給され
る。
器9で基準電圧と比較され、その差に応じた帰還電圧■
、が誤差増幅器9からパルス幅制御回路10に供給され
る。
パルス幅制御回路10では、第4図(A)に示すように
三角波発生器11から出力された三角波電圧と誤差増幅
器9からの帰還電圧vtとを比較し、同図(B)のよう
にトランジスタ3がオン状態となるべきパルス時間幅T
。9が決定されてトランジスタ3のベースに加えられる
。すなわち、出力電圧■。が低下した場合は帰還電圧V
E/’l<減少し、トランジスタ3のオン期間を長(す
るようなパルスがパルス幅制御回路10からトランジス
タ3のへ一スに出力される。逆に出力電圧■。が上昇し
た場合には帰還電圧が増加してオン期間を短くするパル
スがパルス幅制御回路10から出力される。
三角波発生器11から出力された三角波電圧と誤差増幅
器9からの帰還電圧vtとを比較し、同図(B)のよう
にトランジスタ3がオン状態となるべきパルス時間幅T
。9が決定されてトランジスタ3のベースに加えられる
。すなわち、出力電圧■。が低下した場合は帰還電圧V
E/’l<減少し、トランジスタ3のオン期間を長(す
るようなパルスがパルス幅制御回路10からトランジス
タ3のへ一スに出力される。逆に出力電圧■。が上昇し
た場合には帰還電圧が増加してオン期間を短くするパル
スがパルス幅制御回路10から出力される。
このように、パルス幅変調方式のスイッチング電源にお
いては、トランジスタ3のようなスイッチ素子を駆動す
るパルス幅が負荷の増減と共に増減するように帰還回路
を構成して出力電圧■。を一定に保つようにしている。
いては、トランジスタ3のようなスイッチ素子を駆動す
るパルス幅が負荷の増減と共に増減するように帰還回路
を構成して出力電圧■。を一定に保つようにしている。
ところが、これだけでは帰還電圧■、が異常に低下した
場合、トランジスタ3を直流的にオンさせる信号が出力
されて、トランジスタ3と電源との間に直列に接続され
ているコイル2に過大な電流が流れ、トランジスタ3が
破壊されてしまう問題がある。
場合、トランジスタ3を直流的にオンさせる信号が出力
されて、トランジスタ3と電源との間に直列に接続され
ているコイル2に過大な電流が流れ、トランジスタ3が
破壊されてしまう問題がある。
そこで、帰還電圧■、が著しく減少したときでも一定の
オフ期間をとるために、過負荷保護回路を設けてパルス
幅をある一定の値で制限するようにしている。第3図に
おいて破線で囲んだ部分が過負荷保護回路20である。
オフ期間をとるために、過負荷保護回路を設けてパルス
幅をある一定の値で制限するようにしている。第3図に
おいて破線で囲んだ部分が過負荷保護回路20である。
本回路の過負荷保護回路20は基準電圧源12と分圧抵
抗13.14で構成されている。なお、15及び16は
誤差増幅器9に基準電圧を供給するための分圧抵抗であ
る。
抗13.14で構成されている。なお、15及び16は
誤差増幅器9に基準電圧を供給するための分圧抵抗であ
る。
過負荷保護回路20は、パルス幅制御回路10に入力す
る休止期間制御電圧V、を発生する。この制御電圧V、
よりも帰還電圧■2が低下した場合には、三角波電圧は
パルス幅制御回路10において制御電圧■、と比較され
る。パルス幅制御回路10は三角波電圧が帰還電圧V、
及び制御電圧V、のどちらよりも高い期間、高レベルと
なるパルスを発生し、このT。N期間だけトランジスタ
3をオンにする。
る休止期間制御電圧V、を発生する。この制御電圧V、
よりも帰還電圧■2が低下した場合には、三角波電圧は
パルス幅制御回路10において制御電圧■、と比較され
る。パルス幅制御回路10は三角波電圧が帰還電圧V、
及び制御電圧V、のどちらよりも高い期間、高レベルと
なるパルスを発生し、このT。N期間だけトランジスタ
3をオンにする。
さて、第4図から分かるように、三角波の周期をT、最
大値をVH1最小値をVLとするとH−VL である。また、昇圧型スイッチング電源の入力電圧■1
と出力電圧■。の間には基本的にの関係があるから 0式と0式より となる。したがって、帰還電圧vEは第5図のように図
示できる。この図において、縦軸はパルス幅制御回路1
0に供給される電圧であり、ViL及びViHはそれぞ
れ、この電源装置が許容する最小入力電圧と最大入力電
圧を示している。
大値をVH1最小値をVLとするとH−VL である。また、昇圧型スイッチング電源の入力電圧■1
と出力電圧■。の間には基本的にの関係があるから 0式と0式より となる。したがって、帰還電圧vEは第5図のように図
示できる。この図において、縦軸はパルス幅制御回路1
0に供給される電圧であり、ViL及びViHはそれぞ
れ、この電源装置が許容する最小入力電圧と最大入力電
圧を示している。
制御電圧VPは、第5図に破線で示すように基準電圧V
IIEFを二つの抵抗器13.14で分圧した一定の
電圧である。同一の負荷に対するパルス幅は入力電圧が
高いときは減少し低いときは増加するから、パルス幅の
制限条件は、入力電圧が最小のときを基準にして決定し
なければならない。そこで従来の制御電圧■、は、図の
ようにスイッチング電源装置の動作を保証する最小入力
電圧時における帰還電圧■、よりも若干の余裕VSIを
もたせて設定している。
IIEFを二つの抵抗器13.14で分圧した一定の
電圧である。同一の負荷に対するパルス幅は入力電圧が
高いときは減少し低いときは増加するから、パルス幅の
制限条件は、入力電圧が最小のときを基準にして決定し
なければならない。そこで従来の制御電圧■、は、図の
ようにスイッチング電源装置の動作を保証する最小入力
電圧時における帰還電圧■、よりも若干の余裕VSIを
もたせて設定している。
しかしながら、入力電圧Viが大きくなるにつれて帰還
電圧■アは太き(なるので余裕分の電圧も増加する。ス
イッチング電源装置では入力電圧の許容変動範囲を広く
とることが多いので、最大入力電圧ViN時の余裕VS
2が、最小入力電圧ViL時の余裕VS+に比べて著し
く大きくなりがちである。過負荷時には、帰還電圧V、
が低下し、帰還電圧■アと制御電圧V、が等しくなるま
でオン期間T。Nが増加する。したがって、入力電圧V
、が高い領域では大きな過負荷を許容することになり構
成部品の負担が過大となる問題があった。
電圧■アは太き(なるので余裕分の電圧も増加する。ス
イッチング電源装置では入力電圧の許容変動範囲を広く
とることが多いので、最大入力電圧ViN時の余裕VS
2が、最小入力電圧ViL時の余裕VS+に比べて著し
く大きくなりがちである。過負荷時には、帰還電圧V、
が低下し、帰還電圧■アと制御電圧V、が等しくなるま
でオン期間T。Nが増加する。したがって、入力電圧V
、が高い領域では大きな過負荷を許容することになり構
成部品の負担が過大となる問題があった。
本発明は、制御電圧■2が入力電圧V、の変動に追随し
て変化するようにして、入力電圧の全変動範囲にわたっ
てほぼ一定の過負荷保護動作が得られるようにしたもの
で、入力電源とパルス幅制御回路との間に抵抗器を含む
制御電圧補正回路を接続した構成を特徴とする。
て変化するようにして、入力電圧の全変動範囲にわたっ
てほぼ一定の過負荷保護動作が得られるようにしたもの
で、入力電源とパルス幅制御回路との間に抵抗器を含む
制御電圧補正回路を接続した構成を特徴とする。
第1図は本発明のスイッチング電源装置の一実施例を示
す回路図である。
す回路図である。
このスイッチング電源装置が従来のものと異なる点は、
過負荷保護回路30の構成にある。すなわち、本実施例
の過負荷保護回路30は、従来の過負荷保護回路20に
おける分圧抵抗13.14の接続点と入力端子1間に、
抵抗31とツェナーダイオード32の直列回路からなる
制御電圧補正回路35を接続したものである。
過負荷保護回路30の構成にある。すなわち、本実施例
の過負荷保護回路30は、従来の過負荷保護回路20に
おける分圧抵抗13.14の接続点と入力端子1間に、
抵抗31とツェナーダイオード32の直列回路からなる
制御電圧補正回路35を接続したものである。
ツェナーダイオード32はそのツェナー電圧v2が、V
2<V−V、のときにオンになり制御電圧補正回路35
が動作する。
2<V−V、のときにオンになり制御電圧補正回路35
が動作する。
今、ダイオード32がオン状態にあるときに過負荷保護
回路30がパルス幅制御回路10に供給する制御電圧を
■2 ′、抵抗13.14.31の抵抗値をそれぞれR
A 8 c とすると ■ したがって 一方、 ■式より dV。
回路30がパルス幅制御回路10に供給する制御電圧を
■2 ′、抵抗13.14.31の抵抗値をそれぞれR
A 8 c とすると ■ したがって 一方、 ■式より dV。
■。
■及び0式は、
それぞれ入力電圧■工
に対する制
御電圧■2
帰還電圧V。
の傾きを示すから、
両者が等しいとすると
H
■。
ゆえに
三角波の振幅をWとすると、W=Vo VLであるか
ら0式は となる。
ら0式は となる。
抵抗31の抵抗値R6が、0式を満足する値のとき、制
御電圧■、′は第2図のvit、〜V i )1間の破
線が示すように帰還電圧■、にほぼ沿ったものとなる。
御電圧■、′は第2図のvit、〜V i )1間の破
線が示すように帰還電圧■、にほぼ沿ったものとなる。
したがって、入力電圧V、が高い領域でも最小入力電圧
V i Lと同様の精度で、過負荷保護機能を動作させ
ることができることになる。
V i Lと同様の精度で、過負荷保護機能を動作させ
ることができることになる。
なお、ツェナーダイオード32は、入力電圧■1が動作
保証最小入力電圧vitよりも低い領域でのパルス幅制
御を考慮したものである。この場合のツェナー電圧v2
はv2=Vi、−Vpに設定しである。したがって、入
力電圧がViL以下ではダイオード32がオフして制御
電圧補正回路35が動作しないので、従来の制御電圧V
、と同様に制御電圧■、′は一定となる。
保証最小入力電圧vitよりも低い領域でのパルス幅制
御を考慮したものである。この場合のツェナー電圧v2
はv2=Vi、−Vpに設定しである。したがって、入
力電圧がViL以下ではダイオード32がオフして制御
電圧補正回路35が動作しないので、従来の制御電圧V
、と同様に制御電圧■、′は一定となる。
なお、制御電圧■2 ′が帰還電圧V、に正確に比例し
ていなくてもほぼ同様の効果が得られるので、抵抗31
の抵抗値RCは必ずしも0式を満足させなくてもよい。
ていなくてもほぼ同様の効果が得られるので、抵抗31
の抵抗値RCは必ずしも0式を満足させなくてもよい。
また、ツェナーダイオード32も最小入力電圧ViLの
近くでカットオフになるものであればよい。
近くでカットオフになるものであればよい。
本発明によれば、入力電圧の変動の影響を受けず全入力
電圧範囲にわたって高精度の過負荷保護機能が得られる
過負荷保護回路を、簡単な回路で達成することができる
。
電圧範囲にわたって高精度の過負荷保護機能が得られる
過負荷保護回路を、簡単な回路で達成することができる
。
第1図は本発明のスイッチング電源装置の一実施例を示
す回路図、第2図は同装置のパルス幅制御回路に供給さ
れる電圧と入力電圧との関係を示す図、第3図は従来の
電源装置の構成例を示す回路図、第4図はその動作波形
図、第5図は従来のパルス幅制御回路に供給される電圧
と入力電圧との関係を示す図である。 1 −−−−−・−入力端子 3−・・−スイッチングトランジスタ 6−・−・−出力端子 9 、・−・−誤差増幅器 10・−・−・パルス幅制御回路 11・・・−・−・三角波発生回路 12・−・−基準電圧源 30−・−・−過負荷保護回路 31・−一−−−−−抵抗 32−−−−−・・ツェナーダイオード35−・−・−
制御電圧補正回路 ■え−・−・・帰還電圧
す回路図、第2図は同装置のパルス幅制御回路に供給さ
れる電圧と入力電圧との関係を示す図、第3図は従来の
電源装置の構成例を示す回路図、第4図はその動作波形
図、第5図は従来のパルス幅制御回路に供給される電圧
と入力電圧との関係を示す図である。 1 −−−−−・−入力端子 3−・・−スイッチングトランジスタ 6−・−・−出力端子 9 、・−・−誤差増幅器 10・−・−・パルス幅制御回路 11・・・−・−・三角波発生回路 12・−・−基準電圧源 30−・−・−過負荷保護回路 31・−一−−−−−抵抗 32−−−−−・・ツェナーダイオード35−・−・−
制御電圧補正回路 ■え−・−・・帰還電圧
Claims (5)
- (1)入力電源から供給される直流電圧を断続するスイ
ッチ素子と、帰還電圧と三角波電圧を比較して該スイッ
チ素子のオン時間を制御するパルス幅制御回路を備える
とともに、基準電圧源を含む過負荷保護回路を有し、パ
ルス幅制御回路が出力する最大パルス幅を該過負荷保護
回路からの制御電圧によって制限するようにしたスイッ
チング電源装置において、入力電源とパルス幅制御回路
との間に抵抗器を含む制御電圧補正回路を接続したこと
を特徴とするスイッチング電源装置。 - (2)制御電圧補正回路が抵抗からなる請求項1のスイ
ッチング電源装置。 - (3)制御電圧補正回路が、抵抗とツェナーダイオード
の直列回路からなる請求項1のスイッチング電源装置。 - (4)過負荷保護回路に基準電圧源の出力電圧を分圧す
る分圧抵抗が設けられ、制御電圧補正回路が該分圧抵抗
の接続点に接続されている請求項2又は請求項3のスイ
ッチング電源装置。 - (5)三角波の振幅をW、過負荷保護回路の二つの分圧
抵抗の値をそれぞれR_A、R_Bとしたとき、制御電
圧補正回路の抵抗R_Cが、ほぼ R_C=RA・R_B/R_A+R_B・V_O/W−
1の値である請求項4のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25148589A JPH03117361A (ja) | 1989-09-27 | 1989-09-27 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25148589A JPH03117361A (ja) | 1989-09-27 | 1989-09-27 | スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03117361A true JPH03117361A (ja) | 1991-05-20 |
Family
ID=17223507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25148589A Pending JPH03117361A (ja) | 1989-09-27 | 1989-09-27 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03117361A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100369947B1 (ko) * | 1999-04-23 | 2003-02-05 | 엘지전자 주식회사 | 스위칭 전원 회로 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5652491B2 (ja) * | 1974-01-14 | 1981-12-12 | ||
JPS60226770A (ja) * | 1984-04-24 | 1985-11-12 | Densetsu Kiki Kogyo Kk | スイツチング電源回路 |
-
1989
- 1989-09-27 JP JP25148589A patent/JPH03117361A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5652491B2 (ja) * | 1974-01-14 | 1981-12-12 | ||
JPS60226770A (ja) * | 1984-04-24 | 1985-11-12 | Densetsu Kiki Kogyo Kk | スイツチング電源回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100369947B1 (ko) * | 1999-04-23 | 2003-02-05 | 엘지전자 주식회사 | 스위칭 전원 회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2500999B2 (ja) | スイツチモ―ドコンバ―タ | |
US5644214A (en) | Power factor correction circuit | |
US7254000B1 (en) | Over voltage protection scheme for synchronous buck converter | |
US7447601B2 (en) | Power supply controller method and structure | |
US4827150A (en) | Uninterruptible power supply inverter circuit | |
US20070145965A1 (en) | Hysteretic switching regulator | |
US20160172958A1 (en) | Modulation mode control circuit, switch control circuit including the modulation mode control circuit and power supply device including the switch control circuit | |
JPH09201049A (ja) | スイッチング電源装置 | |
KR19990012879A (ko) | 전원공급장치의 역률개선회로 | |
US6011382A (en) | Circuit and method for directly regulating the output voltage of an electroluminescent lamp driver | |
US7612545B2 (en) | DC/DC converter | |
US20040012376A1 (en) | Current-mode switching regulator | |
JP2004153965A (ja) | Dc−dcコンバータ及びdc−dcコンバータの駆動回路 | |
JP5032447B2 (ja) | スイッチング電源装置 | |
US5668704A (en) | Self-exciting flyback converter | |
JPH03117361A (ja) | スイッチング電源装置 | |
JPH0378469A (ja) | 電源装置 | |
KR100415187B1 (ko) | 고역률보상회로 | |
JPH02280670A (ja) | 電源装置 | |
JP4797710B2 (ja) | 同期整流型フォワードコンバータ | |
JP2513741Y2 (ja) | スイッチング電源の過電流検出回路 | |
JP2967558B2 (ja) | スイッチング電源装置 | |
KR101045196B1 (ko) | 전원 제어기의 방법 및 구조 | |
JPH0119590Y2 (ja) | ||
JPS62178171A (ja) | 高圧電源装置 |