JPH0311455A - 最適化された相互接続ネットワーク - Google Patents

最適化された相互接続ネットワーク

Info

Publication number
JPH0311455A
JPH0311455A JP2130098A JP13009890A JPH0311455A JP H0311455 A JPH0311455 A JP H0311455A JP 2130098 A JP2130098 A JP 2130098A JP 13009890 A JP13009890 A JP 13009890A JP H0311455 A JPH0311455 A JP H0311455A
Authority
JP
Japan
Prior art keywords
node
bus
nodes
digital data
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2130098A
Other languages
English (en)
Inventor
Kurt F Baty
クルト・エフ・ベイティ
Jr Charles J Horvath
チャールズ・ジェイ・ホーバート・ジュニア
Richard C Clemson
リチャード・シー・クレムソン
Scott J Bleiweiss
スコット・ジェイ・ブライワイス
Kenneth T Wolff
ケネス・ティー・ウルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ascend Communications Inc
Original Assignee
Stratus Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stratus Computer Inc filed Critical Stratus Computer Inc
Publication of JPH0311455A publication Critical patent/JPH0311455A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks
    • G06F15/17343Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)
  • Stereophonic System (AREA)
  • Liquid Developers In Electrophotography (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、相互接続ネットワーク(網)に関し特にマル
チノードシステムにおける最適化された通信路を提供す
るネットワークに関する。本発明は5例としてマルチプ
ロセッサディジタルデータプロセッシングシステムのバ
ス構造における応用を有する。
[従来の技術] 従来技術は、マルチノードシステム内で要素を接続する
ための複数の構造体を開示する。広範□な種類のこの種
の構成がディジタルデータプロセッシングの分野で使用
されており、設計者、は、できるだけ最大のスループッ
トとその他の所望の特性を実現するために、中央プロセ
ッサ、メモリおよび人出力制御機器などのシステム機能
ユニットを結合する機構を工夫するのに労力を払ってき
た。
一つの従来技術の方法が、いわゆるマルチポートシステ
ムと呼ばれるものであり、これは、個々の共用メモリユ
ニットおよび複数のプロセッシングユニットを接続する
のに個別のバスを利用する。たとえば4つのプロセッサ
および4つのメモノユニッ:を有するマルチポートシス
テムでは、いずれのプロセッサもそれ自身の専用のバス
を有する。これらのバスの各々は個々のメモリユニット
へ接続される。4つのポートを有するイーンターフェー
スモジュールが、メモリユニット間およびプロセッサ間
の通信を取り締まるためにそして特に任意の時点にいず
れのプロセッサが関連付けられたメモリに対するアクセ
スを持つがどうかを管理するためにメモリユニットに提
供される。
従来のクロスバシステムでは、スイッチングアレー(配
列)が、−時的な通信路を確立するために機能ユニット
間に挿入される。たとえば中央プロセッシングユニット
や周辺制御ユニットやメモリモジュールなどのシステム
内のノードが、各交差部のスイッチ手段とともに格子形
態で相互接続されたそれ自身の専用のバス(母線)を有
する。
これらのスイッチ手段は、トランザクション・パイ・ト
ランザクション方式で形成される通信路を開放するため
に、ノードがら受信したコマンドおよびアドレス信号に
応答する。ひとたび−トランザクションが完了すれば、
そのバスは閉成され、格子のその部分を別のユニットが
アクセス可能な状態にしておく。
「共通バス」システムが、複数のノード間の通信を取り
扱うために、単一のシステムバスを使用する。単一のメ
モリモジュールを共有する。複数の中央プロセッサを有
するマルチプロセッサシステムがたとえば、−時にただ
一つのプロセッサだけがメモリモジュールを用い情報を
伝送する。メモリユニットへのアクセスを要求している
その他のプロセッサはそれらの順番を待ちそして手続続
行の前にバスの調整を行う。関連したデュアルバスシス
テムは、−組の局所的な共用バス形システムを接続する
ためにメインシステムバスを利用する。コントローラユ
ニットがそれぞれの局所ネットワークをメインバスヘイ
ンターフェースし必要に応じてそれらの間で信号を伝送
する。
これらの従来の方法は種々の欠点を有する。マルチポー
トおよびクロスバネットワークは、高い伝送帯域幅を提
供するけれども、ノードの数が増加するに応じて非常に
複雑となり費用がかかる。
共用バス形およびデュアルパス形システムは、ハードウ
ェアの集約を軽減するが、メインシステムバスやメモリ
などそれらの共用資源で障害を形成し、それゆえ相当に
狭い伝送帯域幅を有する。
[発明が解決しようとする課題] 上述の観点から、本発明の目的は、マルチノードシステ
ムのプロセッシング要素を接続するための改善されたシ
ステムを提供することである。本発明の他の目的は、計
算および信号処理システムの複数のノードをリンクする
ための改善された構造体を提供することである。本発明
のさらに別の目的は、通信帯域幅をできるだけ最大にし
そしてハードウェアの費用および複雑さをできるだけ最
小限するマルチノード計算・信号処理システムを提供す
ることである。本発明のさらに別の目的はディジタルデ
ータ処理システムのための改善されたバス構造体を提供
することである。
[発明の構成・実施例] 上記目的は、本発明の一態様において、動作を実行する
ために複数のノードを有するマルチノードシステムを提
供する本発明によって達成される。本システムには、た
とえば、計算を実行し、システム制御機能を行い、周辺
装置と通信を行い、データを格納および検索する中央処
理ユニットや周辺コントローラやメモリユニットなどの
ノードを付帯したマルチプロセッシングディジタルデー
タプロセッサが可能である。
ノードは、ノード間の通信を取扱うために独立のバスを
提供する、たとえばパスラインなどの複数の個別の接続
要素を通じ、ノードは互いに接続される。
接続要素は、システムのいずれのノードも専用の独立し
た接続要素を通じその他のいずれのノードとも直接通信
を行うことができ、それゆえ接続要素のうちのいずれの
一つの接続要素も全てのノドを一緒に接続しないように
、疎の(5parse、以下スパースと呼ぶ)相互接続
アレー状に構成される。
こうして、たとえば、本発明により構成されたマルチプ
ロセッサシステムにおいて、7つの独立したパスライン
が、各パスラインが4つのノードだけを直接接続しそし
ていずれのノードも2つの直接パスラインのそれぞれを
通じて直接通信できるように構成された形態で、7つの
プロセッシングノードを相互接続する。
本発明により構成されたマルチノードシステムのいずれ
のノードも、ノードをそれに関連付けられた接続要素と
結合ないしインターフェースする一組のポートを有する
。たとえば、データ処理環境では、これらのポートは、
機能ユニットとその関連したパスラインとの間でディジ
タル信号を転送する。例示するために、7つの独立した
バスと7つのノードを有する一例としてのマルチプロセ
ッサはノードをそれに関連付けられたバスへ結合する4
つのポートを有する。
本発明により構成されたマルチノードシステムが、−元
ないし一方向形(one−way)接続、二元ないし二
方向形(two−way)接続またはより一般的には0
元ないしn方向形(n−way)接続(ここでnは整数
である)可能である。一方向形相互接続システムでは、
ただ一つの接続要素だけがいずれか2つのノードを結合
する。言い換えれば、ただ一つの通信路がノードとそれ
以外のノードとの間のいずれにも存在する。他方、二方
向形相互接続システムは各ノード対を結合する2つの接
続要素を有する。同様に、n方向形相互接続システムは
各ペア間にn個の独立の接続バスを提供する。二方向形
およびn方向形相互接続アレーは故障許容通信における
使用に適当であろう。
本発明の別の様相によれば、ポートを相互接続するのに
使用される接続要素の形態は、釣り合い不完備ブロック
計画解法(incomplete balancedb
lock design 5olutions)と呼ば
れる数学構成跡の組から誘導可能である。さらにその上
、この形態は相互接続構造体を通ずる通信を最適にする
ように構成できる。たとえば、コンピュータへ適用され
る場合、接続要素またはパスラインは、各バスが大略同
様の長さであることを保証するポートツーポートバス(
port−to−port path)をとるよう構成
できる。
本発明の上記およびその他の様相は以下の説明から明か
となろう。
第1図は、本発明の一様相に従って構成されたディジク
ルデータ処理システム1oを図示する。
例示のシステム10は、7つのバス26.2g、30.
32.34.36.38により形成される一方向形相互
接続構造体により互いに結合される7つのノード12.
14.16.18.20゜22.24を有、する。バス
は、(1)各ノードがその他の各ノードと少くとも一つ
のバスにより接続され、(2)との単一ノードもその他
のすべてのノードに単一のバスにより接続されることは
なく、そして(3)複数のバスのなかの少くとも一つの
バスが3つまたはそれ以上のノードへ接続されるよう、
システムのいずれのノードもその他のいずれのノードに
も接続される。
図面を参照すると、ノードI2がバス26にょってノー
ド14および16へ接続され、バス28によってノード
18および20へ接続されそしてバス30によってノー
ド22および24へ接続されている。ノード14は、同
様に、バス26を通じてノード12および16と、バス
32を通じてノード18および22と、そしてバス34
を通じてノード20および24と直接通信する。ノード
16〜24は同様に単一の通信バスによりその他のノー
ドの各々へ接続される。
バス26.28.30.32.34.36.38は独立
である。すなわち、それらは互いに直接的に結合されな
い。各バスはこうしてその他のバスとは独立に通信を実
行できそれゆえ、各ノードは、それに関連付けられたバ
スのどのバスを通じても、その他のバスで生じているど
の通信とも関係なく、情報の送信および受信ができる。
この点について、用語「関連付けられた」とは、あるノ
、−ドヘ接続されるこれらバスを呼称する(たとえば、
第1図において、バス26.28.30がノード12に
「関連付けられたJものとして図示されている。
ノード12〜14は、それぞれ12a、12b、12c
〜24a、24b、24cと指示された3つのポートを
有し、これらノードをそれらの関連付けられたバスへ結
合する。こうして、たとえば、ノード12はボー1−1
2aを通じてバス26へ、ポート12bを通じてバス2
8へ、ポート12cを通じてバス30へ接続される。同
様の態様で、その他のノードのそれぞれの3つの図示の
ポートはそのノードおよびそれに関連付けられたバスを
結合する。
第1図に図示したバスの形態は、以下に示されるような
表形式で表すことができる。
表  1 ポート a         b         CA   
       1      2      3)  
    B               1    
     4         5C167 ド      D                 
2           4           6
E          2      5      
7F          3      4     
 7G         3     5     6
表1において、ノード12〜14はそ、れぞれ大文字A
〜Gにより、バス26〜38は、指示数字1〜7により
、ポート12a〜24aはraJとラベル付けされた列
により、ポート12b〜24bは、rbJとラベル付け
された列により、ポート12c〜24cはrcJとラベ
ル付けされた列のもとに表されている。
表1 (および対応する第1図)を参照すると、スパー
スバスアレーの形態は以下のように説明される。バス#
lはノードA、BおよびCを、それらのそれぞれの各ポ
ートraJで相互接続しく例として、バス26はノード
12.14および16をポート12a、14aおよび1
6aを通じて相互接続する)、バス#2はノードA%D
およびEを、そハぞれ、ポート「bj、raJおよびr
aJで相互接続しく例として、バス28はノード12.
18および20をポート12b、18aおよび20aを
通じて相互接続する)、バス#3はノードA、Fおよび
Gを、それぞれ、ポートrcJ、raJおよびraJで
相互接続(例として、バス30はノード12.22およ
び24をポート12c、22aおよび24aを通じて相
互接続する)するなどである。
各々3つのポートを有する7つのノードを7つの独立し
たバスを通じて接続するために一方向形接続を提供する
例示のスパースバスアレーは、関連の一方向形相互接続
構造体の少くとも一つ大きなりラスのメンバーである。
このクラスは、独立したバスの数(b)とポートの数(
r)とノードの数(v)との間の関係によっても特徴付
けることができる。すなわち、 こうして、たとえば、本発明のこの様相に従って構成さ
れたシステムは、3つのポート、7つのノードおよび7
つの独立のバスや4つのポート、9つのノードおよび1
2個の独立のバスなどを有することが可能である。
本発明の一実施例において、ノード12〜24はディジ
タルデータ処理システムの機能ユニットを表す。こうし
て、たとえば、ノード12.14および16が3つの中
央処理ユニットを、ノード18がネットワークインタフ
ェースを、ノード20および22がペリフェラルコント
ローラを、そしてノード24が共用ランダムアクセスメ
モリユニットとすることができる。これらのノード12
〜24のそれぞれにより実行される信号処理機能は、各
ノードのプロセッシング論理セクションにより取扱われ
る。一つのこのようなセクションが第1図のノード12
の要素42として図示される。例として、これらの論理
セクションが、本出願の譲受人に譲渡された米国特許 筒4.654.857号、米国特許出願第927.74
6号、第003.732号、第018.629号、第0
79.297号、第227,471号の教示するところ
に従って一般に構成できそして動作せられる。上記特許
および特許出願の教示するところを参考にされたい。
好ましい実施例において、各ノード12〜24は中央処
理ユニットセクションとランダムアクセスメモリユニッ
トセクションの両方を含む。後者は、同様のノードで主
として中央処理ユニットに関連付けられるけれども、別
のノードで中央処理ユニットによりアクセスされること
もできる。
図示の実施例の各ノードは、そのプロセッシング論理セ
クションとポートをインターフェースするのに供される
回路を含む。第1図を参照すると、例示のノード12は
、論理セクション42とボー)12a、12bおよび1
2cとの間にインターフェースを提供するインターフェ
ース回路40を含む。インターフェース回路40は、ア
ドレス動作信号およびデータ信号ならびにコマンド信号
を運ぶために多重化された内部パスライン44によって
プロセッシングセクションへ接続される。 コマンドま
たはデータ転送中、送信ノード内のインターフェース回
路40は、その関連付けられたプロセッシング論理セク
ション42が発生するアドレッシング信号をモニターす
る。これらの信号は、いずれのポートから通信を送るか
を決定する。たとえば、ノード14または16をアドレ
スするノード12により送られる通信は、回路40によ
り、ポート12aを通じバス26へと経路が定められ、
一方、アドレッシングノード22または24はポート1
2cを通じバス30の方へと経路が定められる。図示の
インターフェース回路40はまた、パスライン26.2
8および30を連続してモニターし、それらのバスが運
ぶ情報が、関連付けられたノード12へ向けられアドレ
スされたかどうかを決定する。もしそうであれば、回路
40はその情報をプロセッシングセクション42へ通す
本発明の好ましい実施例において、各インターフェース
セクション40内の論理が、関連付けられたノードから
の通信のために特定の出力ポートを決定する信号を発生
する。その論理は、送信ユニットおよび受信ユニットの
各々のノード数またはスロット識別子を表示するものを
入力信号としてとる。
第2図は、本発明により構成されたディジタルデータ処
理システムのノード間の二方向形相互接続を提供するス
パースバス配列体50を図示する。図示のものはノード
の内部構造を図示するものではない。
スパースバス配列体50は、それぞれ3つのポート52
a、52bおよび52c、−58a、58bおよび58
cを付帯した4つのノード52〜58を有する。ノード
52〜58は各ノード対間に2つの独立の通信路が存在
する態様で4つのバス60〜66により相互接続される
前述のように、相互接続配列体50のバスは、(1)各
ノードが2つのバスによりその他の各ノードと接続され
、(2)どの単一のノードもその他のすべてのノードと
単一のバスによっては接続されることはな(そして(3
)複数のバスのうちの少くとも一つのバスは3つのノー
ドへ接続されるように、いずれのノードもその他のいず
れのノードにも接続されるよう構成される。
構造体50のバスおよびポートの形態は以下の表の形式
で与えられる。前述のように、ノード52.58は、そ
れぞれ大文字rAJ〜rDJにより、ポート52 a 
〜58 a−52d〜58 dは、それぞれ小文字ra
J〜rcJで見出しが付けられた列により、そしてバス
60〜66は、それぞれ数字1〜4により表されている
表  2 ポート a         b         Cバスの数
(b)とノードの数(v)とポートの数(r)との間の
関係によっても特徴付けることができる。すなわち、 ノ     A               1  
       2         3B      
    1      2      4ド     
 C134 D          2      3      
4表2は、上述の態様の第2図に図示された対応するシ
ステムの形態を反映している。たと久ば、表2は、バス
#1がノードA、BおよびCを、それらのそれぞれのポ
ート「a」を通じて相互接続することを表し、または択
一的に第2図の対応する構造体は、バス60がノード5
2〜56をポート52a〜56aを通じて相互接続する
ことを示す。
図示の実施例は、関連の二方向形相互接続構造体の少く
とも一つ大きなりラスのメンバーであると理解される。
この知られるクラスは、独立したこうして、たとえば、
本発明のこの様相に従って構成されたシステムは、3つ
のポート、4つのノードおよび4つの独立のバス、4つ
のポート、7つのノードおよび7つの独立のバス、5つ
のポートおよび11個の独立のバスを有することが可能
である。
より一般的には、本発明のこの様相により構成されたシ
ステムは、独立したバスの数(b)とノードの数(v)
とポートの数(r)と相互接続の程度(n)との間の関
係が以下の式、 によって表現できる点で特徴がある。
一方向形相互接続システムについては、nは1であり、
二方向形システムについてはnは2であるなどである。
第1図および第2図に図示されそして表1および表2に
反映される小さな相互接続構造体は、試行錯誤を繰返す
ことによって「手作業」によってまたはコンピュータで
設計できるけれども、組み合わせ理論として知られる数
学の部門および特にブロック計画の分野で導かれる研究
の結果が、大きな相互接続構造体についての形態をより
迅速に誘導するのに使用できる。
ブロック計画研究は、各ブロックが正確にに個の個別の
対象物を包含し、それぞれ正確にr@の異なるブロック
で生じ、そして個別の対象物のいずれの対も正確にn個
のブロックで一緒に生ずるように、7個の個別の対象物
をb個のブロックに配列する問題に対し特定の解答を提
供するものと理解される。これらの解の組は「釣り合い
不完備ブロック計画」と呼ばれ、1939年発行の刊行
物rAnnals of EugenicsJ所収のポ
ーズ(Bose)によるron the constr
uction of BalancedIncompl
ete Block DesignsJと標題の付され
た論文、および1986年に第2版が発行された刊行物
r(:ombinatorial TheoryJでホ
ール・ジュニア(Hall、Jr、 )により議論され
ている。当業者であれば、それ以外について、式(1)
、(2)および(3)についての制約を満たすす、r、
vすべでの値についての解は現在知られていないことを
理解しよう。
これらブロック計画解法を相互接続配列形態に適用する
際に、変数Vはノードの数として、変数には単位バスあ
たりの負荷の数(すなわち、各バスが取り付けられると
ころのノードの数)として、変数すはバスの数として、
そして変数rはポートの数として取扱われることが確か
められた。
上述の解の部分集合が「対称」と呼ばれ、そしてv=b
そしてに=rという追加の制約を満たす。この部分集合
について、上記の式(1)〜(3)はそれぞれ b=  (rX  (r  −1)  )  +  1
       (4)b−(rX  (r−1)/2)
+1  (5)b=  (rx  (r−1)/n)+
1  (6)と表現される。
例として、ホール・ジュニアは、k=4、v=7および
n=2についての対称群を教示している。この解はバイ
ブレイン(複式)と呼ばれ、以下のように書かれる。
表  3 3 5  6 7 4 6  7  I 5 7  1 2 6 1  2 3 7 2  3 4 1 3  4 5 2 4  5  に の教示内容は本発明の実施に適用でき、たとえば、この
マトリックスの列をポート「aJ〜rd」と、行をノー
ドrA」〜「G」と、数字項目自体をパスライン「1」
〜「7」と指定することにより、二方向形スパース相互
接続構造体を誘導し、以下の相互接続表を発生する。
表  4 ポート a      b      Cd A     3     5     6     7
B     4     6     7     1
ノC5712 D6     1     2     3ドE   
 7    2    3    4F1     3
     4     5G2     4     
5     6表4は、上述の議論と首尾一貫し、第3
図に図示されるような相互接続構造体についての形態を
示すことができる。
本発明による別のスパースバス相互接続配列体が、対称
およびそれ以外のものの両方で、別の釣り合い不完備ブ
ロック計画解から同様に誘導できる。
開示の相互接続構造体の通信特性が、接続要素の物理的
特性の観点から特定のポートツウポート接続を再配列す
ることにより最適化できる。特に、第3図に図示される
スパースバス配列体を通ずる通信が、好ましくは、すべ
てのバスが実質的に等長であるよう配列形態を修正する
ことにより改善される。
このような修正が、−例としてプロトタイプシステムの
ポートおよびバスの試行錯誤的な再配列によりそして好
ましくは表1.2および4に表示されている形のマトリ
ックスの行および列の交互作用的な転換により行うこと
ができる。実際のポートおよびノードの間隔から計算で
きる対応する物理的システムのバス長さは最も最適な形
態を識別するために比較される。
こうして、たとえば、まず表4に対応する構造体を実施
するのに必要とされるバスの長さを計算し、表4以外の
別の形態について実行された計算の結果との比較のため
に、平均バス長さや標準偏差などの計算の結果を保持す
ることにより、バス長さが等しい最適な形態が見出され
るよう、コンピュータプログラムが設計できる。すなわ
ち、このようなプログラムが表の列raJと列rbJと
を交換できそして対応する構造体のためにバスの長さを
計算できる。もし最適であれば、これら新規な結果はも
との結果に代えて保持できる。列raJが順次列rcJ
と交換でき、別の計算および比較が実行され以下同様の
ことが繰り返される。この方法を使用し、表4に対応す
る2元相互接続された7ボ一ド4ノード形式のシステム
について最適な形態を決定するために、評価されるべき
可能なおおよそ120.000個の可能な組み合わせが
あることが解る。
上述の方法を使用して決定される最適な形態を表示する
マトリックスが、以下に表示されている。このマトリッ
クスに対応する構造体が第4図に図示されている。
表  5 ポート a      b      c      dAl 
     2     3     4B     2
     4     5     6ノCl    
 2    5    7D     2     3
     6   .7ドEl      3    
5    6F3     4     5     
7G1     4     6     7当業者で
あれば、多数の導体を有するバスを使用する第4図に図
示される形のスパースバス形態を実現するのを企図する
際の固有の困難性を理解しよう。このような例において
、第4図に図示される態様でポート自体ではな(各ポー
トの個別のビンを整列および接続することが所望される
。当業者であれば、上述の技術は、下にある接続要素の
どの物理的性質にも基き、スパースバス形態を最適化す
るのに適用できることを理解しよう。
第1図〜第4図に図示のスパースバス相互接続構造体は
「十分に分散化(populate) Jされている、
すなわち各バスは等しく負荷が与えられている。こうし
て、たとえば、第1図のマルチプロセッシングシステム
の7つのノードは、各々4つのノードを保持する7つの
バスの1方向形相互接続構造体を通じて結合され、第2
図のシステムの4つのノードは、各々3つのノードを保
持する4つのバスの二方向形相互接続構造体を通じて結
合される。これらのような相互接続構造体の伝送特性の
最適化が、どの一つのバスの伝送制限によっても制約さ
れない。こうしてたとえば、いずれの単一バスも他のバ
スよりも前に容量性の負荷制限を受けることはない。
当業者は、それにもかかわらず、これら十分に分散化さ
れた構造体が、実施例がここに開示された本発明の技術
思想内に包摂される種類に限られないことを理解しよう
。それどころか、図示の実施例の特性および特徴を有す
る構造体が、ノードが少ないものまたは多いものを含め
、本発明の技術思想内に包摂される。
第5図はこのようなマルチノードシステムの一例である
。わずか6つのノードA−Fを有するこのシステム80
は、第4図に図示した7ノード形システムのそれに似た
7要素形相互接続構造体を有する。しかし、ここで図示
のシステム80は、バスのすべてが同様の数のノードの
対応するポートを結合するのではないように構成される
。この2つのシステムは、第5図のシステム80の各ノ
ードのインターフェースセクションが、欠けている第7
ノードに向かう通信の導きないし経路付けを許容できな
いことを除いて、同様に動作する。実際に、システム8
0は第7ノードを収容するよう設計でき、この場合、ノ
ードのインタフェースセクションは追加ノードの方へ通
信を導(よう再度の可能化されねばならない。
別の例が第6図に図示されている。ここで、第4図に図
示されているシステムのインターフニス構造体は、この
もとの図示の内容で与えられている数の2倍である14
個のノードを有するマルチノードシステム90へ適用さ
れる。第6図は、前述の米国特許および米国特許出願に
より教示されるところに従い構成された対の冗長機能ユ
ニットを表示するノードA、A’とB、B’と・・・G
、G′を有する。たとえば、ノードAおよびA′が、同
一の入力信号を受信しそして実質的に同期してそして同
時に動作し、同一の出力信号を発生するよう、システム
のそれ以外のノードへ結合される。こうして、第4図お
よび第6図の両方に図示されるシステムにより特徴付け
られる2元相互接続構造体は故障許容形通信路を提供す
るが、第6図のシステムはさらに故障許容プロセッシン
グ能力をも提供する。
ここに開示しそして図示した実施例は例示に過ぎず、開
示した特徴の種々の組み合わせを使用する別のシステム
もまた本発明の技術思想に包摂されるべきものであるこ
とは当業者には明かであろう。たとえば、3元および4
元などの相互接続の程度が3以上のスパースバスシステ
ムや、現在知られる釣り合い不完備ブロック計画解から
誘導されない形態のスパースバス相互接続システムや実
質的に同一のバス長さを持つことによるもの以外の方法
で通信を改善するよう最適化されるスパースバス相互接
続システム等が考太られる。
【図面の簡単な説明】
第1図は、本発明のディジタルデータ処理システムのノ
ードを結合する一元相互接続バス配列の模式図である。 第2図は、本発明のディジタルデータ処理システムの4
つのノード間に二元相互接続を提供するスパースバス配
列の模式図である。 第3図は、本発明のディジタルデータ処理システムの7
つのノード間に二元相互接続を提供するスパースバス配
列の模式図である。 第4図は、パスラインが実質的に同じ長さであるよう最
適化された第3図に図示した配列の好ましい形態の模式
図である。 第5図は、第4図に図示されるのと同様ではあるが、6
つのノードしか有していないスパースバス配列を付帯し
たディジタルデータプロセッサの模式図である。 第6図は、第4図のそれと同様に構成されたスパースバ
ス配列を有する冗長機能ユニットを付帯したディジタル
データプロセッサの模式図である。

Claims (1)

  1. 【特許請求の範囲】 (1)情報表示信号を処理するための少くとも一つの中
    央処理手段と、情報表示信号を格納および/または検索
    するためのメモリ手段と、周辺装置との通信を制御する
    ための周辺制御手段とを含むv個のノード(vは3個ま
    たはそれ以上の整数である)を有するディジタルデータ
    処理システムにおいて、 A.他のそれぞれのバス手段における通信とは独立して
    ノード間で情報表示信号の通信を行うために該ノードの
    3個またはそれ以上に関連付けられそして結合されるそ
    れぞれのb個のバス手段において、該b個のバス手段は
    、 i)各ノードが少くともn個の該バス手 段により他のそれぞれのノードと接続され、ii)いず
    れの単一ノードも単一のバス手 段によりその他のすべてのノードには接続されず、 iii)前記b個のバス手段の少くとも一つは前記ノー
    ドの少くとも3つまたはそれ以上に接続されるよう構成
    されたb個のバス手段と、B.前記ノードは、ノードと
    バス手段との間に結合インターフェースを提供するため
    、ノードとその関連付けられたバス手段の一つとにそれ
    ぞれ接続されたr個のポートをそれぞれ有し且つC.b
    、nおよびrは正の整数であることにより特徴付けられ
    たディジタルデータ処理システム。 (2)bは、数値的に (r×v)/{n×(v−1)+1}/r に等しいことを特徴とする請求項1に記載のディジタル
    データ処理システム。 (3)前記b個のバス手段は、釣り合い不完備ブロック
    計画から誘導される形態で前記ポート手段と接続されて
    いることを特徴とする請求項2に記載のディジタルデー
    タ処理システム。 (4)nは1に等しいことを特徴とする請求項2に記載
    のディジタルデータ処理システム。 (5)前記バス手段のそれぞれは同数の前記ポート手段
    と接続されていることを特徴とする請求項4に記載のデ
    ィジタルデータ処理システム。 (6)nは1に等しくそしてbは数値的に(r×(r−
    1))+1に等しいことを特徴とする請求項1に記載の
    ディジタルデータ処理システム。 (7)前記バス手段のそれぞれは同数の前記ポート手段
    と接続されていることを特徴とする請求項6に記載のデ
    ィジタルデータ処理システム。 (8)前記b個のバス手段は、対称釣り合い不完備ブロ
    ック計画から誘導される形態で前記ポート手段と接続さ
    れていることを特徴とする請求項6に記載のディジタル
    データ処理システム。 (9)nは2に等しいことを特徴とする請求項2に記載
    のディジタルデータ処理システム。 (10)少くとも一つの前記バス手段は、別のバス手段
    とは異なる数の前記ポート手段と接続されていることを
    特徴とする請求項9に記載のディジタルデータ処理シス
    テム。 (11)前記b個のバス手段は、各ノードが、その他の
    それぞれのノードへ少くとも2つのバス手段により接続
    されるよう構成されていることを特徴とする請求項9に
    記載のディジタルデータ処理システム。 (12)前記各ノードは、正確に2つのバス手段により
    その他のそれぞれのノードへ接続されていることを特徴
    とする請求項11に記載のディジタルデータ処理システ
    ム。 (13)前記b個のバス手段は実質的に同様の長さであ
    ることを特徴とする請求項9に記載のディジタルデータ
    処理システム。 (14)nは2に等しくそしてbは数値的に(r×(r
    −1)/2)+1に等しいことを特徴とする請求項1に
    記載のディジタルデータ処理システム。 (15)少くとも一つの前記バス手段は、別のバス手段
    とは異なる数の前記ポート手段と接続されていることを
    特徴とする請求項14に記載のディジタルデータ処理シ
    ステム。 (16)前記b個のバス手段は、各ノードが、その他の
    それぞれのノードへ少くとも2つのバス手段により接続
    されるよう構成されていることを特徴とする請求項14
    に記載のディジタルデータ処理システム。 (17)前記b個のバス手段は、少くとも一つの選択さ
    れたノードが、該選択されたノードおよびその他のノー
    ドのそれぞれの少くとも一つのポートが互いに情報表示
    信号を同等に受信するよう、該少くとも一つの選択され
    たノードがその他の少くとも一つのノードへ結合される
    よう構成されていることを特徴とする請求項16に記載
    のディジタルデータ処理システム。 (18)前記各ノードは、正確に2つのバス手段により
    その他のそれぞれのノードへ接続されていることを特徴
    とする請求項14に記載のディジタルデータ処理システ
    ム。 (19)前記b個のバス手段は実質的に同様の長さであ
    ることを特徴とする請求項1に記載のディジタルデータ
    処理システム。 (20)前記b個のバス手段は、対称釣り合い不完備ブ
    ロック計画から誘導される形態で前記ポート手段と接続
    されていることを特徴とする請求項14に記載のディジ
    タルデータ処理システム。 (21)それぞれ選択された動作を実行するためのv個
    のノード(ここでvは3またはそれ以上の整数である)
    を有するマルチノードシステムにおいて、 A.他のそれぞれの接続手段における通信とは独立して
    ノードを通信状態に置くために、該ノードの3つまたは
    それ以上に関連付けられそして結合されるそれぞれのb
    個の接続手段において、該b個の接続手段は、 i)各ノードが少くともn個の該接続手 段により他のそれぞれのノードと接続され、ii)いず
    れの単一ノードも単一の接続手 段によりその他のすべてのノードには接続されず、 iii)前記b個の接続手段の少くとも一つは前記ノー
    ドの少くとも3つまたはそれ以上に接続されるよう構成
    されたb個の接続手段と、B.前記ノードは、ノードと
    接続手段との間に結合インターフェースを提供するため
    、ノードとその関連付けられたバス手段の一つとにそれ
    ぞれ接続されたr個のポートをそれぞれ有し且つC.b
    、nおよびrは正の整数であることにより特徴付けられ
    たマルチノードシステム。 (22)bは、数値的に (r×v)/{n×(v−1)+1}/r に等しいことを特徴とする請求項21に記載のマルチノ
    ードシステム。 (23)前記b個の接続手段は、釣り合い不完備ブロッ
    ク計画から誘導される形態で前記ポート手段と接続され
    ていることを特徴とする請求項22に記載のマルチノー
    ドシステム。 (24)nは1に等しいことを特徴とする請求項22に
    記載のマルチノードシステム。 (25)少くとも一つの前記接続手段は、別の接続手段
    とは異なる数の前記ポート手段と接続されていることを
    特徴とする請求項24に記載のマルチノードシステム。 (26)nは1に等しくそしてbは数値的に(r×(r
    −1))+1に等しいことを特徴とする請求項21に記
    載のマルチノードシステム。 (27)少くとも一つの前記接続手段は、別の接続手段
    とは異なる数の前記ポート手段と接続されていることを
    特徴とする請求項26に記載のマルチノードシステム。 (28)前記b個の接続手段は、対称釣り合い不完備ブ
    ロック計画から誘導される形態で接続されていることを
    特徴とする請求項26に記載のマルチノードシステム。 (29)nは2に等しいことを特徴とする請求項22に
    記載のマルチノードシステム。 (30)各接続手段は同数の前記ポート手段と接続され
    ている請求項29に記載のマルチノードシステム。 (31)前記b個の接続手段は、各ノードが、その他の
    それぞれのノードへ少くとも2つの接続手段により接続
    されるよう構成されていることを特徴とする請求項29
    に記載のマルチノードシステム。 (32)前記b個の接続手段は、少くとも一つの選択さ
    れたノードが、該選択されたノードおよびその他のノー
    ドのそれぞれの少くとも一つのポートが互いに通信を同
    等に受信するよう、該少くとも一つの選択されたノード
    がその他の少くとも一つのノードへ結合されるよう構成
    されていることを特徴とする請求項31に記載のマルチ
    ノードシステム。 (33)前記各ノードは、正確に2つの接続手段により
    その他のそれぞれのノードへ接続されていることを特徴
    とする請求項29に記載のマルチノードシステム。 (34)前記b個の接続手段は実質的に同様の長さであ
    ることを特徴とする請求項21に記載のマルチノードシ
    ステム。 (35)nは2に等しくそしてbは数値的に(r×(r
    −1)/2)+1に等しいことを特徴とする請求項23
    に記載のマルチノードシステム。 (36)各前記接続手段は、通信のために、同数の前記
    ポート手段と接続されていることを特徴とする請求項3
    6に記載のマルチノードシステム。 (37)前記b個の接続手段は、各ノードが、通信のた
    めに、その他のそれぞれのノードへ少くとも2つのバス
    手段により接続されるよう構成されていることを特徴と
    する請求項35に記載のマルチノードシステム。 (38)前記各ノードは、通信のために、正確に2つの
    接続手段によりその他のそれぞれのノードへ接続されて
    いることを特徴とする請求項37に記載のマルチノード
    システム。(39)A.前記b個の接続手段の各々は、
    その通信に影響を与える物理的性質を有し、B.前記b
    個の接続手段は、該物理的性質 について、該接続手段での通信を最適化するよう構成さ
    れている請求項21に記載のマルチノードシステム。 (40)前記b個の接続手段は、対称釣り合い不完備ブ
    ロック計画から誘導される形態で前記ポート手段と接続
    されていることを特徴とする請求項35に記載のマルチ
    ノードシステム。
JP2130098A 1989-05-19 1990-05-19 最適化された相互接続ネットワーク Pending JPH0311455A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35413989A 1989-05-19 1989-05-19
US354139 1989-05-19

Publications (1)

Publication Number Publication Date
JPH0311455A true JPH0311455A (ja) 1991-01-18

Family

ID=23392024

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2130098A Pending JPH0311455A (ja) 1989-05-19 1990-05-19 最適化された相互接続ネットワーク
JP005544U Pending JP2000000064U (ja) 1989-05-19 1999-07-26 最適化された相互接続ネットワ―ク

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP005544U Pending JP2000000064U (ja) 1989-05-19 1999-07-26 最適化された相互接続ネットワ―ク

Country Status (5)

Country Link
EP (1) EP0398678B1 (ja)
JP (2) JPH0311455A (ja)
AT (1) ATE155265T1 (ja)
CA (1) CA2016193A1 (ja)
DE (1) DE69031011T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738514B2 (ja) * 2009-07-13 2011-08-03 智基 杉本 収納かご

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2470996B1 (fr) * 1979-11-30 1986-01-31 Quinquis Jean Paul Perfectionnements aux systemes electroniques multiprocesseurs destines au traitement de donnees numeriques et logiques
US4931922A (en) * 1981-10-01 1990-06-05 Stratus Computer, Inc. Method and apparatus for monitoring peripheral device communications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738514B2 (ja) * 2009-07-13 2011-08-03 智基 杉本 収納かご

Also Published As

Publication number Publication date
DE69031011D1 (de) 1997-08-14
CA2016193A1 (en) 1990-11-19
ATE155265T1 (de) 1997-07-15
EP0398678A2 (en) 1990-11-22
JP2000000064U (ja) 2000-08-11
DE69031011T2 (de) 1998-02-19
EP0398678B1 (en) 1997-07-09
EP0398678A3 (en) 1992-09-02

Similar Documents

Publication Publication Date Title
US5243704A (en) Optimized interconnect networks
US5303383A (en) Multiprocessor computer system
JP2558393B2 (ja) 多重クラスタ信号プロセッサ
US6504841B1 (en) Three-dimensional interconnection geometries for multi-stage switching networks using flexible ribbon cable connection between multiple planes
US6052752A (en) Hierarchical dual bus architecture for use in an electronic switching system employing a distributed control architecture
USRE44342E1 (en) Bus architecture employing varying width uni-directional command bus
US6557069B1 (en) Processor-memory bus architecture for supporting multiple processors
US5594918A (en) Parallel computer system providing multi-ported intelligent memory
US4985830A (en) Interprocessor bus switching system for simultaneous communication in plural bus parallel processing system
US5053942A (en) Bit-sliced cross-connect chip having a tree topology of arbitration cells for connecting memory modules to processors in a multiprocessor system
US5630162A (en) Array processor dotted communication network based on H-DOTs
US5379440A (en) Parallel processor with array of clustered processing elements having inputs seperate from outputs and outputs limited to a maximum of two per dimension
JPH03500585A (ja) トロイダル接続された分布記憶装置型並列計算機のための増強された入出力アーキテクチャ
JP2533223B2 (ja) 多段通信ネットワ―ク
WO2012130134A1 (zh) 计算机系统
JP2658397B2 (ja) マルチプロセッサシステム
WO2022179105A1 (zh) 一种多路服务器及多路服务器信号互联系统
Wittie Efficient message routing in mega-micro-computer networks
JPH0635874A (ja) 並列プロセッサ
US20040078093A1 (en) Array-type processor
JPH0844683A (ja) フォールト・トレラント・プロセッサ相互間ネットワークを備えた大規模マルチプロセッサ・システム
US5142686A (en) Multiprocessor system having processors and switches with each pair of processors connected through a single switch using Latin square matrix
JPH0311455A (ja) 最適化された相互接続ネットワーク
US5264842A (en) Generalized usage of switch connections with wait chain
JP3463558B2 (ja) クロスバスイッチ、サブクロスバスイッチユニット、並列計算機、電話交換機及びフレームデータ交換機