JPH0311448A - Direct memory access control system - Google Patents

Direct memory access control system

Info

Publication number
JPH0311448A
JPH0311448A JP14533889A JP14533889A JPH0311448A JP H0311448 A JPH0311448 A JP H0311448A JP 14533889 A JP14533889 A JP 14533889A JP 14533889 A JP14533889 A JP 14533889A JP H0311448 A JPH0311448 A JP H0311448A
Authority
JP
Japan
Prior art keywords
transfer
word
data
signal
dma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14533889A
Other languages
Japanese (ja)
Inventor
Hideki Kamimaki
秀樹 神牧
Nobuo Tsuchiya
土谷 信雄
Kiyokazu Nishioka
清和 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP14533889A priority Critical patent/JPH0311448A/en
Publication of JPH0311448A publication Critical patent/JPH0311448A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

PURPOSE:To transfer word data similarly to byte data without complicating configuration by controlling the transfer bit width of data to be direct-memory- access (DMA)-transferred by a word transfer mode setting register. CONSTITUTION:By the set value of the transfer bit width of transfer bit data by the word transfer mode setting register 2 and a DACK signal for DMA operation recognition from a DMA controller 1, an address switching control signal is outputted from a word transfer address switching control signal generating part 4, and an output address control signal is controlled. Thus, the DMA transfer data bit width is easily changed, and the word data can be DMA- transferred similarly to the byte data without complicating the circuit configuration.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、DMA(ダイレクト・メそり・アクセス)転
送制御回路に関し、DMAコントローラのメモ!J −
I / 0間転送モードにおいて、16ビツトのワード
データ転送を行なう方式に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a DMA (Direct Method Access) transfer control circuit, and relates to a DMA controller memo! J-
This invention relates to a method for transferring 16-bit word data in I/0 transfer mode.

〔従来の技術〕[Conventional technology]

従来では、DMA:lントローラ(NFiCuPD82
57相当)t−1つだけ使用したシステムにおいてはメ
モリーx10 間データ転送モードでのワードデータ転
送は行なわれておらず、バイト転送しか行なわれていな
い。
Conventionally, a DMA:l controller (NFiCuPD82
In a system using only t-1 (equivalent to 57), word data transfer in the inter-memory x10 data transfer mode is not performed, but only byte transfer is performed.

従来のDMAコントローラを用いたシステム構成を第6
図に示す。DMAコントローラを用い念システムは、C
PTJ61、周辺I10デバイス62、DMAコントロ
ーラ63から構成される。DMAコントローラ63が、
周辺I10デバイス62からのDMA転送要求DREq
信号を受は取ると、DMAコントローラ63は、CPT
J61にHOLD信号を入力し、バスの譲渡を要求する
The sixth system configuration using a conventional DMA controller
As shown in the figure. The system using the DMA controller is C
It is composed of a PTJ 61, a peripheral I10 device 62, and a DMA controller 63. The DMA controller 63 is
DMA transfer request DREq from peripheral I10 device 62
Upon receiving the signal, the DMA controller 63
A HOLD signal is input to J61 to request transfer of the bus.

CPIJ61は、HOLDが可能となった時点で、DM
Aコントローラ63にHLDA信号を返す。
CPIJ61 will DM as soon as HOLD becomes possible.
The HLDA signal is returned to the A controller 63.

DMAコントローラ63はCPtj 61からのHLD
A信号を受は取、9、DMAアクノリッジ信号のDAC
Ki号を、周辺I / Oデバイス62に入力し、DM
A転送を開始する。
DMA controller 63 is HLD from CPtj 61
Receive and receive A signal, 9, DMA acknowledge signal DAC
Ki number is input to the peripheral I/O device 62, and the DM
Start A transfer.

D)JAコントローラ65は、I10デバイスに対レア
ドレスとコマンド48号を出してデータを読み書きする
。この動作をDMAコントローラ63はくり返し実行す
る。DMAコントローラ63は、データをメモリへ書き
込む際、アドレス番地を順にインクリメントまたはデク
リメントする機能や、前もってプログラミングされた転
送数だけ転送し九ら終了する機能を持つ。インテルのD
MAコントローラとしては、8ビツト系の8237Aが
用意されている。8257Aを80860MINモード
で使用する場合は、8257Aのアドレスを拡張するレ
ジスタを外付けで対応したシ、MAXモードでは、RQ
/a TとHOLD/HLDAの変換回路を使うかバス
コンバータを使用しなければならない。
D) The JA controller 65 issues a pair address and command No. 48 to the I10 device to read and write data. The DMA controller 63 repeatedly executes this operation. The DMA controller 63 has a function of sequentially incrementing or decrementing address addresses when writing data to the memory, and a function of transferring a preprogrammed number of transfers and then completing the transfer. Intel's D
An 8-bit 8237A is available as the MA controller. When using the 8257A in 80860 MIN mode, an external register is required to extend the 8257A's address.In MAX mode, the RQ
/a You must use a T and HOLD/HLDA conversion circuit or use a bus converter.

なお関連した従来技術は、CQ出版社発行の「インタフ
ェースj1?87・10.に記載されている。
The related prior art is described in "Interface j1?87.10." published by CQ Publishing.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、DMAコントローラ(以下DMACと
称す)のメモリーI10間転送モードを利用した場合、
1つのDMAコントローラでは、ワード転送は行なわれ
ておらず、バイト転送しか行なわれていない。
In the above conventional technology, when the memory I10 transfer mode of the DMA controller (hereinafter referred to as DMAC) is used,
One DMA controller does not perform word transfers, but only byte transfers.

また、アドレス拡張の念めには、外付けのバッファを必
要とし、複雑な回路構成になるという問題点があった。
In addition, address expansion requires an external buffer, resulting in a complicated circuit configuration.

本発明は、このような従来の問題点を解決したもので1
つのDMACの周辺に簡単なノ1−ドウエアを追加する
ことにより、DMACのメモリーI10間転送モードで
、DMACからのDMAアクノリッジ信号(以下DAC
K信号と称す)を利用することにより、16ビツトのD
MAデータ転送を4クロツクサイクルで行なえるように
したDMA制御方式を提供することにある。
The present invention solves these conventional problems and has the following features:
By adding simple hardware around two DMACs, the DMA acknowledge signal (hereinafter referred to as DAC) from the DMAC can be
By using the 16-bit D
The object of the present invention is to provide a DMA control method that allows MA data transfer to be performed in four clock cycles.

又、ワード転送モードレジスタを設けることによp、D
MACにつながる4チヤンネルのZ / 0デバイスの
データバスのビット数を容易に設定することが可能とな
る。これによ、り、x7oデバイスのデータバス幅の変
化にかかわらずこのレジスタを設定することにより対応
可能にすることを目的とする。
Also, by providing a word transfer mode register, p, D
It becomes possible to easily set the number of bits of the data bus of the 4-channel Z/0 device connected to the MAC. The purpose of this is to make it possible to respond to changes in the data bus width of the x7o device by setting this register.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために、メモリー1 / 0間転送
モードを有するDMACを使用して、メそソー110間
のワードデータ転送を行なうDMA転送制御回路におい
て、前記DMACから出力されるIloへ04チャンネ
ル0DACK信号とDMAワード転送モード設定レジス
タから出力される4ビツトのデータ信号とからバイトデ
ータ転送時とワードデータ転送時のDMACからの出力
アドレス切換制御信号を生成するワード転送制御信号生
成手段と、 前記DMACから出力されるアドレスをバイトデータ転
送時とワードデータ転送時で出力アドレスを前記ワード
転送制御信号で切換える手段とを設は念ものである。
In order to achieve the above object, in a DMA transfer control circuit that transfers word data between memory 110 using a DMAC having a memory 1/0 transfer mode, 04 channels to Ilo output from the DMAC are used. word transfer control signal generation means for generating an output address switching control signal from the DMAC during byte data transfer and word data transfer from the 0DACK signal and the 4-bit data signal output from the DMA word transfer mode setting register; It is a good idea to provide means for switching the address output from the DMAC at the time of byte data transfer and at the time of word data transfer using the word transfer control signal.

t7’h、前記DMACから出力される工10デバイス
への4チャンネル0DAGK信号に対応した4ビツトの
情報をリード・ライトする手段として、前記DMAワー
ド転送モードレジスタを設ける。
At t7'h, the DMA word transfer mode register is provided as means for reading and writing 4-bit information corresponding to the 4-channel 0DAGK signal output from the DMAC to the 10 devices.

〔作用〕 DMAコントローラの動作モードをメモリーI10間デ
ータ転送モードとし、16ビツトのI10デバイスとメ
モリとの間のDMAデータ転送時にワード転送モード状
態設定レジスタにI10データバス幅が16ビツトであ
ることを設定してDMACを起動すると、DMACのメ
モリーし旬間転送サイクルにおいてDMACから出力さ
れる16ビツ) x7o−y’バイスへの4チャンネル
0DAOK信号とワード転送モード状態設定レジスタか
らの4ビツトのデータ信号とによりアドレスバスにワー
ドデータ転送のアドレスが出力されるように動作する。
[Operation] Set the operation mode of the DMA controller to memory I10 data transfer mode, and set the word transfer mode state setting register to indicate that the I10 data bus width is 16 bits during DMA data transfer between the 16-bit I10 device and the memory. When the DMAC is configured and activated, the 4-channel 0DAOK signal to the x7o-y' device and the 4-bit data signal from the word transfer mode status setting register are sent to the DMAC memory and output from the DMAC during the current transfer cycle. This operates so that the address for word data transfer is output to the address bus.

それによりてDMAのワードデータ転送時に、ワード転
送用アドレスを出力するようKなるので、誤動作するこ
とがない。
As a result, when the DMA word data is transferred, the address for word transfer is outputted, thereby preventing malfunction.

また、ワード転送モード状態設定レジスタによJ、DM
A転送を使用するI10デバイスをレジスタをリード−
ライトすることにより、設定することができる。
Also, the word transfer mode status setting register is set to J, DM.
Read register of I10 device using A transfer -
It can be set by writing.

〔実施例〕〔Example〕

以下、本発明の実施例を口面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the oral surface.

第1図は本発明の一実施例の要部を示すブロック図であ
る。同図において、DMAC(例えば−PD8257)
1と、DMAデータ転送の種類が、バイト(8ピツト)
転送であるか、ワード(16ピツト)転送であるかを設
定するワード転送モード設定レジスタ2と、バイト転送
時とワード転送時の出力アドレスを切換制御する出力ア
ドレス制御部3と、DMACからの4チャンネル0DA
GK信号とワード転送モード設定レジスタからの各チャ
ンネルに対応し念データ信号からワード転送アドレス切
換制御信号を生成するワード転送アドレス切換制御信号
生成部4から構成される。尚第1図のDACKnN信号
は、負論理のDMAアクノリッジ信号で本実施例では、
4チヤンネルのDACK5N%DACK2N%DACK
IN、DACKO)iである。W’l’RN8信号は、
ワード転送アドレス切換制御信号である。A15:O信
号は、DMACからの16ビツトのアドレス出力信号で
ある。又SA15 :O,BHIN信号は、バイト転送
時とワード転送時で切換えられるメモリへのアドレス出
力信号である。
FIG. 1 is a block diagram showing the main parts of an embodiment of the present invention. In the same figure, DMAC (for example -PD8257)
1 and the type of DMA data transfer is byte (8 pits)
A word transfer mode setting register 2 that sets whether it is a transfer or a word (16 pit) transfer, an output address control section 3 that switches and controls the output address during byte transfer and word transfer, and 4 from the DMAC. Channel 0DA
It is comprised of a word transfer address switching control signal generating section 4 that generates a word transfer address switching control signal from the GK signal and the virtual data signal corresponding to each channel from the word transfer mode setting register. Note that the DACKnN signal in FIG. 1 is a negative logic DMA acknowledge signal, and in this embodiment,
4 channel DACK5N%DACK2N%DACK
IN, DACKO)i. W'l'RN8 signal is
This is a word transfer address switching control signal. The A15:O signal is a 16-bit address output signal from the DMAC. The SA15:O, BHIN signal is an address output signal to the memory that is switched between byte transfer and word transfer.

第2図は、第1図のワード転送アドレス切換制御信号生
成部4の詳細論理図である。第2図を用いてワード転送
アドレス切換制御信号生成部の説明をする。このワード
転送アドレス切換制御信号生成部は第1図のDMACl
からの4チヤンネルの負論理ODA CK倍信号、ワー
ド転送モード設定レジスタのデータ信号から負論理のワ
ード転送切換制御信号WTRNS信号を生成する様に動
作する。ワード転送モード設定レジスタの26各ビツト
の設定値は、バイトデータ転送の時molであシ、ワー
ドデータ転送時は1111である。4チヤンネルのDA
CK信号が謔O1で、DMAデータ転送が要求された場
合、ワード転送モード設定レジスタが1+1mに設定し
てあれば、21のAND回路出力は111であシ、4つ
のAND回路のうち1つでも需1曽であれば、22ON
OR回路の出力WTRN8信号はIOIとな)、ワード
データ転送を表わす制御信号を生成する。
FIG. 2 is a detailed logic diagram of the word transfer address switching control signal generation section 4 of FIG. 1. The word transfer address switching control signal generation section will be explained using FIG. This word transfer address switching control signal generation section is DMACl in FIG.
It operates to generate a negative logic word transfer switching control signal WTRNS signal from the four-channel negative logic ODA CK multiplied signal and the data signal of the word transfer mode setting register. The set value of each of the 26 bits in the word transfer mode setting register is mol when transferring byte data, and is 1111 when transferring word data. 4 channel DA
When the CK signal is O1 and DMA data transfer is requested, if the word transfer mode setting register is set to 1+1m, the AND circuit output of 21 is 111, and even one of the four AND circuits If demand is 1, then 22ON
The output WTRN8 signal of the OR circuit (IOI) generates a control signal representing word data transfer.

第5図は第1図の出力アドレス制御部5の詳細図である
。31は、DMACからの上位15ビット出力アドレス
制御部である。52はAOアドレスとBHliNの制御
部である。!13のインバータはAO倍信号反転してB
HIN信号を生成するものである。これらの制御部は、
第2図のワード転送アドレス切換制御信号VTRN5信
号によって制御される。VTRN5信号が一〇嘗の時、
ワードデータ転送であJ)Il[lの時、バイトデータ
転送である。とれらの出力アドレスを表にまとめたのが
後述する表1である。BHI!N信号は、上位ビットイ
ネーブル信号でありワードデータ転送時K”O”となシ
、バイト転送時KAOO値をとる。
FIG. 5 is a detailed diagram of the output address control section 5 of FIG. 1. 31 is an upper 15-bit output address control unit from the DMAC. 52 is an AO address and BHliN control unit. ! Inverter 13 inverts the AO times signal and outputs B
It generates a HIN signal. These controls are
It is controlled by the word transfer address switching control signal VTRN5 signal in FIG. When the VTRN5 signal was 10 years old,
When it is a word data transfer and Il[l, it is a byte data transfer. Table 1, which will be described later, summarizes these output addresses. BHI! The N signal is an upper bit enable signal, and takes the value K"O" when transferring word data, and takes the value KAOO when transferring byte.

第4図は、DMAワード転送時のメイ建ングチャート図
を示す。DMACLK信号はDMAClへの入力CLK
信号であり、COBM信号は、コマンド出力イネーブル
信号であJ)、DACKnN信号は4チヤンネルのDM
Aアクノリッジ信号であシ、コマンド信号は、I10リ
ード、I10ライトのコマンド信号である。図で示した
様に、 DACICnN信号の立ち下がシのタイミング
でワード転送用のアドレスを有効にし、その後にコマン
ド信号をアクティブにするため、ワード転送用のアドレ
スのデータを工10デバイスがメモリに書き込んだシ、
逆にメモリから読み込むことがバイト転送時と同様に4
クロツクサイクルで可能であるという効果がある。
FIG. 4 shows a main construction chart during DMA word transfer. DMACLK signal is input CLK to DMACl
The COBM signal is a command output enable signal (J), and the DACKnN signal is a 4-channel DM signal.
The A acknowledge signal is the command signal for I10 read and I10 write. As shown in the figure, in order to enable the address for word transfer at the falling edge of the DACICnN signal and then activate the command signal, the data at the address for word transfer is stored in the memory by the 10 devices. The written word,
Conversely, reading from memory requires 4
This has the advantage of being possible with clock cycles.

又、リード・ライト可能なワード転送モード設定レジス
タ2により、DMA転送を要求するI10デバイスのデ
ータバス幅を容易に設定できるという効果がある。この
ワード転送モード設定レジスタ201例を第5因を用い
て説明する。ワード転送モード設定レジスタは、51〜
5404つのRBSTjT付Dfiフリッグフロップ(
以下フリップフロップと称す)で構成される。各7リツ
プ70ツブの動作衣を後述の表2に示す。各フリップフ
ロップのCP大入力コマンド信号であるl0WN信号が
入力され、TI大入力は、フリップ70ツグのq出力が
入力され、TE大入力は、ワード転送モード設定レジス
タの一〇−アクティブのC8傷号が入力されている。こ
のワード転送モード設定レジスタは、リード拳ライト可
能であシ、各ビットの構成は、後述の表3に示す通シで
ある。初期値は各ビットとも ll01でありバイト転
送モードを示す。これらのビットは、BIO8でシステ
ム立ち上げ時に設定することも可能である。
Furthermore, the readable/writable word transfer mode setting register 2 has the advantage that the data bus width of the I10 device requesting DMA transfer can be easily set. An example of this word transfer mode setting register 201 will be explained using the fifth factor. The word transfer mode setting register is 51~
540 Dfi flip-flop with 4 RBSTjT (
(hereinafter referred to as a flip-flop). The working clothes for each 7-rips and 70-tubes are shown in Table 2 below. The l0WN signal, which is the CP large input command signal of each flip-flop, is input, the TI large input receives the q output of the flip 70, and the TE large input receives the word transfer mode setting register 10-active C8 scratch. number has been entered. This word transfer mode setting register is readable and writable, and the configuration of each bit is as shown in Table 3 below. The initial value of each bit is ll01, indicating byte transfer mode. These bits can also be set in BIO8 at system startup.

このワード転送モード設定レジスタをリードする時には
、常に各7リツプ7αツグから、データが保持されてい
るので、前記C8信号をアクティブにすることにより、
読むことができる。また、このワード転送モード設定レ
ジスタにライトする時は、前記CB倍信号アクティブに
し、l0WN信号の立ち上がシエッジで新しいデータを
保持することができる。リセット時には、各ビット共、
初期値と同じ1101に設定される。
When reading this word transfer mode setting register, data is always held from each 7lip 7α, so by activating the C8 signal,
Can read. Furthermore, when writing to this word transfer mode setting register, the CB double signal is made active, and new data can be held at the rising edge of the 10WN signal. At reset, each bit
It is set to 1101, which is the same as the initial value.

表   1 表 表   4 〔発明の効果〕 以上説明したように、本発明によれば、DMAコント−
−2のメモ+J−I / 0間転送モードにおいて、ワ
ードデータ転送を、バイトデータ転送と同じ4クロツク
サイクルで、行なうことができるので、従来のように、
ワードデータ転送o−hめに複雑な回1il)構成をす
る必要がなく、簡単なワード転送モードレジスタと周辺
回路により構成できるという効果がある。
Table 1 Table 4 [Effects of the Invention] As explained above, according to the present invention, the DMA control
In the -2 memo+J-I/0 transfer mode, word data transfer can be performed in the same 4 clock cycles as byte data transfer.
There is an advantage that there is no need for a complicated circuit configuration for word data transfer, and it can be configured using a simple word transfer mode register and peripheral circuits.

まな、ワードモード転送設定レジスタにより、DMA転
送を要求するI10デバイスのデータ転送ビット幅を容
易に設定できるという効果がある。
Additionally, the word mode transfer setting register has the effect of easily setting the data transfer bit width of the I10 device requesting DMA transfer.

【図面の簡単な説明】[Brief explanation of drawings]

表 第1図は本発明の一実施例の要部を示すブロック図、第
2図は、ワード転送アドレス切換制御信号生成部の詳細
論理図、第3図は、出力アドレス制御部の詳細図、第4
図は、ワード転送時のタイをングチャート図、第5図は
ワード転送モード設定レジスタの詳細図、第6図は従来
のワード転送時のDMACの構成図、である。 1・・・・・・DMAC,2・・・・・・ワード転送モ
ード設定レジスタ、  3・・・・・・出力アドレス制
御部、  4・・・・・・ワード転送アドレス切換制御
信号生成部。
Table 1 is a block diagram showing the main parts of an embodiment of the present invention, FIG. 2 is a detailed logic diagram of the word transfer address switching control signal generation section, and FIG. 3 is a detailed diagram of the output address control section. Fourth
5 is a tying chart during word transfer, FIG. 5 is a detailed view of a word transfer mode setting register, and FIG. 6 is a configuration diagram of a conventional DMAC during word transfer. 1...DMAC, 2...Word transfer mode setting register, 3...Output address control section, 4...Word transfer address switching control signal generation section.

Claims (1)

【特許請求の範囲】[Claims] 1.メモリとマイクロプロセッサユニット周辺の入出力
デバイスとの間でデータを直接転送する機能を持つDM
A(ダイレクトメモリアクセス)コントローラを使用し
て、データバス幅の異なる複数の入出力デバイスの中の
任意のデバイスとメモリとの間のデータ転送を行うDM
A転送制御回路において、 転送するデータバス幅を設定するワード転送モード設定
レジスタと、DMAオペレーションを認識するために前
記DMAコントローラが出力するDACK信号と前記ワ
ード転送モード設定レジスタに設定した情報とから、出
力するアドレスを切換え制御する信号を生成するワード
転送アドレス切換制御信号生成部と、前記ワード転送ア
ドレス切換制御信号生成部からの制御信号によりアドレ
スを、前記ワード転送モード設定レジスタに設定したデ
ータ転送バス幅に応じて切換えるアドレス切換回路と、
を具備し、前記DACK信号により転送対象とする入出
力デバイスのデータバス幅に関係なく、同一サイクルで
、入出力デバイスとメモリとの間のデータ転送を可能に
したことを特徴とするダイレクトメモリアクセス制御方
式。
1. DM that has the function of directly transferring data between memory and input/output devices around the microprocessor unit
A (direct memory access) DM that uses a controller to transfer data between memory and any device among multiple input/output devices with different data bus widths.
In the A transfer control circuit, from a word transfer mode setting register that sets the data bus width to be transferred, a DACK signal output by the DMA controller to recognize a DMA operation, and information set in the word transfer mode setting register, a word transfer address switching control signal generation section that generates a signal for switching and controlling the address to be output; and a data transfer bus in which an address is set in the word transfer mode setting register by a control signal from the word transfer address switching control signal generation section. An address switching circuit that switches according to the width,
Direct memory access, characterized in that the DACK signal enables data transfer between the input/output device and the memory in the same cycle, regardless of the data bus width of the input/output device to be transferred. control method.
JP14533889A 1989-06-09 1989-06-09 Direct memory access control system Pending JPH0311448A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14533889A JPH0311448A (en) 1989-06-09 1989-06-09 Direct memory access control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14533889A JPH0311448A (en) 1989-06-09 1989-06-09 Direct memory access control system

Publications (1)

Publication Number Publication Date
JPH0311448A true JPH0311448A (en) 1991-01-18

Family

ID=15382866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14533889A Pending JPH0311448A (en) 1989-06-09 1989-06-09 Direct memory access control system

Country Status (1)

Country Link
JP (1) JPH0311448A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05252033A (en) * 1992-03-06 1993-09-28 Mitsubishi Electric Corp A/d converter
WO2001065384A1 (en) * 2000-03-03 2001-09-07 Sony Computer Entertainment Inc. Entertainment device
JP2005044343A (en) * 2003-06-21 2005-02-17 Samsung Electronics Co Ltd Portable storage device and method enabling free change in data bus width

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05252033A (en) * 1992-03-06 1993-09-28 Mitsubishi Electric Corp A/d converter
WO2001065384A1 (en) * 2000-03-03 2001-09-07 Sony Computer Entertainment Inc. Entertainment device
JP2005044343A (en) * 2003-06-21 2005-02-17 Samsung Electronics Co Ltd Portable storage device and method enabling free change in data bus width

Similar Documents

Publication Publication Date Title
JPH1091572A (en) Data transfer method and data transfer device using the method
JPH0311448A (en) Direct memory access control system
JPS581451B2 (en) Data transfer method
JPS5927334A (en) Direct memory access memory device
JP2624388B2 (en) DMA device
JPH0478948A (en) Dma controller
JPS63292356A (en) Dma controller
JP2976443B2 (en) Information processing device that exchanges data via system bus
JPH04160458A (en) Dma controller peripheral circuit
JP2617132B2 (en) Direct memory access method
JPS58179977A (en) Memory controller
JPS62127962A (en) Microcomputer
JPS61133465A (en) Switching method of cpu
JPS62293365A (en) Data transfer system
JPH0594404A (en) Direct memory access controller
JPH01250163A (en) Bus controller
JPS6369326A (en) Data converter
JPH02280257A (en) Dma control circuit
JPS62175852A (en) Register access device
JPH05120210A (en) Microcomputer
JPS61267852A (en) Data bus conversion system
JPS62187956A (en) Dma control system
JPS62210559A (en) Dma circuit
JPS6057850U (en) interface control device
JPS6325717A (en) Data transfer circuit