JPH0310970B2 - - Google Patents

Info

Publication number
JPH0310970B2
JPH0310970B2 JP56190512A JP19051281A JPH0310970B2 JP H0310970 B2 JPH0310970 B2 JP H0310970B2 JP 56190512 A JP56190512 A JP 56190512A JP 19051281 A JP19051281 A JP 19051281A JP H0310970 B2 JPH0310970 B2 JP H0310970B2
Authority
JP
Japan
Prior art keywords
unit
backboard
termination
bus
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56190512A
Other languages
Japanese (ja)
Other versions
JPS5894020A (en
Inventor
Fumihiko Takezoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP56190512A priority Critical patent/JPS5894020A/en
Publication of JPS5894020A publication Critical patent/JPS5894020A/en
Publication of JPH0310970B2 publication Critical patent/JPH0310970B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/409Mechanical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

この発明は、バツクボード信号線の終端方式に
係わり、数枚〜数十枚のカードユニツトを収納す
るシエルフユニツトにおいて、これ等カード間の
接続を行うバツクボードに終端抵抗からなる終端
ユニツトを独立させて装着するようにしたもので
ある。
This invention relates to a termination method for backboard signal lines, and in a shelf unit that accommodates several to several dozen card units, a termination unit consisting of a terminating resistor is provided independently on the backboard that connects these cards. It is designed to be worn.

【従来技術】[Prior art]

従来、バツクボード信号線の終端回路は、シエ
ルフの両端に装着されるカードユニツトに実装さ
れていた。 第1図は従来の共通バス方式の情報処理装置の
機能ブロツク図を示す。図で、1は各ユニツト間
の情報交換路である共通バス、2,2′は共通バ
スの使用権等を制御するバスコントローラで、こ
の中に共通バス信号線の終端抵抗も含まれてい
る。3a〜3iは各種の情報処理を実行するプロセ
ツサユニツト、4a〜4Kは共通メモリ、5a〜
5jは入/出力制御装置、6a〜6iは各プロセ
ツサ固有のデバイス、7a〜7jは共有入/出力
装置である。 第1図において、共通バスは1本しかないの
で、例えばプロセツサユニツトが複数個(3a〜
3i)あつて、これらのプロセツサが共通メモリ
4a〜4Kにアクセスしようとする時に重なつて
いたら一緒の時間にはできない。このような時に
はプロセツサは待たされるが、その制御を行うの
がバスコントローラ2,2′であり、プロセツサ
ユニツト3a,3iはバスコントローラ2,2′
の許可を得て共通バス1を介して共通メモリ4a
〜4k又は共有入/出力装置7a〜7jとの間で
情報交換を行う。かかる構成において、プロセツ
サユニツト3a〜3iの1つが故障を起こした時
は、このプロセツサユニツトに関わる処理は実行
できないが、残りの健全なプロセツサユニツトは
処理を継続できるようになつている。これはプロ
セツサユニツト3a〜3iに限らず、バスコント
ローラ2,2′、共通メモリ4a〜4k、入/出
力制御装置5a〜5j及び共有入/出力装置7a
〜7jの場合でも同様である。そして、バスコン
トローラ2,2′を除いて故障のユニツトをオン
ラインで他のユニツトの動作に支障を与えること
なく、良品のユニツトと交換することが実現され
ている。
Conventionally, termination circuits for backboard signal lines have been mounted on card units attached to both ends of the shelf. FIG. 1 shows a functional block diagram of a conventional common bus type information processing device. In the figure, 1 is a common bus that is an information exchange path between each unit, 2 and 2' are bus controllers that control the right to use the common bus, and this also includes the terminating resistor of the common bus signal line. . 3a to 3i are processor units that execute various information processing; 4a to 4K are common memories; 5a to 4K are common memories;
5j is an input/output control device, 6a to 6i are devices unique to each processor, and 7a to 7j are shared input/output devices. In Fig. 1, there is only one common bus, so for example, there are multiple processor units (3a to 3a).
3i) If these processors are trying to access the common memories 4a to 4K at the same time, they cannot access them at the same time. In such a case, the processor is forced to wait, but the bus controllers 2, 2' are in charge of this control, and the processor units 3a, 3i are kept waiting by the bus controllers 2, 2'.
common memory 4a via common bus 1 with permission from
-4k or shared input/output devices 7a-7j. In this configuration, when one of the processor units 3a to 3i fails, processing related to this processor unit cannot be executed, but the remaining healthy processor units can continue processing. This is not limited to the processor units 3a to 3i, but also includes the bus controllers 2, 2', common memories 4a to 4k, input/output control devices 5a to 5j, and shared input/output device 7a.
The same applies to the case of ~7j. Furthermore, it has been realized that a faulty unit, except for the bus controllers 2 and 2', can be replaced with a good unit online without interfering with the operation of other units.

【発明が解決しようとする課題】[Problem to be solved by the invention]

しかしながら、バスコントローラ2,2′につ
いては2組用意されているが、オンラインで他の
ユニツトの動作に支障を与えることなく、良品の
バスコントローラと交換することは可能であつ
た。何故かといえば、バスコントローラに終端抵
抗が装置されているので、これをバツクボードか
ら取外すとバツクボード信号線の電気的終端が崩
れ、正常なデータ伝送が実現できなくなるためで
ある。 これを避けるためには、標準のカードユニツト
に終端抵抗だけ装着した終端カードユニツトをバ
ツクボードの両端に挿入すればよいが、コスト高
となり、且つ標準カードユニツトの収納枚数がそ
の分減じられるという問題点があつた。 この発明が、このような点を考慮して、標準の
カードユニツトの収納枚数を減らすことなく終端
ユニツトをバスコントローラユニツトから切り離
してバスコントローラユニツトのオンライン挿脱
を可能とするものである。
However, although two sets of bus controllers 2 and 2' are prepared, it was possible to replace them with good quality bus controllers online without interfering with the operation of other units. This is because the bus controller is equipped with a terminating resistor, so if it is removed from the backboard, the electrical termination of the backboard signal line will be destroyed, making it impossible to achieve normal data transmission. In order to avoid this, it is possible to insert a terminating card unit in which only a terminating resistor is attached to a standard card unit at both ends of the backboard, but this increases the cost and reduces the number of cards that can be stored in the standard card unit. It was hot. In consideration of these points, the present invention enables on-line insertion and removal of the bus controller unit by separating the terminal unit from the bus controller unit without reducing the number of standard card units stored.

【課題を解決するための手段】[Means to solve the problem]

この発明では、終端ユニツトが集合抵抗とか厚
膜ICなどを利用すれば極めて小型にできること
に着目して、終端抵抗からなる終端ユニツトをカ
ードユニツトとは独立した構成とし、この終端ユ
ニツトをバツクボード信号線の両端カードユニツ
トとは反対側から装置してバツクボード信号線の
終端を実現する。
In this invention, focusing on the fact that the termination unit can be made extremely small by using a collective resistor or a thick film IC, the termination unit consisting of a termination resistor is configured independent of the card unit, and this termination unit is connected to the backboard signal line. Both ends of the card unit are installed from the opposite side to realize the termination of the backboard signal line.

【作用】[Effect]

終端ユニツトが装着されているので、カードユ
ニツトの交換に際しては、バツクボード信号線の
電気的終端を崩すことはなく、他のカードユニツ
トの動作に支障を与えることはない。また、終端
ユニツト自体は故障が生じる可能性の極めて少な
い終端抵抗にて構成されているため、終端ユニツ
トを故障により交換し、バツクボード信号線の電
気的終端を崩すことも殆どない。
Since a termination unit is installed, when replacing a card unit, the electrical termination of the backboard signal line will not be destroyed, and the operation of other card units will not be affected. In addition, since the termination unit itself is composed of a termination resistor that has a very low possibility of failure, it is almost impossible to replace the termination unit due to failure and destroy the electrical termination of the backboard signal line.

【実施例】 第2図はこの発明の実施例を示しており、バツ
クボード8をコネクタピン側つまりカードユニツ
トの挿入側とは反対側から見た正面図である。普
通は、これらコネクタ間をつなぐマザーボードが
取り付けられている。ここでは、両端のコネクタ
9の外側に終端ユニツト10がバツクボード8に
直接取りつけられてバツクボード信号線の終端を
実現している。また、第3図は2つの異なる形式
の終端ユニツトの回路接続図を示している。同図
aは両吊り形式のもので、抵抗10aの一端は電
源Vccに接続され、線抵抗10bの一端は接地さ
れる。また、これらの抵抗10a,10bの接続
点はバツクボード信号線に接続される。同図bは
片吊り形式のもので、抵抗10cの一端は電源
Vccに接続され、他端はバツクボード信号線に接
続される。かくして、終端ユニツトとしては、第
3図a或いはbに示す形式の終端抵抗がバツクボ
ード信号線の必要個数分用意されているが、製作
の使宜上、1個ではなく複数個で構成されること
もある。 第4図は第2図と同様にバツクボードをコネク
タピン側つまり標準カードユニツトの挿入側とは
反対側から見た正面図である。この場合に導線パ
ターン群11は一例として図示のように形成され
ており、各コネクタ9のほかに終端ユニツト10
がバツクボード8の両端のコネクタに取りつけら
れている。 なお、終端ユニツト10は着脱可能とすること
もできる。また、第5図は終端ユニツト10の構
成図を示している。同図において、13はコネク
タピンに嵌合可能なコネクタまたはプリント基
板、14は終端抵抗を示しており、終端抵抗14
の群とコネクタ13との間にはしかるべき結線が
施されている。 第6図は第1図に示した従来例に対応したこの
発明による情報処理装置の機能ブロツク図を示す
ものであり、第1図の相当部分を同一符号で示す
と、1は共通バス、10,10′は終端ユニツト、
12,12′は第1図のバスコントローラ2,
2′から終端ユニツトを切り離したバスコントロ
ーラ、3a〜3iはプロセツサユニツト、4a〜
4kは共通メモリ、5a〜5jは入/出力制御装
置、6a〜6iは各プロセツサ固有のデバイス、
7a〜7jは共有入/出力装置である。 従つて、第6図の構成では、第1図のバスコン
トローラ2,2′を取り外すのとは異なり、バス
コントローラ12,12′が故障しても終端ユニ
ツト10,10′とは無関係に終端ユニツト10,
10′を残して挿脱できるので、電気的終端が崩
れることはなく、従つて信号が乱れて正常の伝送
ができなくなるようなことはない。
Embodiment FIG. 2 shows an embodiment of the present invention, and is a front view of the back board 8 viewed from the connector pin side, that is, the side opposite to the card unit insertion side. Usually, a motherboard is attached that connects these connectors. Here, a termination unit 10 is directly attached to the backboard 8 outside the connectors 9 at both ends to realize the termination of the backboard signal line. FIG. 3 also shows circuit diagrams of two different types of termination units. Figure a shows a double-hung type, with one end of the resistor 10a connected to the power supply Vcc , and one end of the wire resistor 10b grounded. Further, a connection point between these resistors 10a and 10b is connected to a backboard signal line. Figure b shows a single-hanging type, and one end of the resistor 10c is connected to the power supply.
It is connected to Vcc , and the other end is connected to the backboard signal line. Thus, as a terminating unit, terminating resistors of the type shown in FIG. There is also. Similar to FIG. 2, FIG. 4 is a front view of the backboard viewed from the connector pin side, that is, the side opposite to the insertion side of the standard card unit. In this case, the conductor pattern group 11 is formed as shown in the figure as an example, and in addition to each connector 9, a termination unit 10 is formed.
are attached to connectors at both ends of the backboard 8. Note that the termination unit 10 can also be made removable. Further, FIG. 5 shows a configuration diagram of the termination unit 10. In the figure, 13 indicates a connector or a printed circuit board that can be fitted to a connector pin, and 14 indicates a terminating resistor.
Appropriate connections are made between the group and the connector 13. FIG. 6 shows a functional block diagram of an information processing apparatus according to the present invention corresponding to the conventional example shown in FIG. , 10' is a terminal unit,
12 and 12' are bus controllers 2 and 12' shown in FIG.
2' is a bus controller with a terminal unit separated from it; 3a to 3i are processor units; 4a to 3i are processor units;
4k is a common memory, 5a to 5j are input/output control devices, 6a to 6i are devices unique to each processor,
7a to 7j are shared input/output devices. Therefore, in the configuration shown in FIG. 6, unlike the case where the bus controllers 2 and 2' shown in FIG. 10,
10' can be inserted and removed, so the electrical termination will not be destroyed, and therefore the signal will not be disturbed and normal transmission will not be possible.

【発明の効果】【Effect of the invention】

以上のようにこの発明によれば、終端ユニツト
を標準のカードユニツト以外で構成したので、バ
スコントローラに終端抵抗を装着しないようにで
き、バスコントローラの故障に際してはこれを2
組用意しておけば、他の情報処理ユニツトの動作
に支障を与えることなく、オンラインで良品のバ
スコントローラとの交換が可能である。 また、終端ユニツトはバツクボードに装着する
ように構成したので、標準のカードユニツトに終
端抵抗だけを装着した終端カードユニツトの必要
もなく、従つてカードユニツトの挿入枚数を減じ
ることもない。 さらに、この発明では、バスコントローラは終
端機能を持たないので、バスコントローラはバツ
クボードの任意の位置に装着可能となり、データ
転送速度の向上に非常に効果をもたらすことがで
きる。すなわち、並列式のバス優先処理方式の場
合は、各プロセツサユニツトからのバスの使用権
要求が出され、これらの各プロセツサユニツトの
優先権に応じてバス使用許可が出されるが、バス
コントローラがバツクボードの片端にあるのに比
較して中央にあるときは、信号の伝播時間が、 5lns(=5ns/m×l/2×2) 但し、l:バツクボードの信号線長(単位m) 5ns:単位信号線長当りの信号伝播時間 短縮可能だからである。 以上要するに、この発明の要旨とするとろは、
カードユニツトを収納するシエルフのバツクボー
ド終端を実現するに際して、終端抵抗からなる終
端ユニツトをバツクボード信号線の両端コネクタ
そのもの又はその近傍のカードユニツト挿入側と
は反対の位置に装着することによつて、カードユ
ニツトの挿入枚数減が生じることなく、プロセツ
サ、共通メモリ、バスコントローラ等の各カード
ユニツトをバツクボード信号線の電気的終端を崩
すことなくオンラインで挿脱することができるよ
うにしたものであり、バツクボード単位の共通バ
ス方式の情報処理装置の終端方式として広く用い
ることができる。
As described above, according to the present invention, since the terminating unit is constructed from a material other than a standard card unit, it is possible to avoid installing a terminating resistor in the bus controller, and in the event of a failure of the bus controller, this can be replaced with a terminating resistor.
If a set is prepared, it is possible to replace the bus controller with a good one online without interfering with the operation of other information processing units. Furthermore, since the termination unit is configured to be mounted on the backboard, there is no need for a termination card unit in which only a termination resistor is attached to a standard card unit, and therefore there is no need to reduce the number of inserted card units. Further, in the present invention, since the bus controller does not have a termination function, the bus controller can be mounted at any position on the backboard, which is very effective in improving data transfer speed. In other words, in the case of the parallel bus priority processing method, each processor unit requests the right to use the bus, and permission to use the bus is issued according to the priority of each processor unit. is at the center compared to one end of the backboard, the signal propagation time is 5lns (=5ns/m×l/2×2) where l: backboard signal line length (unit: m) 5ns : This is because the signal propagation time per unit signal line length can be shortened. In summary, the gist of this invention is:
When realizing the backboard termination of the shelf that houses the card unit, the card This system allows card units such as processors, common memory, and bus controllers to be inserted and removed online without destroying the electrical terminations of the backboard signal lines without reducing the number of units inserted. It can be widely used as a termination method for unit common bus type information processing devices.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の共通バス方式の情報処理装置の
機能ブロツク図、第2図はこの発明による実施例
で、バツクボード8をコネクタピン側からみた正
面図、第3図a,bは異なる終端ユニツトの回路
接続図、第4図はこの発明による他の実施例で、
バツクボード8をコネクタピン側からみた正面
図、第5図は終端ユニツトの構成図、第6図は第
1図に対応したこの発明による実施例の共通バス
方式の情報処理装置の機能ブロツク図である。 1……共通バス、3a〜3i……プロセツサユ
ニツト、8……バツクボード、9……コネクタ、
10,10′……終端ユニツト、10a,10b,
10c……終端抵抗、12,12′……バスコン
トローラ。
FIG. 1 is a functional block diagram of a conventional common bus type information processing device, FIG. 2 is a front view of a back board 8 viewed from the connector pin side, and FIG. The circuit connection diagram of FIG. 4 is another embodiment according to the present invention,
5 is a configuration diagram of a termination unit, and FIG. 6 is a functional block diagram of a common bus type information processing apparatus according to an embodiment of the present invention corresponding to FIG. 1. . 1... Common bus, 3a to 3i... Processor unit, 8... Back board, 9... Connector,
10, 10'...terminal unit, 10a, 10b,
10c...Terminal resistor, 12, 12'...Bus controller.

Claims (1)

【特許請求の範囲】[Claims] 1 プロセツサ、共通メモリ、バスコントローラ
等の各ユニツトがカードユニツトとしてバツクボ
ードに装着されるバツクボード単位の共通バス方
式の情報処理装置において、終端抵抗からなる終
端ユニツトを前記カードユニツトとは独立した構
成とし、該終端ユニツトを前記バツクボード信号
線の両端に前記カードユニツトとは反対側から装
着してバツクボード信号線の終端を実現するよう
にしたことを特徴とするバツクボード信号線の終
端方式。
1. In a backboard-based common bus type information processing device in which each unit such as a processor, a common memory, a bus controller, etc. is mounted on a backboard as a card unit, a terminating unit consisting of a terminating resistor is configured independently of the card unit, A method for terminating a backboard signal line, characterized in that the terminating unit is attached to both ends of the backboard signal line from the side opposite to the card unit to realize the termination of the backboard signal line.
JP56190512A 1981-11-30 1981-11-30 Terminating system of back board signal line Granted JPS5894020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56190512A JPS5894020A (en) 1981-11-30 1981-11-30 Terminating system of back board signal line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56190512A JPS5894020A (en) 1981-11-30 1981-11-30 Terminating system of back board signal line

Publications (2)

Publication Number Publication Date
JPS5894020A JPS5894020A (en) 1983-06-04
JPH0310970B2 true JPH0310970B2 (en) 1991-02-14

Family

ID=16259316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56190512A Granted JPS5894020A (en) 1981-11-30 1981-11-30 Terminating system of back board signal line

Country Status (1)

Country Link
JP (1) JPS5894020A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202598A (en) * 1986-02-28 1987-09-07 シャープ株式会社 Circuit board device of electronic equipment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51131220A (en) * 1975-04-24 1976-11-15 Augat Inc Multilayer panel board
JPS5222425A (en) * 1975-08-13 1977-02-19 Fujitsu Ltd Method of installing cards for loading circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51131220A (en) * 1975-04-24 1976-11-15 Augat Inc Multilayer panel board
JPS5222425A (en) * 1975-08-13 1977-02-19 Fujitsu Ltd Method of installing cards for loading circuits

Also Published As

Publication number Publication date
JPS5894020A (en) 1983-06-04

Similar Documents

Publication Publication Date Title
US4857002A (en) Terminator assembly for interconnecting computer devices
CA1227864A (en) Interrupt bus structure
US20020166040A1 (en) Modular architecture for high bandwidth computers
WO1995024729B1 (en) Modular architecture for high bandwidth computers
EP0940850A1 (en) Signaling improvement using extended transmission lines on 'DIMM'memory modules
EP0887737B1 (en) Reversible connectors
US4954089A (en) Terminator assembly for interconnecting computer devices
TW523658B (en) Memory modules having conductors at edges thereof and configured to conduct signals to and from the memory modules via the respective edges
JPS6193694A (en) Ic device
JPH0310970B2 (en)
US5530811A (en) Behind backplane expansion board apparatus and method
US6130475A (en) Clock distribution system for synchronous circuit assemblies
US5225967A (en) Information processing system architecture including two buses
US4356404A (en) Circuit for equipping a variable number of bus units on a closed loop bus
JPS581445B2 (en) Kairo Tosaiyouka - Dojitsu Souhou
JPS59161097A (en) Flat calbe type start connector
JP3085398B2 (en) Device number setting device
KR100195069B1 (en) I / O bus connection device in high speed medium computer
JPS6047385A (en) Intermediate connection connector
JP2646755B2 (en) Online repairable information processing device
JPH0212754Y2 (en)
JPS6015359Y2 (en) signal connection device
JPH0470646B2 (en)
JPH01309113A (en) Bus constitution system
JPS5870599A (en) Printed circuit board unit