JPH03106184A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、光電荷積分の開始及び終了時間を全画素で
一致させるようにした固体撮像装置に関する。

〔従来の技術〕

従来、固体撮像装置としては種々の構成のものが提案さ
れているが、ＭＯＳ型ラインセンサとしては、第１８図
に示すような構成のものが知られている。図において、
１−１．　　１−２．・・・・・ぱライン状にｎ個（図
示例では５個）配列された画素フォトダイオードで、各
画素フォトダイオードはそれぞれ選択用ＭＯＳＦＥＴ２
−１．２−２，・・・・・を介してビデオライン３に共
通に接続されており、ビデオライン３にはリセット電源
５に一端を接続した負荷抵抗４が接続されている。そし
て前記各選択用ＭＯＳＦＥＴ２−１．２−２．・・・・
・は、走査回路６から？力される走査パルスφ１１＋　
　φ，．・・・・・により順次駆動されるようになって
いる。

このように構成されたラインセンサにおいて、走査回路
６に、第１９図に示すようなスタートバルスφＳＴ＋　
クロックバルスφ１，φ２が印加されると、選択用ＭＯ
ＳＦＥＴ駆動用の走査バルスφ１，φ，■・・・・・が
順次出力され、フォトダイオード１−１，　　１−２．
・・・・・に蓄積された光電荷は順次読み出されると共
に、フォトダイオード１−１．　　１−２，・・・．・
の電位はリセット電圧Ｖａ（＞Ｏ）にリセットされる．
この構戊においては、フォトダイオードｌ−ｌ，　　ｌ
−２．・・・・・の光電変換出力■。ｌＩＴとしては、
光量に対応したフォトダイオードへの充電電流を、負荷
抵抗４端の電圧変化として検出される。各フォトダイオ
ード１−１．　　１−２，・・・・・における光積分期
間ｔｉ，．ｔは、走査回路６のスタートバルスφ、■の
周期になる。

第２０図は、従来の増幅型ＭＯＳラインセンサの構成例
を示す図である。この構成例は、昭和５８年度電子通信
学会総合全国大会予稿集（ｐ．　５　−１１２）に示さ
れているエリアセンサのＩライン分を取り出してライン
センサとして構成したものであり、第１８図に示したラ
インセンサと同一又は対応する部材には同一符号を付し
て示している。なおかかる構成のラインセンサは、ＩＥ
ＥＥ　ＪＯｔｌｌ？ＮＡＬ　ＯＦ　ＳＯＬＩＤＳＴＡＴ
Ｅ　Ｃ［ＣＵＩＴＳ．　ＶＯＬ．　ＳＣ−４，　ＮＯ．
　６．　１９６９　（ｐｐ．３３３〜３４２）にも開示
されている。この構或例においては、各フォトダイオー
ド１−１．　　１−２．・・・・・はそれぞれ増幅用Ｍ
ＯＳＦＥＴ７−１．７−２，・・・・・のゲートに接続
され、該増幅用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ　７　−１．７
−２，・・・・・を介して選択用ＭＯＳＦＥＴ２−１．
２２，・・・・・にそれぞれ接続されるようになってい
る。

そして各フォトダイオードｔ−ｉ．　　Ｌ−２，・・・
・・には更にリセット電ｔＡ５に一端を接続したリセッ
ト用ＭＯＳＦＥＴ８−１．８−２．・・・・・に接続さ
れており、各リセ，ト用ＭＯＳＦＥＴ８−Ｌ　　８−２
．・−・・・の各ゲートには、それぞれ次段の走査パル
ス　φｎ，φ３コ，・・・・・が印加されるように構成
されている。

このように構成されたラインセンサにおいては、光量に
対応してフォトダイオードに蓄積された電荷による電位
変化が増幅用ＭＯＳＦＥＴ７−１．７−２，・・・・・
の各ゲートに印加され、選択用ＭＯＳＦＥＴ２−１．２
−２．・・・・・が、第２ｌ図に示す走査バルスφＳＩ
＋　　φ３ｚ，・・・・・により順次駆動されることに
より、増幅用ＭＯＳＦＥＴ７−１．７−２．・・・・・
のゲート電位変化は、該増幅用ＭＯＳＦＥＴ７−１．７
−２，・・・・・、選択用ＭＯＳＦＥＴ２−１．２−２
，．．．．．負荷抵抗４よりなるソースフォロヮによっ
て、負荷抵抗４：Ｊｖ１に光電変換出力Ｖ。Ｌｌ？とし
て検出される。

この際、フォトダイオード１−Ｌ　　Ｌ−２．・・・・
・に蓄積された電荷は、選択用ＭＯＳＦＥＴ２−１．２
−２．・・・・・への走査パルスφｓｌ．φ！！２，・
・・・・（７）印ＪＪＤによる読み出し動作によっても
何ら変化せず、非破壊読み出しである。したがってフォ
トダイオード１−Ｌ　　１−２．・・・・・をリセット
するのに、リセノト用ＭＯＳＦＥＴ８−１．８−２，・
・・・・・が設けられており、各フォトダイオード１−
１．　　１−２，・・・・・は各走査パルスφ３Ｉ，φ
Ｓ．・・・・・により順次読み出されたのち、次段の走
査バルスφｓ２，φ３ｊ＋・・・・・により駆動される
リセット用ＭＯＳＦＥＴ８−１．８−２．・・・・・に
よってリセットされるようになっている。この構成例に
おいても、積分時間ｊｉ＋＋Ｌは第１８図に示したライ
ンセンサと同様に、走査回路のスタートバルスφ，Ｔの
間隔になる。

〔発明が解決しようとする課題］ 上記第２０図に示した増幅型ＭＯＳラインセンサは、第
１８図に示したＭＯＳ型ラインセンサに比べて次のよう
な利点を有するものである。すなわち、（１）出力信号
は画素毎に初段増幅されて得られるので、高Ｓ／Ｎであ
る。

（２）出力信号はフォトダイオードの電位を検出するも
のであるので、画素が小さくなっても出力信号レベルは
低下しない。すなわちフォトダイオードの電位変化ΔＶ
は、Δ■一ΔＱ／Ｃで与えられる。ここでΔＱは光電変
換された電荷、Ｃはフォトダイオードの全容量である．
フォトダイオードの面積をＡとすると、ΔＱＯＣＡ，Ｃ
ＯＣＡであるから、電位変化ΔＶは面積Ａに依らず、す
なわち画素の大きさに依らずほぼ一定と？る。

（３）非破壊読み出しが行なえる。

ところが第２０図に示した構或の増幅型ＭＯＳラインセ
ンサにおいては、積分開始及び終了時刻は各画素毎にず
れており、更に積分時間ｔ８■は走査回路のスタートパ
ルスφ，？間隔になるので、積分時間ｔ！■を読み出し
時間ｔｗｏより短くすることができないという問題点が
ある。

また機能面では、光量に応じた出力信号を走査回路を動
作させることにより得るという単一機能である． 本発明は、従来の増幅型ＭＯＳラインセンサなどの固体
撮像装置における上記問題点を解消するためなされたも
ので、積分時間及びその開始，終了時刻を全画素で一敗
させ、更に読み出し時間よりも短い積分時間を設定でき
るようにした固体撮像装置を提供することを目的とする
． また本発明は、光電変換ゲインを向上させ、高Ｓ／Ｎが
得られるようにした固体撮像装置を提供することを目的
とする． 更にまた本発明は、各画素フォトダイオードの電位をリ
アルタイムにモニターできる機能を付加した固体撮像装
置を提供することを目的とする．〔課題を解決するため
の手段及び作用〕上記問題点を解決するため、本発明は
、固体撮像装置において、画素を構或する複数のフォト
ダイオードと、一方の主電極を前記画素フォトダイオー
ドに他方の主電極をホールド容量及び増幅用ＭＯＳＦＥ
Ｔのゲートにそれぞれ接続しゲートを共通に接続したサ
ンプルホールド用ＭＯＳＦＥＴと、走査パルスで順次駆
動される選択用ＭＯＳＦＥＴを介して前記増幅用ＭＯＳ
ＦＥＴに接続されたビデオラインと、一方の主電極を前
記画素フォトダイオードに接続し他方の主電極を共通に
接続してなるリセット用ＭＯ　Ｓ　Ｆ　ＥＴとを備え、
前記サンプルホールド用ＭＯＳＦＥＴのゲートに印加す
る移送パルスと前記リセット用ＭＯＳＦＥＴのゲートに
印加するリセットパルスとにより、前記画素フォトダイ
オードの光積分開始を制御し、前記移送パルスにより光
積分終了を制御するように構成するものである。

このように構成することにより、各画素フォトダイオー
ドの積分開始時刻及び終了時刻を全ての画素フォトダイ
オードに対して一致させることができ、また積分開始時
刻及び終了時刻は走査パルスを発生する走査回路のスタ
ートパルスと関係なく設定できるので、読み出し期間よ
りも短い積分時間を設定することが可能となる。

また本発明は、一方の主電極を共通に接続して電源電圧
を印加し、他方の主電極を測光出力ラインに共通に接続
した複数のモニター用ＭＯＳＦＥＴからなる測光回路を
備え、前記モニター用ＭＯＳＦＥＴの各ゲートを前記画
素フォトダイオード、又は増幅用ＭＯＳＦＥＴとサンプ
ルホールド用ＭＯＳＦＥＴとの間の各ノ一ドに接続する
ものである。

このように構成することにより、各画素フォトダイオー
ドの電位をリアルタイムにモニターすることができ、こ
れにより固体撮像装置の出力が適正なレベルに収まるよ
うに積分時間を設定することができる。

また本発明は、画素フォトダイオードとしてｎ゛−ｐ−
　−ｐ型構造又はｐ”　−ｎ−　−ｎ型構造のＰＩＮフ
ォトダイオードを用いるものである。

これにより、電荷一電圧変換ゲインの大なる高感度の固
体撮像装置を得ることができる。

〔実施例〕

以下、実施例について説明する。第１図は、本発明を増
幅型ＭＯＳラインセンサに適用した本発明の第１実施例
を示す回路構成図であり、第２１図に示した従来例と同
一又は同等の部材には同一符号を付して示している。本
発明は、各画素フォトダイオード１−１．　　１−２．
・・・・・を増幅用ＭＯＳＦＥＴ７−１．７−２，・・
・・・のゲートに直接接続しないで、サンプルホールド
用ＭＯＳＦＥＴ９−１．９−２，・・・・・及びホール
ド容量１０−１．　１０−２．・・・・・からなるサン
プルアンドホールド回路を介して、増幅用ＭＯＳＦＥＴ
７−１．７−２．・・・・・のゲートに接続するように
している。そして各画素フォトダイオード１１．１−２
．・・・・・に接続されている各サンプルホールド用Ｍ
ＯＳＦＥＴ９−１．９−２，・・・・・の各ゲートは共
通に接続され、移送パルスφアが印加されるようになっ
ている．また各画素フォトダイオード１−１．　　１−
２．・・・・・に接続されているリセット用ＭＯＳＦＥ
Ｔ８−１．８−２．・・・・・の各ゲートは共通に接続
され、リセットバルスφえが印加されるようになってい
る。

次にこのように構成された増幅型ＭＯＳラインセンサの
動作を、第２図に示す各駆動パルス及び各部の信号波形
を参照しながら説明する。まず時刻ｔ＝ｔｌにおいて、
リセ゛ットパルスφ３及び移送バルスφ７を“Ｈ”とし
、各リセット用ＭＯＳＦＥＴ８−１．８−２，・・・・
・及び各サンプルホールド用ＭＯＳＦＥＴ９−１．９−
２．・・・・・をオンにして、各画素フォトダイオード
１−１．　　１−２．・・・・・の電位■．及び各ホー
ルド容量１０〜１．　１０−２．・・・・・の電位ＶＣ
ＩＩを、初期リセット電位■５にリセットする。

次に時刻ｔ　＝ｔ　！において、リセットパルスφ随及
び移送バルスφ７ともに“Ｌ”となると、各リセット用
ＭＯＳＦＥＴ８−１．８−２．・・・・．及び各サンブ
ルホールド用ＭＯＳＦＥＴ９−１．９−２，・・・・は
オフとなって、各画素フォトダイオードｌ−１，１−２
，・・・・・は光積分を開始し、ホールド容量１０−１
．ＩＱ−２．・・・．・の電位ＶＣＭはそのまま■，に
保持される。そして次に時刻ｔ−Ｌ　ｘにおいて移送バ
ルスφアが゜“Ｈ”となるまでの時間が積分期間Ｔ　ｉ
　ｎ　ｔ（ｔｔ　　ｔｚ）となる。積分期間Ｔ　ｉ　ｎ
　ｔ中に蓄積される電荷（電子）をΔＱ　ｏｈとすると
、フォトダイオードの電位変化ΔＶは、次式（１）で表
される。

Δ■＝ΔＱい／ＣＦＤ　　　　　　　　・・・・・・（
１）ここで、ＣＰＤはフォトダイオードに接続される全
容量である。

時刻ｔ　””　ｔ　ｚにおいて移送バルスφ７が″Ｈ゜
”となると、各サンプルホールド用ＭＯＳＦＥＴ９−１
．　　９−２，・・・・・がオンとなり、各フォトダイ
オード１１．　　１−２，・・・・・において光電変換
された電荷は、フォトダイオードに接続される全容量Ｃ
ＰＤとホールド容量１０−１．　１０−２．・・・・・
の容量｛ｉｉ　Ｃ　，との間で分配される。次いでｔ　
”’　Ｌ　ａにおいて移送パルスφ，が゛Ｌ”となると
、各サンプルホールド？ＭＯＳＦＥＴ９−１．９−２，
・・・・・はオフとなり、ホールド容量１０−１．　１
０−２．・・・・・端の電位Ｖｃエはそのまま保持され
る。この状態において走査バルスφ，，．φ，■・・・
・・が順次印加されると、ビデオライン３の出力端には
各ホールド容量１０−１．　１０−２・・・・・・端の
電位■。に対応した出力電圧Ｖ。Ｌｌｒが現れる。この
出力電圧■。，Ｊアは次式（２）で表すことができる． Ｖｏｕｔ−Ａｖ［Ｖｍ−Ｑｐｂ／（Ｃｐｏ＋ｃ．）−Ｖ
ｔｌ・・・・・・（２） ここで、Ａｙは増幅用Ｍ’Ｏ　Ｓ　Ｆ　ＥＴ　’！　−
１．　　７　−２，．．．．．．、選択用ＭＯＳＦＥＴ
２−１．２−２，・・・・・及び負荷抵抗４で構成され
るソースフオロワの電圧利得（＜１）で、■，は実効闇
値電圧である。

ここで電荷一電圧変換ゲインＲを、 Ｒ　＝　ｌ　ｄ　ＶＯＬＩＴ　ｌ　／　ｄ　Ｑｐｈで定
義すると、（２）式より、 Ｒ＝Ａｖ／（ＣＰＤ＋ＣＭ）　　　　　　　”・・（３
）となる． ｔ　”’　ｔ　ａにおいて移送パルスφ１を″Ｌ　Ｉ１
とした後は、フォトダイオード１１．　　１−２．・・
・・・からの過剰な電荷をホールド容量１０−１．　１
０−２．・・・・・に溢れさせないため、リセットパル
スφ，を“Ｈ”にして各リセット用ＭＯＳＦＥＴ８−１
．８−２．・・・・・をオンにし、各フォトダイオード
１−１．　　１−２．・・・・・・の電位をリセットす
るようにしている。

上記構成の増幅型ＭＯＳラインセンサを以上のように動
作させることにより、各画素フォトダイオード１−１．
　　１−２，・・・・・の積分開始時刻（ｔ２）及び終
了時刻（ｔ，）は全ての画素フォトダイオードに対して
一致させることができ、且つ積分開始及び終了時刻は走
査回路のスタートバルスφ！ｉと関係なく設定できるの
で、読み出し期間よりも短い積分時間を設定することが
できる。

第３図は、本発明の第２実施例を示す回路構或図である
。上記第ｉ実施例においては、電荷一電圧変換ゲインＲ
は（３）式で与えられ、ホールド容量１０−１．　ｔｏ
−２．・・・・・の存在は上記変換ゲインＲを低下させ
るものであることがわかる．また第１実施例においては
、読み出し前（ｔ＝ｔｓ）において移？パルスφＴが“
″Ｈ“となったとき、フォトダイオードの電荷は、フォ
トダイオードに接続された容ｔ　Ｃ　Ｐ　Ｄとホールド
容ｉ１０−１．　１０−２，・・・・・の容景値ＣＨに
分配されるため非破壊読み出しとはならない。上記第１
実施例におけるこれらの問題点を改善したのが第２実施
例である。

この第２実施例においては、各画素フォトダイオード！
−１．　　１−２．・・・・・は、一方の主電極をリセ
ット電源５に接続した第１リセット用ＭＯＳＦＥＴｌｌ
−１．　１１−２．・・・・・の他方の主電極と、同し
く一方の主電極をリセット電源５に接続した第１　ｉｌ
ｌ幅用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ　１４−１．　１４−２
．・・・・・のゲートに接続されている．そして上記第
１リセット用ＭＯＳＦＥＴＩＩ−１．　１１−２．・・
・・・の各ゲートは共通に接続されて第１リセットバル
スφ■が印加されるようになっている．前記第１増幅用
Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ１４−１．１４−２．・・・・
・の他方の主電極には、サンプルホールド用Ｍ　Ｏ　Ｓ
　Ｆ　Ｅ　Ｔ１３−１．　１３−２．・・・・・と第２
リセット用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔｌ２−１．　１２−
２，・・・・・の直列回路が接続されている。そしてサ
ンプルホールド用ＭＯＳ　Ｆ　Ｅ　Ｔ１３−１．　１３
−２，・・・・・の各ゲートは共通に接続されて移送バ
ルスφ７が印加されるようになっており、第２リセット
用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ１２−１．　１２−２，・・
・・・・の各ゲートも共通に接続されて第２リセットパ
ルスφ１が印加されるようになっている。

前記サンプルホールド用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ１３−
１，　１３２，・・・・・と前記第２リセット用Ｍ　Ｏ
　Ｓ　Ｆ　Ｅ　Ｔ１２−１．１２−２，・・・・・との
それぞれの接続点には、それぞれ一端をアース接続した
ホールド容１１７−１．　１７−２・・・・・・と、一
方の主電極をリセット電源５に接続された第２増幅用Ｍ
　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ　１５−１．　１５−２．・・・
・・のゲートが接続されている。そして前記第２増幅用
Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ１５−１．　１５−２，・・・
・・の他方の主電極は、それぞれ選択用Ｍ　Ｏ　Ｓ　Ｆ
　Ｅ　Ｔ１６−１．　１６−２．・・・・・を介して出
力ライン３に共通に接続され、また選択用Ｍ　Ｏ　Ｓ　
Ｆ　Ｅ　Ｔ１６−１．　１６−２，・・・・・の各ゲー
トには走査回路６からの走査バルスφ３１＋　　φ５２
＋・・・・・が順次印加されるように構成されている。

次にこのように構成された増幅型ＭＯＳラインセンサの
動作を、第４図に示した各駆動パルス及び各部の信号波
形図を参照しながら説明する。まずｔ　”’　Ｌ　ｒに
おいて、第１リセットバルスφえ第２リセットパルスφ
。及び移送バルスφアが全て“Ｈ″になると、第１リセ
ット用ＭＯＳＦＥＴ１１−１．　１１−２，・・・・・
、第２リセット用ＭＯ　Ｓ　Ｆ　ＥＴ１２−１．　１２
−２．・・・・・及びサンプルホールド用ＭＯＳＦ　Ｅ
　Ｔ１３−１．　１３−２，・・・・・がそれぞれオン
となって各画素フォトダイオード１−１．　　１−２，
・・・・・はリセット電圧Ｖ８に、サンプルホールド用
ＭＯＳＦＥＴ１３−１．　１３−２，・・・・・と第２
リセット用ＭＯＳＦＥＴ１２−１．　１２−２，・・・
・・との間のノード及びホールド容量１７−１．　１７
−２．・・・・・は初期値にリセットされる。

次いで１＝１，において、第１及び第２リセットパルス
φ訓．φＲ２に先立ち移送ハルスφアが゛Ｌ”゜になる
と、ホールド容量１７−１．　１７−２．・・・・・端
の電位はＧＮＤとなる。１＝１．，において、第１及び
第２リセットバルスφ１，φｘｉが“Ｌ１になると、各
画素フォトダイオード１−１．　　１−２．・・・・・
は光積分を開始する。そしてｔ．　＝　ｔ　ａにおいて
、移送バルスφ，が゜″Ｈ”になるまでの時間が積分時
間Ｔ　ｉ＋＋Ｌ　（一ｔ　ａ　　ｔ　：ｌ）となる。

各画素フォトダイオード１−１．　　１−２．・・・・
・の電位変化は、第１実施例の場合と同様に（１）式で
与えられる。このときのフォトダイオードの電位ｖＰＩ
ｌは、 Ｖ，Ｄ＝ＶえーＱｐｋ／ＣＰＤ　　　　　　　・・・・
・・（４）となる。ｔ＝ｊ．において羊多送パノレスφ
７が“Ｈ゛となると、サンプルホールド用Ｍ　Ｏ　Ｓ　
Ｆ　Ｅ　Ｔ１３−１．１３−２．・・・・・がオンとな
り、ホールド容量１７−１，　１７２，・・・・・端の
電位■。，ｌは、 Ｖｃｏ＝Ａｖ＋（Ｖｒｏ　　ＶＴ＋） ＝Ａｖ＋（Ｖ＋＋　　ＶＴＩ　　Ｑｐｈ／　Ｃｐｎ）・
・・・・・（５） となる。ここでＡｖＩは第１増幅用ＭＯＳＦＥＴ１４１
．　１４−２，・・・・・、サンプルホールド用ＭＯＳ
ＦＥＴ１３−１．　１３−２，・・・・・及びホールド
容量１７−１．　１７−２・・・・・・からなる容量性
ソースフォロワの電圧利得で、ＶＴ＋は実効闇値電圧で
ある。

次いで１＝１，において、移送パルスφ７が′゛Ｌ”に
なると、ホールド容量１７−１．　１７−２．・・・・
・端？電位ＶＣＨはそのまま保持され、第２増幅用ＭＯ
Ｓ　Ｆ　Ｅ　Ｔ１５−１．　１５−２，・・・・・のゲ
ートに印加される。

そしてこの状態において、水平走査バルスφ，１，φ５
２＋””’が選択用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ１６−１．
　１６−２．・・・６・に順次印加されると、ビデオラ
イン３の出力端には、ホールド容１ｉ１７−１．　１７
−２．・−−−一端の電位ＶＣＨに対応した出力電圧■
。Ｕ７が現れる。この出力電圧■。Ｕ，は、 Ｖｏｖｔ＝Ａｖｔ（Ｖｃｗ　　Ｖｙｚ）””Ａｖｉ［Ａ
ｖ＋（Ｖ＊　　Ｖｔ＋　　Ｑ−ｈ／　ＣＦ＋＋）　　Ｖ
ｒｉｌ一Ａｖ＋　・Ａｖｇ（Ｖｉ　　Ｑ−ｈ／　ＣＰＩ
）　　ＶＴ）・・・・・・（６） と表すことができる。なおＡｙ．は第２増幅用ＭＯＳ　
Ｆ　Ｅ　Ｔ１５−１．　１５−２，・・・・・、選択用
ＭＯＳＦＥＴ１６−１．　１６−２．・・・・・、負荷
抵抗４からなるソースフォロワの電圧利得で、■Ｔ■は
実効闇値電圧である。

電荷一電圧変換ゲインＲは（６）式より、Ｒ−Ａｖ＋　
’　Ａｖｔ／　ＣＰＤ　　　　　　　”．．．．（７）
となる．第１実施例において（３）式で表された電荷一
電圧変換ゲインＲに比べて、 ？１　＋ＣＨ／ＣＰＤ）　・Ａｖ＋＞　１であれば、こ
の第２実施例における電荷一電圧変換ゲインＲの方が大
となる。

また本実施例においては、各画素フォトダイオード１−
１．　　１−２，・・・・・は、第１増幅用ＭＯＳＦＥ
Ｔ１４−１．　１４−２，・・・・・のゲートに接続さ
れているので、フォトダイオードの読み出し動作はフォ
トダイオードの状態に何ら影響を与えない。したがって
非破壊読み出しを行うことができる。

第５図は、この第２実施例の増幅型ＭＯＳラインセンサ
において非破壊読み出しを行うための各駆動パルスのタ
イミング及び各部の電位変化を示す図である。非破壊読
み出しを行う場合には、第１リセットバルスφ■はフォ
トダイオードのリセット時には印加するが、読み出し後
には印加しないようになっている。このため読み出し後
も、フォトダイオードの蓄積電荷はリセットされずに、
最初からの光積分が続行される。

第６図（８），（Ｂ）は、第１図及び第３図に示した第
１及び第２実施例の増幅型ＭＯＳラインセンサにおける
画素フォトダイオードとして適用できる、光電荷一電圧
変換ゲインを向上させたｎ＋　　ｐ一ｐ型構造のＰＩＮ
フォトダイオードの構或を示す図である。２ｌはカソー
ド層を構成するｎ゛拡敗層であり、２２はｉ層を構成す
るｐ一層で、２３はアノード層を構成するｐ基板である
。また２４はｐ゛拡敗層からなる分離領域であり、２５
は誘電体トレンチで形威した分ｔｌｆＩ　ｅＪｌ域であ
る。

一般にフォトダイオードの容量ｃｐ．ｏは単位面積当た
り、 で表される。ここで、ｑ：電子の電荷量、ε。：真空の
誘電率、ε：Ｓｉの比誘電率、ψ。：ビルトイン電圧、
■Ｒ　：逆バイアス電圧、Ｎ＾　：アクセブタ濃度であ
る．ＮＡはＰ層の不純物濃度であるが、通常、ラインセ
ンサにおいては走査回路や読み出し回路を形戒するｐウ
エル層の濃度と同じであるので、おおむねＮａ　＝　Ｉ
　ＸＩＯ”ｃｍ−’である．これに対して、上記第６図
（８），（Ｂ）に示したフォトダイオードにおいては、
ｐ一層の不純物濃度Ｎａｙｌ　×ｌＱＩ３〜Ｉ　ＸＩＯ
”Ｃ１１−’とするもノテある。この場合（８）式より
、フォトダイオードの容量は、通常の場合に比べ、１／
３０〜１／３となる。したがって電荷一電圧変換ゲイン
Ｒは、（７）式から通常の場合に比べ、３〜３０倍大な
る値となる．なお、逆バイアス時の空乏層輻ｘ４は、Ｘ
　ｍ　”　１　／　Ｃｔ＊ｒｒ　”　１　／　Ｊ翫とな
るので、第６図（ハ）．（Ｂ）に示すように、ＮＡを小
さくした場合は、隣接画素間で空乏層がつながらないよ
うに分Ｍ領域２４．　２５を形成する必要がある。なお
第６図田）に示すように分離領域２５を誘電体トレンチ
で形威した場合は、画素ピッチを小さくできる利点があ
る。

第７図（８），　（Ｂ）は、第６図八，■）に示したｎ
９ｐ−　−ｐ型構造のＰＩＮフォトダイオードとは反対
極性のｐ”　−ｎ−−ｎ型構造のＰＩＮフォトダイオー
ドの構成を示す図で、２６はアノード層を構成するｐ゛
拡散層であり、２７はｉ層を構成するｎ層で、２８はカ
ソード層を構成するｎ基板である。

また２９はｎ０拡敗層からなる分離領域であり、３０は
誘電体トレンチで形戒した分ＭｅＭ域である。この構成
のフォトダイオードにおいて、Ｐ１拡敗層２６の不純物
濃度ＮＡ＞　ｌ　ＸＩＱ”ｃｍ−’、ｎ一層２７の不純
物濃度Ｎｖ　＝１　×ｌＱ１３〜Ｉ　ＸＩＯ”ｃｍ−’
とすれば、第６図八，旧）に示したフォトダイオードと
同様に高い電荷一電圧変換ゲインが得られる。

第８図は、本発明の第３実施例を示す回路構成図であり
、第９図は、その駆動パルス及び各部の信号波形図であ
る。この実施例は第３図に示した第２実施例におけるフ
ォトダイオードの代わりに第７図八，　ｃ８）に示した
ｐ”　−ｎ．−　−−ｎ型構造のＰＩＮフォトダイオー
ドを画素フォトダイオード３ｌ−１．　３１−２，・・
・・・として用いたものである。このタイプのフォトダ
イオードを用いた場合には、第１リセット用Ｍ　Ｏ　Ｓ
　Ｆ　Ｅ　Ｔ３２−１．　３２−２，・・・・・として
はｐチャネルＭＯＳＦＥＴが用いられる。

この実施例は、第２実施例と同じ作用効果をもち、且つ
高感度である。なお光電変換特性は第２実施例の場合と
反対極性になる。上記のように第？リセット用Ｍ　Ｏ　
Ｓ　Ｆ　Ｅ　Ｔ３２−１．　３２−２，・・・・・とし
てはｐチャネルＭＯＳＦＥＴが用いているため、第９図
に示すように該第１リセット用ＭＯＳＦＥＴ３２−１．
　３２−２．・・・・・を駆動する第１リセットパルス
φ■′はＩＩ　Ｌ　Ｉ１のとき、第１リセット用ＭＯＳ
Ｆ　Ｅ　Ｔ３２−１．　３２−２，・・・・・はオンと
なる．次に、各画素フォトダイオードの電位をリアルタ
イムにモニターする機能を付加した実施例について説明
する。まず第１０図に示すモニター回路について説明す
る。このモニター回路は、ｎ個のモニター用ＭＯＳＦＥ
Ｔのソースを共通に接続してその一端に負荷抵抗ＲＬを
接続して出力端とし、各ドレインには共通にドレイン電
圧ｖか。を印加し、各ゲートには各モニター用人力Ｖ，
，Ｖ．，・・・・・ｖ７を印加するように横戒されてい
る。このモニター回路の出力Ｖ　ＭｏＮとしては、入力
Ｖ，，Ｖ，，・・・・・■７のうち最も大きい入力Ｖ　
ｓａｘに対応した値が得られる。

第１１図は、上記のように構成したモニター回路を付加
した本発明の第４実施例の概略回路構或図？ある。図に
おいてＡで示す部分は、第８図に示した第３実施例の増
幅型ＭＯＳラインセンサの回路構成全体を概略的に示し
、フォトダイオード部分のみ具体的に図示している。こ
の実施例で付加したモニター回路からなる測光回路Ｂを
構成するモニター用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ３３−１．
　３３−２．・・・・・の各ゲートを、ラインセンサＡ
のフォトダイオード３ｌ−１３１−２，・・・・・のア
ノード側（ｐ”拡散層）に接続し、また測光回路Ｂの出
力端には測光回路リセット用ＭＯＳＦＥＴ３４が接続さ
れ、該リセント用ＭＯＳＦＥＴ３４のゲートにはリセッ
トパルスφ艮３が印加されるようになっている。

第１２図は、第１１図に示した第４実施例における測光
回路Ｂに印加するリセットパルスφ■，のタイミングと
、測光回路Ｂの測光出力■。０■の時間的変化を示す図
であり、この測光出力■８。Ｍｌを利用して、ラインセ
ンサの出力が適正なレベルに収まるように積分時間を設
定することができる。

この第４実施例では、測光回路Ｂのモニター用Ｍ　Ｏ　
Ｓ　Ｆ　Ｅ　Ｔ３３−１．　３３−２．・・・・・の各
ゲートがラインセンサの各画素フォトダイオード３１−
１．　３１−２，・．・・・・に接続されているため、
該モニター用ＭＯＳ　Ｆ　Ｅ　Ｔ３３−１．　３３−２
，・・・・．のゲート容量は各画素フォトダイオード３
１−１．　３１−２．・・・・・の寄生容量となり、電
荷一電圧変換ゲインが低下する。

第１３図に示す第５実施例は、第４実施例の上記欠点を
改善するように構成したものである．すなわちこの実施
例は、第１０図に示したモニター回路からなる測光回路
Ｂにおけるモニター用ＭＯＳＦＥＴ３３−１．　３３−
２．・・・・・の各ゲートを、第８図に示した第３実施
例のラインセンサＡの第１増幅用ＭＯ　Ｓ　Ｆ　ＥＴ１
４−１．　１４−２，・・・・・とサンプルホールド用
Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ１３−１．　１３−２．−−−
−−の間のノードａに、それぞれ接続して構或したもの
である．ラインセンサＡの第１増幅用Ｍ　Ｏ　Ｓ　Ｆ　
Ｅ　ＴＩ４−１．１４−２．・・・・・は飽和領域で動
作し、ノードａの電位■１はおおむね、 Ｖ．　＝Ａｖｔ（Ｖｐｅ　　Ｖｖ＋） となる。測光回路Ｂのモニター用ＭＯＳＦＥＴ３３−１
．　３３−２，・・・・・のゲート容量は、前記第１増
幅用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ１４−１．　１４−２．・
・・・・のソース゜ドレイン電流で充電されるため、画
素フォトダイオード３１−１．　３１−２．・・・・・
における電荷一電圧変換ゲインには何ら影響を与えない
．したがって第４実施例における欠点を解消することが
できる．第Ｉ１図及び第１３図に示した第４及び第５実
施例において、測光回路Ｂとして用いた第１０図に示し
たモニター回路は、ｎチャネルＭＯＳＦＥＴで構成され
ているため、ラインセンナのフォトダイオードが正極性
の光電変換特性（露光量の増加に対してフォトダイオー
ドの電位が上昇する特性）をもつものである場合、ほぼ
ピーク測光となる。一方、負極性の光電変換特性（露光
量の増加に対してフォトダイオードの電位が下降する特
性）をもつフォトダイオードを用いた、第１図及び第３
図に示した第１及び第２実施例のラインセンサに対して
、第１０図に示したモニター回路を測光回路としてその
まま付加した場合、測光出力は最も弱い光の当たってい
るフォトダイオード電位に対応したものとなるため、あ
まり有用ではない．第１４図は、かかる問題点を解消し
た第６実施例を示す概略回路構成図である．図において
、Ｃで示す部分は、第３図に示した第２実施例の増幅型
ＭＯＳラインセンサの回路構成全体を概略的に示し、フ
ォトダイオード部分のみ具体的に図示している。Ｄは測
光回路で、ｐチャネルＭＯＳＦＥＴ３５−１．　３５−
２．・・・・・で構或されており、各ＭＯＳＦＥＴ３５
−１．　３５−２．・・・・・の各ゲートは、ラインセ
ンサのフォトダイオード１−１．　　１−２．・・・・
・のカソード側に接続している。

このように測光回路Ｄを構成することにより、最も低い
フォトダイオードの電位、すなわち最も強い光の当たっ
ているフォトダイオードの電位を検出することができる
。第１５図は、第１４図に示した第６実施例における測
光回路Ｄのリセットパルスφロのタイ稟ング及び測光出
力ＶＭ。Ｍｆｆｉの時間的変化を示す図である．この実
施例においても、この測光出力Ｖ。ｏ，ｌｔを利用して
、ラインセンサの出力が適正なレベルに収まるように積
分時間を設定することができる． 上記各実施例は、本発明をラインセンサに適用したもの
を示したが、本発明はエリアセンサにも適用できるもの
である．第１６図は、本発明をエリアセンサに適用した
第７実施例を示す回路構成図である．この実施例は、第
１図に示したラインセンサを複数行組み合わせてエリア
センサを構成したものである．図において、１−１１．
　　１−１２．・・・・・１−３３はマトリックス状に
配列された画素フォトダイオードで、この図示例では３
行×３列の構成のものを示している．各画素フォトダイ
オードＩ−１１．　　１−１２．・・・・・ｌ−３３は
、サンプルホールド用ＭＯＳＦＥＴ９−１１．９−１２
．・・・・・９−３３及びホールド容量１０−１１．　
１０−１２．・・・・・１０−３３からなる各サンプル
アンドホールド回路を介して、それぞれ増幅用Ｍ　Ｏ　
Ｓ　Ｆ　Ｅ　Ｔ　７　−１１．　　７−１２，・・・・
・７−３３の各ゲートに接続されている．そして各画素
フォトダイオードに接続されている各サンプルホールド
用ＭＯＳＦＥＴの各ゲートは共通に接続され、移送バル
スφ７が印加されるようになっている。

また各画素フォトダイオード１−１１．　　１−１２．
・・・？・１−３３には、リセット用ＭＯＳＦＥＴ８−
１１．８−１２．・・・・・８−３３がそれぞれ接続さ
れており、該リセット用ＭＯＳＦＥＴの各ゲートは共通
に接続されてリセットバルスφ．が印加されるようにな
っている． そして各列方向に配列されている前記増幅用ＭＯＳＦＥ
Ｔ７−１１．７−２１．７−３１は、それぞれ垂直選択
用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ４１−１１．　４１−２１．
　４１−３１を介して垂直信号線４２−１に共通に接続
され、同様に増幅用ＭＯＳＦＥＴ７−１２．７−２２．
７−３２は、垂直選択用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ４１−
１２．　４１−２２．　４１−３２を介して垂直信号線
４２−２に共通に接続され、更に増幅用ＭＯＳＦＥＴ７
−１３．７−２３．７−３３は、垂直選択用Ｍ　Ｏ　Ｓ
　Ｆ　ＥＴ４１−１３．　４１−２３．　４１−３３を
介して垂直信号線４２−３に共通に接続されている．垂
直信号線４２−１．　４２−２．　４２−３は、それぞ
れ、水平走査回路４７から出力される水平走査バルスφ
■，φＨｚ，φ旧で駆動される水平選択用ＭＯＳＦＥＴ
４３−１．　４３−２．　４３−３を介して、ビデオラ
イン３に接続されており、また各垂直信号線４２−１．
　４２−２．　４２？３には、垂直信号線リセット用Ｍ
　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ４４−１．４４−２．　４４−３
がそれぞれ接続されていて、該リセット用ＭＯＳＦＥＴ
の各ゲートは共通に接続されて垂直信号線リセットバル
スφ■が印加されるようになっている。またビデオライ
ン３にはビデオラインリセット用ＭＯＳＦＥＴ４５が接
続されていて、そのゲートにはビデオラインリセットパ
ルスφｍｖが印加されるようになっている。

一方、水平方向に配列されている垂直選択用ＭＯ　Ｓ　
Ｆ　Ｅ　Ｔ４１−１１．　４１−１２．　４１−１３の
各ゲートは行ライン４６−１に共通に接続され、垂直走
査回路４８からの垂直走査パルスφ■が印加されるよう
になっており、同様に垂直選択用ＭＯＳＦＥＴ４１−２
１　．４１−２２．　４１−２３及び４１−３１．　４
１−３２．　４１−３３の各ゲートは、それぞれ行ライ
ン４６−２．　４６−３に共通に接続され、垂直走査バ
ルスφ９，．φ９，がそれぞれ印加されるようになって
いる。

次にこのように構成されたエリアセンサの動作を、第１
７図に示す各駆動パルス及び各部の信号波形図を参照し
ながら説明する。まず移送バルスφ，？″Ｈ“になると
、各画素フォトダイオード１　−１１．１−１２．・・
・・・１−３３における蓄積電荷は各ホールド容量１０
−ＩＩ，　１０−１２．・・・・・１０−３３に分配さ
れる．次いで移送バルスφ，が″Ｌ”となると、サンプ
ルホールド用ＭＯＳＦＥＴ９−１１．９−１２．・・・
・・９−３３はオフとなり、各ホールド容量１０−１１
．　１０−１２，・・・・・１０−３３の電位は、その
まま保持される．この状態において、垂直走査回路スタ
ートバルスφｖｓｔにより駆動される垂直走査回路４８
より出力される垂直走査パルスφ■によって、垂直選択
用ＭＯ　Ｓ　Ｆ　ＥＴ４１−１１．　４１−１２．　４
１−１３がオンになると、ホールド容量１０−１１．　
１０−１２．　１０−１３に保持されている電位が各垂
直信号線４２−１．　４２−２．　４２−３に読み出さ
れる。次いで水平走査回路４７より出力される水平走査
パルスφκ．φＨｈ　φ問により順次駆動される水平選
択用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔ４３−１．　４３−２４３
−３を介して、各垂直信号線４２−１．　４２−２．　
４２−３に読み出された各画素信号がビデオライン３に
読み出され、負荷抵抗Ｒｔ端にホールド容量端の電位に
対応した出力電圧■。ＵＴが現れる。

以下同様にして垂直走査バルスφＶＺ及びφｖ３により
第２行目の画素フォトダイオード１−２１．１−２２．
　　１−２３及び第３行目の画素フォトダイオード１−
３１．　　１−３２．　　１−３３の各蓄積電荷に対応
する電位が、垂直信号線４２−１．　４２−２．　４２
−３に順次読み出され、続いて水平走査パルスφＮ＋＋
　　φＨよ．φｌによって順次ビデオライン３に読み出
されて、全画素フォトダイオードの光信号に対応する出
力電圧Ｖｏｌｔ？が得られる． このエリアセンサにおいても、各画素フォトダイオード
の光積分は、リセットパルスφ８が“Ｌ”となって各リ
セット用ＭＯＳＦＥＴ８−１１．８−１２・・・・・８
−３３がオフとなった時点から開始され、移送パルスφ
ｉが“Ｈ”となって各サンプルホールド用ＭＯＳＦＥＴ
９−１１．９−１２．・・・・・９＝３３がオンとなっ
て各サンプルアンドホールド回路に読み出されるまでが
積分時間Ｔ　ｉ　，，Ｌとなる。したがって全画素フォ
トダイオードの積分開始及び終了時刻を一致させること
ができる． またこのエリアセンサにおいても、ラインセンサと同様
に第１Ｏ図に示したモニター回路からなる測光回路を付
加することができ、また画素フォトダイオードとして、
第６図（２）．（Ｂ）又は第７図四．■）に示したＰＴ
Ｎフォトダイオードを用いることができる。

〔発明の効果〕

以上実施例に基づいて説明したように、本発明によれば
、積分時間及びその開始．終了時刻を全画素で一敗させ
、更に読み出し時間よりも短い積分時間を設定できるよ
うにした固体撮像装置が得られる。またＰＩＮフォトダ
イオードを画素として用いることにより高感度を計るこ
とができ、更に測光回路を付加することにより各画素フ
ォトダイオードの電位をリアルタイムに検出し、積分時
間を制御して適正レベルの出力信号を容易に得ることが
できる等の効果が得られる．

【図面の簡単な説明】

第１図は、本発明に係る固体撮像装置の第１実施例を示
す回路構成図、第２図は、第１実施例の駆動パルスのタ
イミング及び各部の信号波形を示す図、第３図は、第２
実施例を示す回路構成図、第４図は、第２実施例の駆動
パルスのタイミング及び各部の信号波形を示す図、第５
図は、第２実施例において非破壊読み出しを行うための
駆動パルスのタイミング及び各部の信号波形を示す図、
第６図（８）．（Ｂ）は、光電荷一電圧変換ゲインを向
上させたｎ”　−ｐ−−ｐ型構造のＰＩＮフォトダイオ
ードのｉ＊ａを示す図、第７図（９），ω》は、同じく
光電荷一電圧変換ゲインを向上させたｐ”　−ｎ−ｎ型
横造のＰＩＮフォトダイオードの構成を示す図、第８図
は、第３実施例を示す回路構或図、第９図は、第３実施
例の駆動パルスのタイミング及び各部の信号波形を示す
図、第１０図は、モニター回路を示す構成図、第１１図
は、第４実施例を示す概略回路構成図、第１２図は、第
４実施例の測光回路のリセットパルス及び測光出力を示
す図、第１３図は、第５実施例を示す概略回路構或図、
第１４図は、第６実施例を示す概略回路構Ｆｉ．図、第
１５図は、第６実施例の測光回路のリセットパルス及び
測光出力を示す図、第１６図は、第７実施例を示す回路
構成図、第１７図は、第７実施例の駆動パルス及び各部
の信号波形を示す図、第１８図は、従来のＭＯＳ型ライ
ンセンサの構成例を示す回路構成図、第１９図は、その
駆動パルス及び各部の信号波形を示す図、第２０図は、
従来の増幅型ＭＯＳラインセンサの構成例を示す回路構
成図、第２ｌ図は、その駆動パルス及び各部の信号波形
を示す図である．図において、１−１．　　１−２，・
・・・・は画素フォトダイオード、２−１．　　２−２
，・・・・・は選択用ＭＯＳＦＥＴ、３はビデオライン
、４は負荷抵抗、５はリセット用電源、６は走査回路、
７−１．　７−２．・・・・・は増幅用ＭＯＳＦＥＴ，
８’−１．８−２，・・・・・はリセント用ＭＯＳＦＥ
Ｔ，９−１．９−２．・・・・・はサンプルホールド用
ＭＯ　Ｓ　Ｆ　ＥＴ，　１０−１．　１０−２，・．・
・・はホールド容量、１１−１．　１１−２，・・・・
・は第１リセット用ＭＯＳＦＥＴ、１２−１．　１２−
２，・・・・・は第２リセット用Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　
Ｔ　，　１３−１．　１３−２，・・・・・はサンプル
ホールド用ＭＯ　Ｓ　Ｆ　ＥＴ，　１４−１．　１４−
２．・・．．・は第１増幅用ＭＯ　Ｓ　Ｆ　ＥＴ、１５
−１．　１５−２．・・・・・は第２増幅用ＭＯＳＦＥ
Ｔ、１６−１．　１６−２，・・・・・は選択用Ｍ０　
３　Ｆ　Ｅ　Ｔ，　１７−１．　１７−２．・・・・・
はホールド容量を示す。

Claims (1)

1. 【特許請求の範囲】 １、画素を構成する複数のフォトダイオードと、一方の
   主電極を前記画素フォトダイオードに他方の主電極をホ
   ールド容量及び増幅用ＭＯＳＦＥＴのゲートにそれぞれ
   接続しゲートを共通に接続したサンプルホールド用ＭＯ
   ＳＦＥＴと、走査パルスで順次駆動される選択用ＭＯＳ
   ＦＥＴを介して前記増幅用ＭＯＳＦＥＴに接続されたビ
   デオラインと、一方の主電極を前記画素フォトダイオー
   ドに接続し他方の主電極を共通に接続してなるリセット
   用ＭＯＳＦＥＴとを備え、前記サンプルホールド用ＭＯ
   ＳＦＥＴのゲートに印加する移送パルスと前記リセット
   用ＭＯＳＦＥＴのゲートに印加するリセットパルスとに
   より、前記画素フォトダイオードの光積分開始を制御し
   、前記移送パルスにより光積分終了を制御するように構
   成したことを特徴とする固体撮像装置。 ２、画素を構成する複数のフォトダイオードと、該画素
   フォトダイオードにゲートを接続した第１の増幅用ＭＯ
   ＳＦＥＴと、一方の主電極を前記第１の増幅用ＭＯＳＦ
   ＥＴに他方の主電極をホールド容量及び第２の増幅用Ｍ
   ＯＳＦＥＴのゲートにそれぞれ接続しゲートを共通に接
   続したサンプルホールド用ＭＯＳＦＥＴと、走査パルス
   で順次駆動される選択用ＭＯＳＦＥＴを介して前記第２
   の増幅用ＭＯＳＦＥＴに接続されたビデオラインと、一
   方の主電極を前記画素フォトダイオードに接続し他方の
   主電極を共通に接続してなるリセット用ＭＯＳＦＥＴと
   を備え、前記サンプルホールド用ＭＯＳＦＥＴのゲート
   に印加する移送パルスと前記リセット用ＭＯＳＦＥＴの
   ゲートに印加するリセットパルスとにより、前記画素フ
   ォトダイオードの光積分開始を制御し、前記移送パルス
   により光積分終了を制御するように構成したことを特徴
   とする固体撮像装置。 ３、前記リセット用ＭＯＳＦＥＴは、前記画素フォトダ
   イオードのリセット時にのみ、ゲートに印加されるリセ
   ットパルスにより駆動されるように構成し、前記画素フ
   ォトダイオードが前記リセット用ＭＯＳＦＥＴによりリ
   セットされるまで非破壊読み出しが行えるようにしたこ
   とを特徴とする請求項２記載の固体撮像装置。 ４、一方の主電極を共通に接続して電源電圧を印加し、
   他方の主電極を測光出力ラインに共通に接続した複数の
   モニター用ＭＯＳＦＥＴからなる測光回路を備え、前記
   モニター用ＭＯＳＦＥＴの各ゲートを前記画素フォトダ
   イオードにそれぞれ接続したことを特徴とする請求項１
   又は２記載の固体撮像装置。 ５、一方の主電極を共通に接続して電源電圧を印加し、
   他方の主電極を測光出力ラインに共通に接続した複数の
   モニター用ＭＯＳＦＥＴからなる測光回路を備え、前記
   モニター用ＭＯＳＦＥＴの各ゲートを、前記第１の増幅
   用ＭＯＳＦＥＴと前記サンプルホールド用ＭＯＳＦＥＴ
   との間の各ノードに接続したことを特徴とする請求項２
   記載の固体撮像装置。６、前記画素フォトダイオードを
   、ｎ＾＋−ｐ＾−−ｐ型構造でｐ＾−領域の不純物濃度
   を１×１０＾１＾３〜１×１０＾１＾５ｃｍ＾−＾３と
   し、且つｐ＾＋拡散層又は誘電体トレンチからなる分離
   領域をもつＰＩＮフォトダイオードで構成したことを特
   徴とする請求項１〜５のいずれか１項に記載の固体撮像
   装置。 ７、前記画素フォトダイオードを、ｐ＾＋−ｎ＾−−ｎ
   型構造でｎ＾−領域の不純物濃度を１×１０＾１＾３〜
   １×１０＾１＾５ｃｍ＾−＾３とし、且つｎ＾＋拡散層
   又は誘電体トレンチからなる分離領域をもつＰＩＮフォ
   トダイオードで構成したことを特徴とする請求項１〜５
   のいずれか１項に記載の固体撮像装置。 ８、前記画素フォトダイオードを、ｐ＾＋−ｎ＾−−ｎ
   型構造のＰＩＮフォトダイオードで構成し、前記測光回
   路のモニター用ＭＯＳＦＥＴとしてｎチャネルＭＯＳＦ
   ＥＴを用い、該ｎチャネルＭＯＳＦＥＴのゲートを前記
   フォトダイオードのｐ＾＋領域に接続したことを特徴と
   する請求項４記載の固体撮像装置。 ９、前記画素フォトダイオードを、ｎ＾＋−ｐ＾−−ｐ
   型構造のＰＩＮフォトダイオードで構成し、前記測光回
   路のモニター用ＭＯＳＦＥＴとしてｐチャネルＭＯＳＦ
   ＥＴを用い、該ｐチャネルＭＯＳＦＥＴのゲートを前記
   フォトダイオードのｎ＾＋領域に接続したことを特徴と
   する請求項４記載の固体撮像装置。 １０、前記画素フォトダイオードを、ｐ＾＋−ｎ＾−−
   ｎ型構造のＰＩＮフォトダイオードで構成し、前記測光
   回路のモニター用ＭＯＳＦＥＴとしてｎチャネルＭＯＳ
   ＦＥＴを用い、該ｎチャネルＭＯＳＦＥＴの各ゲートを
   、前記第１の増幅用ＭＯＳＦＥＴと前記サンプルホール
   ド用ＭＯＳＦＥＴとの間の各ノードに接続したことを特
   徴とする請求項５記載の固体撮像装置。 １１、マトリックス状に配列した画素を構成する複数の
   フォトダイオードと、一方の主電極をフォトダイオード
   に他方の主電極をホールド容量及び増幅用ＭＯＳＦＥＴ
   のゲートにそれぞれ接続しゲートを共通に接続したサン
   プルホールド用ＭＯＳＦＥＴと、前記フォトダイオード
   に接続され各ゲートを共通に接続したリセット用ＭＯＳ
   ＦＥＴと、列方向に配列された前記増幅用ＭＯＳＦＥＴ
   に垂直選択用ＭＯＳＦＥＴを介して共通に接続した垂直
   信号線と、行方向に配列された垂直選択用ＭＯＳＦＥＴ
   のゲートに共通に接続され、垂直走査回路からの垂直走
   査パルスが印加される行ラインと、前記垂直信号線に水
   平走査回路からの水平走査パルスで順次駆動される水平
   選択用ＭＯＳＦＥＴを介して接続されたビデオラインと
   を備え、前記リセット用ＭＯＳＦＥＴに印加するリセッ
   トパルスと前記サンプルホールド用ＭＯＳＦＥＴに印加
   する移送パルスにより、各画素フォトダイオードの光積
   分開始及び終了時刻を制御するように構成したことを特
   徴とする固体撮像装置。