JP2001292374A - Cmos画像センサを動作させる方法 - Google Patents
Cmos画像センサを動作させる方法Info
- Publication number
- JP2001292374A JP2001292374A JP2001044694A JP2001044694A JP2001292374A JP 2001292374 A JP2001292374 A JP 2001292374A JP 2001044694 A JP2001044694 A JP 2001044694A JP 2001044694 A JP2001044694 A JP 2001044694A JP 2001292374 A JP2001292374 A JP 2001292374A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- memory node
- initialization
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000002800 charge carrier Substances 0.000 claims abstract description 19
- 238000005286 illumination Methods 0.000 claims abstract description 5
- 239000011159 matrix material Substances 0.000 claims description 13
- 238000005070 sampling Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000010354 integration Effects 0.000 description 9
- 230000008901 benefit Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101100116283 Arabidopsis thaliana DD11 gene Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
- H04N25/623—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by evacuation via the output or reset lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 CMOS画像センサを正確に動作させる方法
を提供すること。 【解決手段】 複数の行および列に配列された画素(5
0)のマトリクスを含み、画素の各々が、照明に比例し
た電荷キャリアを蓄積する光センサ素子(PD)および
光センサにより蓄積された電荷キャリアを表すサンプリ
ングされた信号を生成するために、所定の時刻に、光セ
ンサ素子(PD)に接続できる格納手段(C1、55)
を含んでいる。格納手段に格納されたサンプリングされ
た信号が読み取られる時に、光センサにより生成された
電荷キャリアが放出され、したがって、格納手段に格納
されたサンプリングされた信号を乱すことがないような
電圧に、光センサ素子が保持される。本発明によれば、
従来の技術によって動作させられる時に、これらセンサ
に関して典型的に生ずる電荷キャリアの拡散問題が解決
される。
を提供すること。 【解決手段】 複数の行および列に配列された画素(5
0)のマトリクスを含み、画素の各々が、照明に比例し
た電荷キャリアを蓄積する光センサ素子(PD)および
光センサにより蓄積された電荷キャリアを表すサンプリ
ングされた信号を生成するために、所定の時刻に、光セ
ンサ素子(PD)に接続できる格納手段(C1、55)
を含んでいる。格納手段に格納されたサンプリングされ
た信号が読み取られる時に、光センサにより生成された
電荷キャリアが放出され、したがって、格納手段に格納
されたサンプリングされた信号を乱すことがないような
電圧に、光センサ素子が保持される。本発明によれば、
従来の技術によって動作させられる時に、これらセンサ
に関して典型的に生ずる電荷キャリアの拡散問題が解決
される。
Description
【0001】
【発明の属する技術分野】本発明は、一般に、集積化画
像センサを動作させる方法に関する。より詳細には、本
発明は、CMOS技術を用いた集積化画像センサを動作
させる方法に関する。そのようなCMOS画像センサ
は、特に、集積化された写真およびビデオ・デバイスを
製作することを目的とする。
像センサを動作させる方法に関する。より詳細には、本
発明は、CMOS技術を用いた集積化画像センサを動作
させる方法に関する。そのようなCMOS画像センサ
は、特に、集積化された写真およびビデオ・デバイスを
製作することを目的とする。
【0002】
【従来の技術】現在の集積化技術の結果として、集積化
された形で、操作可能な画像収集デバイスを製作するこ
とが可能である。そのような集積化画像収集でデバイス
は、典型的にはマトリクスの形で組織化された光センサ
素子のアセンブリから成る光センサ構成部と、画像を捕
らえかつ光センサ構成部で収集されたデータを読み出す
処理構成部とを同じチップの上に組み込んでいる。
された形で、操作可能な画像収集デバイスを製作するこ
とが可能である。そのような集積化画像収集でデバイス
は、典型的にはマトリクスの形で組織化された光センサ
素子のアセンブリから成る光センサ構成部と、画像を捕
らえかつ光センサ構成部で収集されたデータを読み出す
処理構成部とを同じチップの上に組み込んでいる。
【0003】伝統的に、集積化画像収集デバイスは電荷
転送技術に依存している。こうした技術により、光で生
成された電荷は、所定の方法で、集められ、転送され
る。最も普通に使用される電荷転送技術は、CCD(電
荷結合デバイス)またはCID(電荷注入デバイス)装
置を使用する。これらの装置を使用したデバイスは、こ
れまで、多くの商業的用途を見出してきたが、それで
も、重大な欠陥を持っている。特に、これら装置は、標
準でない製造技術、特に、標準CMOS製造工程と両立
性のない標準に依存している。したがって、こうした装
置は、製造の費用および容易さの点で、画像センサの全
体の集積化の妨げになる。
転送技術に依存している。こうした技術により、光で生
成された電荷は、所定の方法で、集められ、転送され
る。最も普通に使用される電荷転送技術は、CCD(電
荷結合デバイス)またはCID(電荷注入デバイス)装
置を使用する。これらの装置を使用したデバイスは、こ
れまで、多くの商業的用途を見出してきたが、それで
も、重大な欠陥を持っている。特に、これら装置は、標
準でない製造技術、特に、標準CMOS製造工程と両立
性のない標準に依存している。したがって、こうした装
置は、製造の費用および容易さの点で、画像センサの全
体の集積化の妨げになる。
【0004】前述の技術を補完するものとして、光セン
サ素子として通常フォトダイオードと呼ばれるp−n半
導体接合を使用することに関して、ある概念が生み出さ
れた。そのような素子の本質的な利点は、標準的なCM
OS製造工程との完全な両立性である。すなわち、光セ
ンサ素子としてフォトダイオードに依存する解決方法
は、従来技術、特に、参照により本明細書に組み込まれ
ている、Orl Yadid−Pecht、Ran G
inosarおよびYosi Diamandの文書
「A Random Access Photodio
de Arrayfor Intelligent I
mage Capture」、IEEETransac
tions on Electron Device
s、Vol.38、no.8、August 199
1、pp1772−1780から公知である。
サ素子として通常フォトダイオードと呼ばれるp−n半
導体接合を使用することに関して、ある概念が生み出さ
れた。そのような素子の本質的な利点は、標準的なCM
OS製造工程との完全な両立性である。すなわち、光セ
ンサ素子としてフォトダイオードに依存する解決方法
は、従来技術、特に、参照により本明細書に組み込まれ
ている、Orl Yadid−Pecht、Ran G
inosarおよびYosi Diamandの文書
「A Random Access Photodio
de Arrayfor Intelligent I
mage Capture」、IEEETransac
tions on Electron Device
s、Vol.38、no.8、August 199
1、pp1772−1780から公知である。
【0005】すなわち、この文書は、単一チップの形
で、CMOS技術を用いた集積化画像センサを開示して
いる。RAMメモリと同様な、センサのアーキテクチャ
が図1で説明される。一般的に、参照番号1で示され
る、このセンサは、M行およびN列に配列された画素の
マトリクス10を含んでいる。このマトリクス10はセ
ンサの表面の大部分を占める。マトリクス10の特定画
素の読取りは、対応する行および列をアドレス指定する
ことにより実行される。この目的のために、センサは、
さらに、共に制御回路40で制御される、マトリクス1
0に結合された行アドレス指定回路20およびマトリク
ス10の列に結合された出力バス30を含んでいる。
で、CMOS技術を用いた集積化画像センサを開示して
いる。RAMメモリと同様な、センサのアーキテクチャ
が図1で説明される。一般的に、参照番号1で示され
る、このセンサは、M行およびN列に配列された画素の
マトリクス10を含んでいる。このマトリクス10はセ
ンサの表面の大部分を占める。マトリクス10の特定画
素の読取りは、対応する行および列をアドレス指定する
ことにより実行される。この目的のために、センサは、
さらに、共に制御回路40で制御される、マトリクス1
0に結合された行アドレス指定回路20およびマトリク
ス10の列に結合された出力バス30を含んでいる。
【0006】マトリクス10の各画素は、図2Aで説明
するような構造を持つ。一般的に、図2Aの参照番号5
0で示される、この画素は、光センサ素子PD、第1ス
テージA1、格納手段C1および第2ステージA2を含
んでいる。光センサ素子PDは、積分期間の間に光で生
成された電子を収集する逆極性フォトダイオードから成
る。第1ステージA1は、フォトダイオードPDの両端
子に存在する電圧の値を所定の時間でサンプリングする
サンプルおよびホールド型回路である。このサンプリン
グされた値は、典型的には、キャパシタで作られた格納
手段C1に格納される。キャパシタC1に格納された電
圧値は、第1ステージA1の伝達関数に、そして、特
に、フォトダイオードPDのキャパシタンス値と格納手
段C1のキャパシタンス値の間の比に依存する。第2ス
テージA2は、格納手段C1に格納されたサンプリング
された電圧の読み取りを行う。図2Aで説明されるこの
構造は、検出と読取り過程の分離を可能にする。
するような構造を持つ。一般的に、図2Aの参照番号5
0で示される、この画素は、光センサ素子PD、第1ス
テージA1、格納手段C1および第2ステージA2を含
んでいる。光センサ素子PDは、積分期間の間に光で生
成された電子を収集する逆極性フォトダイオードから成
る。第1ステージA1は、フォトダイオードPDの両端
子に存在する電圧の値を所定の時間でサンプリングする
サンプルおよびホールド型回路である。このサンプリン
グされた値は、典型的には、キャパシタで作られた格納
手段C1に格納される。キャパシタC1に格納された電
圧値は、第1ステージA1の伝達関数に、そして、特
に、フォトダイオードPDのキャパシタンス値と格納手
段C1のキャパシタンス値の間の比に依存する。第2ス
テージA2は、格納手段C1に格納されたサンプリング
された電圧の読み取りを行う。図2Aで説明されるこの
構造は、検出と読取り過程の分離を可能にする。
【0007】種々の実施形態が、従来技術の前述の文書
において、想定および提示されている。特に、図2B
は、画素50が(n型)逆極性フォトダイオードPDお
よび5個のn−MOS型トランジスタM1〜M5を含ん
でいる、それら実施形態の1つを示す。キャパシタ(キ
ャパシタC1)で作られ、たとえば、保護金属層で光か
ら保護されているメモリ・ノード55をそれぞれの画素
50が含んでいる。
において、想定および提示されている。特に、図2B
は、画素50が(n型)逆極性フォトダイオードPDお
よび5個のn−MOS型トランジスタM1〜M5を含ん
でいる、それら実施形態の1つを示す。キャパシタ(キ
ャパシタC1)で作られ、たとえば、保護金属層で光か
ら保護されているメモリ・ノード55をそれぞれの画素
50が含んでいる。
【0008】トラジスタM1は、各積分期間の前に、所
定の電圧でフォトダイオードPDの初期化を確実に行
う。トランジスタM2は、フォトダイオードPDにより
蓄積された電荷のサンプリングを行い、そのサンプリン
グされた信号をメモリ・ノード55に格納する。さら
に、このトランジスタM2は、フォトダイオードPDと
メモリ・ノード55の絶縁または分離を確実に行う。ト
ランジスタM3は、所定の電圧でメモリ・ノード55の
初期化を確実に行う。トランジスタM4はソース・フォ
ロワ・トランジスタである。また、トランジスタM5は
行選択トランジスタで、読取り過程中に、トランジスタ
M4の電圧を1つの列の全画素に共通な出力バスへ確実
に転送させる。この構造に印加された信号は、高い電源
電圧VDDおよび低電源電圧VSSを含んでおり、アース、
第1初期化信号T1、サンプリング信号SH、第2初期
化信号RSTおよび行選択信号RSELを形成する。
定の電圧でフォトダイオードPDの初期化を確実に行
う。トランジスタM2は、フォトダイオードPDにより
蓄積された電荷のサンプリングを行い、そのサンプリン
グされた信号をメモリ・ノード55に格納する。さら
に、このトランジスタM2は、フォトダイオードPDと
メモリ・ノード55の絶縁または分離を確実に行う。ト
ランジスタM3は、所定の電圧でメモリ・ノード55の
初期化を確実に行う。トランジスタM4はソース・フォ
ロワ・トランジスタである。また、トランジスタM5は
行選択トランジスタで、読取り過程中に、トランジスタ
M4の電圧を1つの列の全画素に共通な出力バスへ確実
に転送させる。この構造に印加された信号は、高い電源
電圧VDDおよび低電源電圧VSSを含んでおり、アース、
第1初期化信号T1、サンプリング信号SH、第2初期
化信号RSTおよび行選択信号RSELを形成する。
【0009】フォトダイオードPDの第1端子は、アー
スVSSに接続され、他の端子は、ゲートが信号T1およ
びSHによりそれぞれ制御された、トランジスタM1お
よびM2のソースに接続される。トランジスタM1、M
3およびM4のドレインは高電源電圧VDDに接続されて
いる。第2初期化信号RSTはトランジスタM3のゲー
トに印加される。トランジスタM3のソース、トランジ
スタM2のドレインおよびトランジスタM4のゲート
は、画素メモリ・ノード55に共に接続される。トラン
ジスタM4のソースは、行選択トランジスタM5を介し
て、1つの列の全画素に共通な出力バスに接続される。
行選択信号RSELはトランジスタM5のゲートに印加
される。
スVSSに接続され、他の端子は、ゲートが信号T1およ
びSHによりそれぞれ制御された、トランジスタM1お
よびM2のソースに接続される。トランジスタM1、M
3およびM4のドレインは高電源電圧VDDに接続されて
いる。第2初期化信号RSTはトランジスタM3のゲー
トに印加される。トランジスタM3のソース、トランジ
スタM2のドレインおよびトランジスタM4のゲート
は、画素メモリ・ノード55に共に接続される。トラン
ジスタM4のソースは、行選択トランジスタM5を介し
て、1つの列の全画素に共通な出力バスに接続される。
行選択信号RSELはトランジスタM5のゲートに印加
される。
【0010】性能の点で、図2Bに説明されている画素
50の構造に関して生じる1つの問題は、メモリ・ノー
ド55上に格納された、サンプリングされた電荷が、読
取り過程の期間中に一定のままでない事実に存在する。
事実、前述の文書で述べられているように、フォトダイ
オードPDのもとで光で生成された電荷は、ノードが光
から保護されているのにかかわらず、基板内で拡散し、
メモリ・ノード55のキャパシタを放電させるのに十分
に長い時間があるので、メモリ・ノード55のキャパシ
タンスは比較的に迅速に放電させられる。この電荷キャ
リア拡散問題は、センサの光感知領域上の光の強度が高
くなればなる程、ますます顕著になる。このように、こ
の拡散現象が、画素キャパシタ上に格納されたサンプリ
ングされた電圧の読取りを可能にする利用可能時間を急
激に制限することが理解されている。
50の構造に関して生じる1つの問題は、メモリ・ノー
ド55上に格納された、サンプリングされた電荷が、読
取り過程の期間中に一定のままでない事実に存在する。
事実、前述の文書で述べられているように、フォトダイ
オードPDのもとで光で生成された電荷は、ノードが光
から保護されているのにかかわらず、基板内で拡散し、
メモリ・ノード55のキャパシタを放電させるのに十分
に長い時間があるので、メモリ・ノード55のキャパシ
タンスは比較的に迅速に放電させられる。この電荷キャ
リア拡散問題は、センサの光感知領域上の光の強度が高
くなればなる程、ますます顕著になる。このように、こ
の拡散現象が、画素キャパシタ上に格納されたサンプリ
ングされた電圧の読取りを可能にする利用可能時間を急
激に制限することが理解されている。
【0011】
【発明が解決しようとする課題】すなわち、この問題は
センサの性能を制限する。特に、動的シーンのスナップ
ショットを得るために、センサの全体的な露光を実行す
ること、すなわち、センサ・マトリクスの各画素を同時
に露光するのが望ましい。実際、前述の電荷キャリア拡
散現象により、画素マトリクスの第1行と最後の行を読
む時刻の間で、電圧が、すでに、かなり変化しているた
め、格納され、サンプリングされた電圧の読取りをでき
なくするであろう。
センサの性能を制限する。特に、動的シーンのスナップ
ショットを得るために、センサの全体的な露光を実行す
ること、すなわち、センサ・マトリクスの各画素を同時
に露光するのが望ましい。実際、前述の電荷キャリア拡
散現象により、画素マトリクスの第1行と最後の行を読
む時刻の間で、電圧が、すでに、かなり変化しているた
め、格納され、サンプリングされた電圧の読取りをでき
なくするであろう。
【0012】本発明の一目的は、こうしたセンサに関し
て生ずる電荷キャリア拡散の問題に答える、前述のタイ
プのCMOS画像センサを動作させる方法を提案するこ
とである。
て生ずる電荷キャリア拡散の問題に答える、前述のタイ
プのCMOS画像センサを動作させる方法を提案するこ
とである。
【0013】本発明の他の目的は、時間が非常に短いた
めに、露光時間が決定的な要素である適用に、このセン
サを使用できるようにする、前述のタイプのCMOS画
像センサを動作させる方法を提案することである。
めに、露光時間が決定的な要素である適用に、このセン
サを使用できるようにする、前述のタイプのCMOS画
像センサを動作させる方法を提案することである。
【0014】さらに、本発明の他の目的は、機械的シャ
ッタの使用を要しない、前述のタイプのCMOS画像セ
ンサを動作させる方法を提案することである。
ッタの使用を要しない、前述のタイプのCMOS画像セ
ンサを動作させる方法を提案することである。
【0015】
【課題を解決するための手段】本発明は、複数の行およ
び列に配置された画素のマトリクスを含んでいるCMO
S画像センサを動作させる方法である。本方法は、画素
の各々が照明に比例した電荷キャリアを蓄積する光セン
サ素子を含んでおり、さらに、光センサにより蓄積され
た電荷キャリアを表すサンプリングされた信号を生成す
るために、所定の時刻に、光センサ素子に結合できる格
納手段をも含んでおり、その格納手段は、サンプリング
された信号を読み取るために格納するように構成されて
おり、その格納手段に格納されたサンプリングされた信
号を読み取る時に、光センサ素子は、その素子により生
成された電荷キャリアが取り出され、したがって、格納
手段に格納されたサンプリングされた信号を乱さないよ
うな電圧に保持されることを特徴とする、CMOS画像
センサを動作させる方法である。
び列に配置された画素のマトリクスを含んでいるCMO
S画像センサを動作させる方法である。本方法は、画素
の各々が照明に比例した電荷キャリアを蓄積する光セン
サ素子を含んでおり、さらに、光センサにより蓄積され
た電荷キャリアを表すサンプリングされた信号を生成す
るために、所定の時刻に、光センサ素子に結合できる格
納手段をも含んでおり、その格納手段は、サンプリング
された信号を読み取るために格納するように構成されて
おり、その格納手段に格納されたサンプリングされた信
号を読み取る時に、光センサ素子は、その素子により生
成された電荷キャリアが取り出され、したがって、格納
手段に格納されたサンプリングされた信号を乱さないよ
うな電圧に保持されることを特徴とする、CMOS画像
センサを動作させる方法である。
【0016】本発明による方法の変形は、従属する請求
項の主題を形成する。
項の主題を形成する。
【0017】本発明による方法の一利点は、積分期間中
にフォトダイオードにより蓄積された電荷がサンプリン
グされ、各画素の格納キャパシタに格納されると、フォ
トダイオード電圧が、直ちに次の収集に対する初期化電
圧になるようにされるという事実に存在する。その結
果、各光生成電荷は、捕らえられ、または、放出され、
メモリ・ノードまで基板内を拡散することがない。こう
して、センサの各画素上でサンプリングされた信号は、
一定を維持する。各画素の行ごとの読取り過程は、余分
に露光時間を要することなく、従来の方法で起こること
ができる。
にフォトダイオードにより蓄積された電荷がサンプリン
グされ、各画素の格納キャパシタに格納されると、フォ
トダイオード電圧が、直ちに次の収集に対する初期化電
圧になるようにされるという事実に存在する。その結
果、各光生成電荷は、捕らえられ、または、放出され、
メモリ・ノードまで基板内を拡散することがない。こう
して、センサの各画素上でサンプリングされた信号は、
一定を維持する。各画素の行ごとの読取り過程は、余分
に露光時間を要することなく、従来の方法で起こること
ができる。
【0018】本発明によれば、このように、画像センサ
の使用が、露光時間が非常に短い応用に対して可能にな
る。画像の露光および処理に必要な全期間もまた大きく
低減される。これは、全体シャッタと呼ばれる。
の使用が、露光時間が非常に短い応用に対して可能にな
る。画像の露光および処理に必要な全期間もまた大きく
低減される。これは、全体シャッタと呼ばれる。
【0019】本発明の他の利点は、露光および読取り動
作が全く独立に行われるという事実にある。このよう
に、画像収集デバイスを適切に動作させるのに機械的シ
ャッタがもはや必要でない程に、電子シャッタが効果的
に動作させられる。したがって、それらのデバイスの製
造コストもまた低減される。
作が全く独立に行われるという事実にある。このよう
に、画像収集デバイスを適切に動作させるのに機械的シ
ャッタがもはや必要でない程に、電子シャッタが効果的
に動作させられる。したがって、それらのデバイスの製
造コストもまた低減される。
【0020】本発明のこれら目的、特徴および利点は、
他の目的、特徴および利点に加えて、制限を付けない例
示により与えられた付随する図を参照してなされる、以
下の詳細な説明により明確になるであろう。
他の目的、特徴および利点に加えて、制限を付けない例
示により与えられた付随する図を参照してなされる、以
下の詳細な説明により明確になるであろう。
【0021】
【発明の実施の形態】図2Bの画素50が動作させられ
る本発明による方法は、図3により説明される。図3
は、図2Bの画素構造を動作させる、制御信号T1、S
H、RSTおよびRSELの生成の時間図を示す。フォ
トダイオードPDの電圧VPDの生成および画素メモリ・
ノード55での電圧V1の生成が、図示されている。
る本発明による方法は、図3により説明される。図3
は、図2Bの画素構造を動作させる、制御信号T1、S
H、RSTおよびRSELの生成の時間図を示す。フォ
トダイオードPDの電圧VPDの生成および画素メモリ・
ノード55での電圧V1の生成が、図示されている。
【0022】本発明による方法は、図2Bで説明された
構造のような構造の動作に限定されず、図2Aで説明さ
れた構造、すなわち、積分期間中に光センサ素子により
蓄積された電荷キャリアを表すサンプリングされた信号
を生成および格納するために、光センサ素子と所定の時
刻にその光センサ素子に接続される格納手段を含んでい
る構造の概略形状をとる任意のタイプの構造に、同様に
適用できる。しかし、図2Bの構造は、単純で、特に有
利な構造を構成する。
構造のような構造の動作に限定されず、図2Aで説明さ
れた構造、すなわち、積分期間中に光センサ素子により
蓄積された電荷キャリアを表すサンプリングされた信号
を生成および格納するために、光センサ素子と所定の時
刻にその光センサ素子に接続される格納手段を含んでい
る構造の概略形状をとる任意のタイプの構造に、同様に
適用できる。しかし、図2Bの構造は、単純で、特に有
利な構造を構成する。
【0023】トランジスタM1の第1初期化信号T1
が、各積分期間前に、所定の初期化電圧で、フォトダイ
オードPDを初期化することが、まず第1に思い起こさ
れるであろう。第1初期化信号T1はセンサ画素全体に
印加され、すなわち、全センサ画素のフォトダイオード
PDが、各積分期間の始めに、初期化電圧に、同時に初
期化される。
が、各積分期間前に、所定の初期化電圧で、フォトダイ
オードPDを初期化することが、まず第1に思い起こさ
れるであろう。第1初期化信号T1はセンサ画素全体に
印加され、すなわち、全センサ画素のフォトダイオード
PDが、各積分期間の始めに、初期化電圧に、同時に初
期化される。
【0024】同様に、サンプリング信号SHは、フォト
ダイオード電圧が画素メモリ・ノード55で同時にサン
プリングおよび格納されるように、センサ画素全体に印
加される。
ダイオード電圧が画素メモリ・ノード55で同時にサン
プリングおよび格納されるように、センサ画素全体に印
加される。
【0025】第2初期化信号RSTは、全体または行単
位のいずれかで印加される。以下で詳細に見られるよう
に、この第2初期化信号は、所定の初期化電圧で各画素
のメモリ・ノードを初期化するために、最初に全体に印
加され、そして、続くフェーズで、読取り過程中に行単
位で印加される。
位のいずれかで印加される。以下で詳細に見られるよう
に、この第2初期化信号は、所定の初期化電圧で各画素
のメモリ・ノードを初期化するために、最初に全体に印
加され、そして、続くフェーズで、読取り過程中に行単
位で印加される。
【0026】行選択信号RSELは読取り過程中に行単
位で印加される。
位で印加される。
【0027】本発明による方法は、以下に説明される、
いくつかの連続フェーズに分割することができる。初期
化フェーズと呼ばれる第1フェーズAの間、第1および
第2初期化信号T1およびRSTが、所定の電圧で各画
素のフォトダイオードPDとメモリ・ノード55を初期
化するために、共に高い正電圧となる。
いくつかの連続フェーズに分割することができる。初期
化フェーズと呼ばれる第1フェーズAの間、第1および
第2初期化信号T1およびRSTが、所定の電圧で各画
素のフォトダイオードPDとメモリ・ノード55を初期
化するために、共に高い正電圧となる。
【0028】この第1フェーズAの間に、サンプリング
信号SHは、トランジスタM2が非導通になり、したが
って、フォトダイオードPDとメモリ・ノード55を分
離するように、低レベルとなっている。同様に、行選択
信号RSELは、行選択トランジスタM5が非導通にな
るよう低レベルである。
信号SHは、トランジスタM2が非導通になり、したが
って、フォトダイオードPDとメモリ・ノード55を分
離するように、低レベルとなっている。同様に、行選択
信号RSELは、行選択トランジスタM5が非導通にな
るよう低レベルである。
【0029】フォトダイオードPDのの電圧VPDおよび
メモリ・ノード55のV1は、それぞれ、所定の初期化
電圧におよそ等しいレベルとなる。
メモリ・ノード55のV1は、それぞれ、所定の初期化
電圧におよそ等しいレベルとなる。
【0030】第2フェーズBの間に、第1初期化信号T
1は、トランジスタM1を非導通にする低レベルに変化
する。照明効果により、フォトダイオードPDは、図3
の電圧VPDの曲線に示されるように、フォトダイオード
PDの各々が受光する光の量に比例して放電を始める。
高レベルから低レベルへの初期化信号T1の変化によ
り、センサの光に対する露光が始まることが理解される
であろう。これが、積分時間の始まりである。
1は、トランジスタM1を非導通にする低レベルに変化
する。照明効果により、フォトダイオードPDは、図3
の電圧VPDの曲線に示されるように、フォトダイオード
PDの各々が受光する光の量に比例して放電を始める。
高レベルから低レベルへの初期化信号T1の変化によ
り、センサの光に対する露光が始まることが理解される
であろう。これが、積分時間の始まりである。
【0031】第2フェーズBの全期間中に、第2初期化
信号RSTは、各画素のメモリ・ノード55の電圧が、
所定の初期化電圧におよそ等しい、一定値に保持される
ようなレベルに保持される。
信号RSTは、各画素のメモリ・ノード55の電圧が、
所定の初期化電圧におよそ等しい、一定値に保持される
ようなレベルに保持される。
【0032】第2フェーズBの終わりに、第2初期化信
号RSTは、低レベルに変化し、したがって、メモリ・
ノード55を開放する。第3フェーズCは、初期化信号
RSTの高レベルから低レベルへの変化の直後に起こ
る。このフェーズの間に、サンプリング信号SHは、短
時間で高レベルに変化し、フォトダイオードPDの両端
の電圧値がサンプリング・トランジスタM2を介して、
メモリ・ノード55にサンプリングおよび格納される。
こうして、メモリ・ノード55の電圧V1は、図3に示
されるように生成される。こうして、この第3フェーズ
Cの終わりがセンサの露光時間の終わりを決定する。実
際、このフェーズで、各画素のメモリ・ノード55は、
センサの露光中にフォトダイオードPD下で生成され
た、電荷量を表す電圧値を格納する。
号RSTは、低レベルに変化し、したがって、メモリ・
ノード55を開放する。第3フェーズCは、初期化信号
RSTの高レベルから低レベルへの変化の直後に起こ
る。このフェーズの間に、サンプリング信号SHは、短
時間で高レベルに変化し、フォトダイオードPDの両端
の電圧値がサンプリング・トランジスタM2を介して、
メモリ・ノード55にサンプリングおよび格納される。
こうして、メモリ・ノード55の電圧V1は、図3に示
されるように生成される。こうして、この第3フェーズ
Cの終わりがセンサの露光時間の終わりを決定する。実
際、このフェーズで、各画素のメモリ・ノード55は、
センサの露光中にフォトダイオードPD下で生成され
た、電荷量を表す電圧値を格納する。
【0033】サンプリング信号が低レベルに変化する直
後に、第1初期化信号T1は、各フォトダイオードが初
期化電圧にかなり近い電圧に再び初期化されるレベルに
される。その結果、光の効果により、フォトダイオード
に生成された電荷が、トランジスタM1を介して放出さ
れる。したがって、センサの各画素のメモリ・ノードに
格納されたサンプリングされた電圧は、電荷キャリア拡
散現象により乱されなくなり、このメモリに存在する電
圧は一定に維持される。
後に、第1初期化信号T1は、各フォトダイオードが初
期化電圧にかなり近い電圧に再び初期化されるレベルに
される。その結果、光の効果により、フォトダイオード
に生成された電荷が、トランジスタM1を介して放出さ
れる。したがって、センサの各画素のメモリ・ノードに
格納されたサンプリングされた電圧は、電荷キャリア拡
散現象により乱されなくなり、このメモリに存在する電
圧は一定に維持される。
【0034】したがって、第4フェーズDまたは読取り
フェーズの間に、センサの各画素行は、メモリ・ノード
のキャパシタが、基板内で拡散するであろう光で生成さ
れた電荷の効果により放電させられる危険を冒さない
で、連続して読み取られる。第4フェーズの間に、各行
は、各行が各画素のサンプリングされた電圧を各列の出
力バスを介して読み取られるように、連続してアドレス
指定される。この第4フェーズの終わりで、第1初期化
フェーズAにおいてと同じように信号が印加され、次の
収集動作が始められる。
フェーズの間に、センサの各画素行は、メモリ・ノード
のキャパシタが、基板内で拡散するであろう光で生成さ
れた電荷の効果により放電させられる危険を冒さない
で、連続して読み取られる。第4フェーズの間に、各行
は、各行が各画素のサンプリングされた電圧を各列の出
力バスを介して読み取られるように、連続してアドレス
指定される。この第4フェーズの終わりで、第1初期化
フェーズAにおいてと同じように信号が印加され、次の
収集動作が始められる。
【0035】この読取り動作は、相関2重サンプリング
またはCDSの名前で知られる、当業者にとっては公知
の技術により実行されるのが好ましい。この公知の技術
によって、各行を読み取る動作は、1つの行の画素のメ
モリ・ノードに存在する電圧を読み取る第1フェーズ
と、第1フェーズに続いて、行の画素のメモリ・ノード
が再初期化される、第2読取りフェーズとに分離され
る。サンプリングされた計測電圧とメモリ・ノードの初
期化電圧の間の差から成る信号が各画素に対して生成さ
れる。この技術により、固定パターン・ノイズ、すなわ
ち、画素の間に存在する可能性のある、感度の僅かの差
によってセンサの各画素に存在するノイズが除去される
ことが可能になる。図3が示すように、こうして行選択
信号RSELおよび第2初期化信号RST双方が、第4
フェーズDの間に、行単位で印加される。
またはCDSの名前で知られる、当業者にとっては公知
の技術により実行されるのが好ましい。この公知の技術
によって、各行を読み取る動作は、1つの行の画素のメ
モリ・ノードに存在する電圧を読み取る第1フェーズ
と、第1フェーズに続いて、行の画素のメモリ・ノード
が再初期化される、第2読取りフェーズとに分離され
る。サンプリングされた計測電圧とメモリ・ノードの初
期化電圧の間の差から成る信号が各画素に対して生成さ
れる。この技術により、固定パターン・ノイズ、すなわ
ち、画素の間に存在する可能性のある、感度の僅かの差
によってセンサの各画素に存在するノイズが除去される
ことが可能になる。図3が示すように、こうして行選択
信号RSELおよび第2初期化信号RST双方が、第4
フェーズDの間に、行単位で印加される。
【0036】このように、本発明により、全画素が同時
に露光され、サンプリングされたデータが電荷キャリア
拡散現象により損傷を受ける危険のない状態で、読取り
が行単位で実行されることが理解されるであろう。した
がって、本発明により動作させられたCMOS画像セン
サは、機械的シャッタを使用したカメラのように動作す
る。こうして、サンプリング・トランジスタM2は、電
子シャッタの機能を果たす。
に露光され、サンプリングされたデータが電荷キャリア
拡散現象により損傷を受ける危険のない状態で、読取り
が行単位で実行されることが理解されるであろう。した
がって、本発明により動作させられたCMOS画像セン
サは、機械的シャッタを使用したカメラのように動作す
る。こうして、サンプリング・トランジスタM2は、電
子シャッタの機能を果たす。
【0037】電荷キャリア拡散現象に対する改善によ
り、nウェル・タイプ・フォトダイオード、すなわち、
nタイプ・ウェルで形成されたフォトダイオードに依存
するのが好ましい。この構造は、通常形成されるフォト
ダイオード構造、たとえば、nタイプ拡散の単純領域よ
りも、電荷キャリアの拡散にとってより良い障壁を形成
する利点を提供する。
り、nウェル・タイプ・フォトダイオード、すなわち、
nタイプ・ウェルで形成されたフォトダイオードに依存
するのが好ましい。この構造は、通常形成されるフォト
ダイオード構造、たとえば、nタイプ拡散の単純領域よ
りも、電荷キャリアの拡散にとってより良い障壁を形成
する利点を提供する。
【0038】首記の請求項により定義される、本発明の
範囲から逸脱しないで、本発明に対する修正および/ま
たは改善が想定されてもよい。特に、本発明による方法
を説明するために、例により使用された画素構造は、相
補形p−MOS技術、または、必要なら追加のトランジ
スタを含んで、理論上、製作することができるであろ
う。たとえば、サンプリング・トランジスタM2が、主
として、フォトダイオードとメモリ・ノードを分離する
役割を持つこと、および、この機能を果たすために、他
の構成を設けることができることが理解されるであろ
う。
範囲から逸脱しないで、本発明に対する修正および/ま
たは改善が想定されてもよい。特に、本発明による方法
を説明するために、例により使用された画素構造は、相
補形p−MOS技術、または、必要なら追加のトランジ
スタを含んで、理論上、製作することができるであろ
う。たとえば、サンプリング・トランジスタM2が、主
として、フォトダイオードとメモリ・ノードを分離する
役割を持つこと、および、この機能を果たすために、他
の構成を設けることができることが理解されるであろ
う。
【図1】すでに論じた、CMOS画像センサの従来技術
のアーキテクチャの概略説明である。
のアーキテクチャの概略説明である。
【図2A、図2B】すでに提示した、図1のCMOS画
像センサの画素の公知の構造の、それぞれ、流れ図およ
び詳細図である。
像センサの画素の公知の構造の、それぞれ、流れ図およ
び詳細図である。
【図3】本発明による、図2Bの画素構造に適用された
信号シーケンスを説明する時間図である。
信号シーケンスを説明する時間図である。
10 画素のマトリクス 20 行アドレス指定回路 30 出力バス 40 制御回路 50 画素 55 メモリ・ノード
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成13年3月27日(2001.3.2
7)
7)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】すでに論じた、CMOS画像センサの従来技術
のアーキテクチャの概略説明である。
のアーキテクチャの概略説明である。
【図2A】すでに提示した、図1のCMOS画像センサ
の画素の公知の構造の、それぞれ、流れ図および詳細図
である。
の画素の公知の構造の、それぞれ、流れ図および詳細図
である。
【図2B】すでに提示した、図1のCMOS画像センサ
の画素の公知の構造の、それぞれ、流れ図および詳細図
である。
の画素の公知の構造の、それぞれ、流れ図および詳細図
である。
【図3】本発明による、図2Bの画素構造に適用された
信号シーケンスを説明する時間図である。
信号シーケンスを説明する時間図である。
【符号の説明】 10 画素のマトリクス 20 行アドレス指定回路 30 出力バス 40 制御回路 50 画素 55 メモリ・ノード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーブ・タナー スイス国・シイエイチ−1400・イバードン −レ−バイン・リュ ドゥ ガスパリン・ 29 (72)発明者 ヨアヒム・グルップ スイス国・シイエイチ−2073・エンゲ・シ ュマン デ ブリスコー・33 Fターム(参考) 4M118 AA10 AB01 BA14 CA03 DB09 DD09 DD11 DD12 FA06 GB11 5C024 CX04 CX54 CY16 GX03 GY31 GY38 HX13 JX41
Claims (7)
- 【請求項1】 複数の行および列に配置された画素(5
0)のマトリクスを含んでいるCMOS画像センサを動
作させる方法であって、前記画素(50)の各々が照明
に比例した電荷キャリアを蓄積する光センサ素子(P
D)を含んでおり、さらに、前記光センサ(PD)によ
り蓄積された前記電荷キャリアを表すサンプリングされ
た信号を生成するために、所定の時刻に前記光センサ素
子(PD)に結合され、前記サンプリングされた信号を
読み取るために格納する格納手段(C1、55)を含ん
でおり、 前記格納手段(C1、55)に格納された、前記サンプ
リングされた前記信号を読み取る時に、前記光センサ素
子(PD)により生成された電荷キャリアが放出され、
したがって、前記格納手段(C1)に格納された前記サ
ンプリングされた信号を乱さないような電圧に、前記光
センサ素子(PD)が保持されることを特徴とする、C
MOS画像センサを動作させる方法。 - 【請求項2】 前記光センサ素子(PD)および前記格
納手段(C1、55)が所定の初期化電圧で初期化され
る第1フェーズ(A)または初期化フェーズであって、
前記光センサ素子(PD)と前記格納手段(C1、5
5)が分離されているフェーズと、 前記光センサ素子(PD)が前記初期化電圧から開放さ
れ、照明に比例した電荷キャリアを格納する第2フェー
ズ(B)または露光フェーズと、 前記格納手段が、第1ステージにおいて、前記初期化電
圧から開放され、次に、第2ステージで前記光センサ素
子(PD)に短時間の間接続され、したがって、前記サ
ンプリングされた信号が生成され、前記格納手段(C
1、55)に格納される第3フェーズ(C)またはサン
プリングフェーズと、 第1ステージにおいて、前記光センサ素子(PD)が前
記所定の初期化電圧で、再び初期化され、次に、第2ス
テージにおいて、前記格納手段(C1、55)上に格納
された前記サンプリングされた信号が読み取られる第4
フェーズ(D)または読取りフェーズを含んでいること
を特徴とする請求項1に記載の方法。 - 【請求項3】 各画素(50)が、前記光センサ素子を
構成する逆極性フォトダイオード(PD)を含んでお
り、および少なくとも、第1、第2および第3MOSト
ランジスタ(M1、M2、M3)を含み、前記フォトダ
イオード(PD)が、一方では第1電源電圧に、他方で
は前記第1および第2トランジスタ(M1、M2)のソ
ースに接続され、前記第1および第3トランジスタ(M
1、M3)のドレインが第2電源電圧に接続され、前記
第2トランジスタ(M2)のドレインおよび前記第3ト
ランジスタ(M3)が互いに接続され、前記格納手段
(C1)のメモリ・ノード(55)を形成し、 前記第1フェーズ(A)の間に、各画素の前記第1およ
び第3トランジスタ(M1、M3)のゲートにそれぞれ
印加される第1初期化信号(T1)および第2初期化信
号(RST)は、前記フォトダイオード(PD)と前記
メモリ・ノード(55)を所定の初期化電圧で初期化す
るレベルとされており、各画素の前記第2トランジスタ
(M2)のゲートに印加された制御信号(SH)は、前
記フォトダイオード(PD)および前記メモリ・ノード
(55)が分離されるレベルとされ、 前記第2フェーズ(B)の間に、前記第1初期化信号
(T1)が、前記フォトダイオード(PD)が前記初期
化電圧から開放され、照明に比例した電荷キャリアを蓄
積するレベルにされ、 前記第3フェーズ(C)の間に、第1ステージにおい
て、前記第2初期化信号(RST)が前記メモリ・ノー
ド(55)が前記初期化電圧から開放されるレベルにさ
れ、第2ステージにおいて、前記制御信号(SH)が前
記フォトダイオードおよび前記メモリ・ノードが結合さ
れ、したがって、サンプリングされた信号が生成され、
前記メモリ・ノード(55)上に格納されるレベルにさ
れ、 前記第4フェーズ(D)の間に、前記第1初期化信号
(T1)が、まず、前記フォトダイオード(PD)が前
記所定の初期化電圧で再初期化され、前記メモリ・ノー
ド(55)上に格納された、前記サンプリングされた信
号が読み取られるレベルにされることを特徴とする、請
求項2に記載の方法。 - 【請求項4】 さらに、各画素(50)が、第4および
第5MOSトランジスタ(M4、M5)を含んでおり、
前記第4トランジスタ(M4)のゲート、ドレインおよ
びソースが、それぞれ、前記メモリ・ノード(55)、
前記第2電源電圧および前記第5トランジスタ(M5)
のドレインに接続され、前記第5トランジスタ(M5)
のソースが、行選択信号(RSEL)が前記第5トラン
ジスタ(M5)のゲートに印加された時に、前記メモリ
・ノード(55)上に存在するサンプリングされた信号
を表す信号を供給する方法であって、 前記第4フェーズ(D)の間に、画素の各行が、1つの
行の全ての画素のメモリ・ノード(55)上に存在する
サンプリングされた信号が読み取られることを可能にす
るために、連続してアドレス指定されることを特徴とす
る、請求項3に記載の方法。 - 【請求項5】 前記第4フェーズの間の画素の行の各々
の読取りに続いて、画素の前記行の各第3トランジスタ
(M3)に印加された前記第2初期化信号(RST)
が、画素の前記行の各メモリ・ノード(55)が前記所
定の初期化電圧で再び初期化されるようなレベルにさ
れ、画素の行の各メモリ・ノード(55)上にその時に
存在する信号が、初期化前と後で、各メモリ・ノード
(55)上に存在する信号間の差を表す信号を生成する
ために使用されることを特徴とする、請求項4に記載の
方法。 - 【請求項6】 フォトダイオード(PD)が、nタイプ
・ウェルで形成され、前記トランジスタ(M1とM3、
M1とM5)がn−MOSトランジスタであることを特
徴とする、請求項3ないし5のいずれか一項に記載の方
法。 - 【請求項7】 前記格納手段(C1)が、金属層によ
り、光から保護されたキャパシタから成ることを特徴と
する、前記請求項のいずれか一項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH3402000 | 2000-02-22 | ||
CH340/2000 | 2000-02-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001292374A true JP2001292374A (ja) | 2001-10-19 |
Family
ID=4505311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001044694A Pending JP2001292374A (ja) | 2000-02-22 | 2001-02-21 | Cmos画像センサを動作させる方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7009648B2 (ja) |
JP (1) | JP2001292374A (ja) |
CN (1) | CN1212003C (ja) |
HK (1) | HK1039711B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008177593A (ja) * | 2008-02-18 | 2008-07-31 | Sony Corp | 固体撮像素子及びカメラ装置 |
KR101162555B1 (ko) * | 2002-10-17 | 2012-07-05 | 소니 주식회사 | 고체 촬상 소자 및 그 제어 방법 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8416468B2 (en) | 1999-09-17 | 2013-04-09 | Silverbrook Research Pty Ltd | Sensing device for subsampling imaged coded data |
AU2003900746A0 (en) * | 2003-02-17 | 2003-03-06 | Silverbrook Research Pty Ltd | Methods, systems and apparatus (NPS041) |
US6960796B2 (en) * | 2002-11-26 | 2005-11-01 | Micron Technology, Inc. | CMOS imager pixel designs with storage capacitor |
CN100334499C (zh) * | 2002-12-03 | 2007-08-29 | 矽峰光电科技股份有限公司 | 图像摄取装置及其曝光控制方法 |
KR100484278B1 (ko) * | 2003-02-07 | 2005-04-20 | (주)실리콘화일 | 넓은 동작 범위를 갖는 광 화상 수신용 디바이스 |
CN101083713B (zh) * | 2003-02-07 | 2012-07-04 | (株)赛丽康 | 一种用于驱动cmos有源像元的方法 |
TWI226187B (en) * | 2003-05-15 | 2005-01-01 | Avision Inc | Scan method capable of enhancing scan quality |
FR2855326B1 (fr) | 2003-05-23 | 2005-07-22 | Atmel Grenoble Sa | Capteur d'image matriciel en technologie cmos |
KR100494100B1 (ko) * | 2004-07-01 | 2005-06-10 | 엠텍비젼 주식회사 | Cmos 이미지 센서 |
US20060103749A1 (en) * | 2004-11-12 | 2006-05-18 | Xinping He | Image sensor and pixel that has switchable capacitance at the floating node |
EP1701536A1 (en) * | 2005-03-08 | 2006-09-13 | Sony Ericsson Mobile Communications AB | Method and device for creating pictures, using global shutter and multiple exposures |
US9083392B2 (en) * | 2005-05-17 | 2015-07-14 | The Regents Of The University Of Michigan | Wireless sensing and communication utilizing RF transmissions from microdischarges |
JP4873385B2 (ja) * | 2006-07-19 | 2012-02-08 | オリンパス株式会社 | 固体撮像装置 |
JP4870528B2 (ja) * | 2006-11-17 | 2012-02-08 | オリンパス株式会社 | 固体撮像装置 |
CN101330577B (zh) * | 2008-08-01 | 2010-04-07 | 李斌桥 | 可变换工作模式的cmos图像传感器 |
BR112015001555A2 (pt) | 2012-07-26 | 2017-07-04 | Olive Medical Corp | vídeo contínuo em ambiente com deficiência de luz |
US9516239B2 (en) | 2012-07-26 | 2016-12-06 | DePuy Synthes Products, Inc. | YCBCR pulsed illumination scheme in a light deficient environment |
AU2014223163A1 (en) | 2013-02-28 | 2015-08-20 | Olive Medical Corporation | Videostroboscopy of vocal chords with CMOS sensors |
CA2906821A1 (en) | 2013-03-15 | 2014-09-18 | Olive Medical Corporation | Scope sensing in a light controlled environment |
WO2014144947A1 (en) | 2013-03-15 | 2014-09-18 | Olive Medical Corporation | Super resolution and color motion artifact correction in a pulsed color imaging system |
JP6404318B2 (ja) | 2013-03-15 | 2018-10-10 | デピュイ・シンセス・プロダクツ・インコーポレイテッド | レーザーパルスの積算光エネルギー制御 |
JP6573960B2 (ja) | 2014-03-21 | 2019-09-11 | デピュイ・シンセス・プロダクツ・インコーポレイテッド | イメージングセンサ用のカードエッジコネクタ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03106184A (ja) * | 1989-09-20 | 1991-05-02 | Olympus Optical Co Ltd | 固体撮像装置 |
JPH08241982A (ja) * | 1995-03-06 | 1996-09-17 | Hitachi Ltd | 固体撮像装置 |
JPH08293591A (ja) * | 1995-02-24 | 1996-11-05 | Nikon Corp | 光電変換素子及び光電変換装置 |
JPH1070261A (ja) * | 1996-05-22 | 1998-03-10 | Eastman Kodak Co | ブルーミング防止及び低クロストークの電子シャッターを有するカラー能動画素センサー |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4839735A (en) | 1986-12-22 | 1989-06-13 | Hamamatsu Photonics K.K. | Solid state image sensor having variable charge accumulation time period |
US6486503B1 (en) * | 1994-01-28 | 2002-11-26 | California Institute Of Technology | Active pixel sensor array with electronic shuttering |
US6667768B1 (en) * | 1998-02-17 | 2003-12-23 | Micron Technology, Inc. | Photodiode-type pixel for global electronic shutter and reduced lag |
US6243134B1 (en) | 1998-02-27 | 2001-06-05 | Intel Corporation | Method to reduce reset noise in photodiode based CMOS image sensors |
WO2000005874A1 (en) | 1998-07-22 | 2000-02-03 | Foveon, Inc. | Multiple storage node active pixel sensors |
-
2001
- 2001-02-15 US US09/784,598 patent/US7009648B2/en not_active Expired - Fee Related
- 2001-02-21 CN CNB011028831A patent/CN1212003C/zh not_active Expired - Fee Related
- 2001-02-21 JP JP2001044694A patent/JP2001292374A/ja active Pending
-
2002
- 2002-02-15 HK HK02101095.0A patent/HK1039711B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03106184A (ja) * | 1989-09-20 | 1991-05-02 | Olympus Optical Co Ltd | 固体撮像装置 |
JPH08293591A (ja) * | 1995-02-24 | 1996-11-05 | Nikon Corp | 光電変換素子及び光電変換装置 |
JPH08241982A (ja) * | 1995-03-06 | 1996-09-17 | Hitachi Ltd | 固体撮像装置 |
JPH1070261A (ja) * | 1996-05-22 | 1998-03-10 | Eastman Kodak Co | ブルーミング防止及び低クロストークの電子シャッターを有するカラー能動画素センサー |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101162555B1 (ko) * | 2002-10-17 | 2012-07-05 | 소니 주식회사 | 고체 촬상 소자 및 그 제어 방법 |
US8513710B2 (en) | 2002-10-17 | 2013-08-20 | Sony Corporation | Solid-state imaging device and control method for same |
US8547463B2 (en) | 2002-10-17 | 2013-10-01 | Sony Corporation | Solid-state imaging device and control method for same |
JP2008177593A (ja) * | 2008-02-18 | 2008-07-31 | Sony Corp | 固体撮像素子及びカメラ装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1310547A (zh) | 2001-08-29 |
CN1212003C (zh) | 2005-07-20 |
HK1039711A1 (en) | 2002-05-03 |
US7009648B2 (en) | 2006-03-07 |
US20010015831A1 (en) | 2001-08-23 |
HK1039711B (zh) | 2006-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001292374A (ja) | Cmos画像センサを動作させる方法 | |
US10566379B2 (en) | Image sensor with a gated storage node linked to transfer gate | |
US7728892B2 (en) | Image sensor with a capacitive storage node linked to transfer gate | |
JP4372789B2 (ja) | 2段階変換利得イメージャ | |
TWI461060B (zh) | 具有光暈降低機制的影像感應器 | |
US7349018B2 (en) | CMOS image sensor and method for operating a CMOS image sensor in a weak inversion mode with increased dynamic range | |
US5962844A (en) | Active pixel image cell with embedded memory and pixel level signal processing capability | |
US7326904B2 (en) | In-pixel kTC noise suppression using circuit techniques | |
JP4362156B2 (ja) | Cmos領域アレイ・センサのための逐次相関ダブル・サンプリング方式 | |
US6215113B1 (en) | CMOS active pixel sensor | |
TW453112B (en) | Photogate active pixel sensor with high fill factor and correlated double sampling | |
US10154210B2 (en) | Global shutter imaging pixels | |
US20120154648A1 (en) | Simultaneous global shutter and correlated double sampling read out in multiple photosensor pixels | |
US20010040632A1 (en) | Multiple sampling via a time-indexed method to achieve wide dynamic ranges | |
JPH11266404A (ja) | Cmos領域アレイ・センサのための不整合非依存リセット感知 | |
KR20000048439A (ko) | 활성 화소 센서 및 그 제조 방법 | |
JPH11220662A (ja) | イメージセンサ用ノイズ補償回路 | |
JP2000165760A (ja) | 相関ダブルサンプリングを持つ3トランジスタアクティブピクセルセンサ構造及びその製造方法 | |
JP2007166609A (ja) | 広いダイナミック・レンジのイメージセンサを用いてイメージを得る方法 | |
US11282891B2 (en) | Image sensor with a gated storage node linked to transfer gate | |
EP1128661A1 (fr) | Procédé permettant d'opérer un capteur d'image CMOS | |
EP0928102B1 (en) | Array sensors | |
TW202339482A (zh) | 成像裝置、光電裝置及用於操作成像裝置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110118 |