JPH03106116A - 自己消弧素子の接続方式 - Google Patents
自己消弧素子の接続方式Info
- Publication number
- JPH03106116A JPH03106116A JP24213189A JP24213189A JPH03106116A JP H03106116 A JPH03106116 A JP H03106116A JP 24213189 A JP24213189 A JP 24213189A JP 24213189 A JP24213189 A JP 24213189A JP H03106116 A JPH03106116 A JP H03106116A
- Authority
- JP
- Japan
- Prior art keywords
- turn
- tail current
- time
- self
- tail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 230000007423 decrease Effects 0.000 abstract description 6
- 101100449818 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ECM4 gene Proteins 0.000 abstract description 4
- 101100449817 Schizosaccharomyces pombe (strain 972 / ATCC 24843) gto2 gene Proteins 0.000 abstract description 4
- 101100449816 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GTO1 gene Proteins 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電力変換装置における自己消弧素子の直列接続
方式に係り、特に、ターンオフ時のテイル電流が大きな
自己消弧素子の直列接続に好適な直列接続方式に関する
。
方式に係り、特に、ターンオフ時のテイル電流が大きな
自己消弧素子の直列接続に好適な直列接続方式に関する
。
一般に、半導体素子を高電圧回路で使用する場合、一個
の素子では耐電圧特性を満足できないため，素子を複数
個直列接続した構成とすることが多い。しかし，半導体
素子の特性として、例えば、ＧＴＯ （ゲートターンオ
フサイリスタ）等の白己消弧素子では、ターンオン時間
及びターンオフ時間のばらつきが大きく、ただ単に直列
接続したのでは、直列接続した各素子間の分担電圧に差
が生じ，スイッチング損失の不平衡等が生じて素子特性
の劣化、破壊の原因になる。特に、ターンオン時間より
もターンオフ時間のばらつきが大きく、ターンオフ時の
対策が重要である。
の素子では耐電圧特性を満足できないため，素子を複数
個直列接続した構成とすることが多い。しかし，半導体
素子の特性として、例えば、ＧＴＯ （ゲートターンオ
フサイリスタ）等の白己消弧素子では、ターンオン時間
及びターンオフ時間のばらつきが大きく、ただ単に直列
接続したのでは、直列接続した各素子間の分担電圧に差
が生じ，スイッチング損失の不平衡等が生じて素子特性
の劣化、破壊の原因になる。特に、ターンオン時間より
もターンオフ時間のばらつきが大きく、ターンオフ時の
対策が重要である。
このため、従来は、（１）．上記ターンオフ時間のばら
つきが極力小さくな素子を選別し、その組合せで直列接
続回路を構或していた。また． （２）．ターンオフ時
間のばらつきを或る程度許容する場合には，直列接続し
た各素子に並列接続されているスナバコンデンサ容量を
大きくして、各素子に印加される電圧を所定値内に抑制
することも考えられている。
つきが極力小さくな素子を選別し、その組合せで直列接
続回路を構或していた。また． （２）．ターンオフ時
間のばらつきを或る程度許容する場合には，直列接続し
た各素子に並列接続されているスナバコンデンサ容量を
大きくして、各素子に印加される電圧を所定値内に抑制
することも考えられている。
しかし，上記従来技術では
（ｌ）．において，直列接続回路を多数構Ｉ戊する場合
に素子の組合せに限界が生し、素子の利用率が悪くなる
． （２）．において、スナバコンデンサ容量に比例してス
ナバ回路の抵抗損失が大きくなり、電力変換装置の効率
が悪くなる。
に素子の組合せに限界が生し、素子の利用率が悪くなる
． （２）．において、スナバコンデンサ容量に比例してス
ナバ回路の抵抗損失が大きくなり、電力変換装置の効率
が悪くなる。
等の問題が生じる。
本発明の目的は、自己消弧素子のターンオフ時に生じる
テイル電流特性を加味することで、夕一ンオフ時間のば
らつき許容範囲を広げることができる直列接続方式を提
供することにある。
テイル電流特性を加味することで、夕一ンオフ時間のば
らつき許容範囲を広げることができる直列接続方式を提
供することにある。
上記目的は、ターンオフ時間が短くテイル電流の大きな
素子とターンオフ時間が長くテイル電流の小さな素子と
を組合せることで達成される。
素子とターンオフ時間が長くテイル電流の小さな素子と
を組合せることで達成される。
以下、自己消弧素子としてＧＴ○素子の場合を例にとり
、本発明の作用について説明する．ＧＴ○のターンオフ
時には、第２図に実線波形で示すように、ＧＴ○に流れ
ていた電流は、一旦、ほぼ零まで低減するが，その後、
印加される順方向電圧に応じて、ＧＴ○素子内部におけ
るＰＮ接合近傍のキャリア引出し、及び．ＰＮ接合容量
のために再び電流が流れることになり，この電流をテイ
ルＩ ｔａｉｌ電流と称している。テイル電流Ｉ ｔａ
ｉｌは、ＰＮ接合でのキャリア引出しが進むにつれ、ま
た，順方向電圧の電圧上昇率が低くなるにつれて減少し
、順方向電圧が最大となる時点でほぼ零になる． このテイル電流Ｉ ｔａｉｌによる作用を素子一個の場
合で比較する．第２図の破線波形は、ＧＴ○ターンオフ
時にテイル電流工ｔａｉｌが流れない（或いは、非常に
小さい）場合を示す。実線波形と破線波形との比較から
、テイル電流Ｉ ｔａｉｌがあるとその分ＧＴＯターン
オフ後にスナバコンデンサＣｐｓに流れる電流が減少し
、その結果、スナバコンデンサＣＳの充電々圧は，その
最大値から電源電圧Ｖｓに対して放電し，定常状態では
テイル電流Ｉ ｔａｉｌの有無に関係なく、電源電圧Ｖ
ｓが印加されることになる． このように、ＧＴＯターンオフ時にテイル電流Ｉ ｔａ
ｉｌがあると．ＧＴＯターンオフ後に充電されるスナバ
コンデンサＣｓの充電々圧を減少させる作用がある。こ
のため、直列接続したＧＴ○回路のターンオフ時に，タ
ーンオフ時間が速くてその分担電圧が高くなるＧＴＯに
、ティル電流Ｉ ｔａｉｌの大きな素子を使用すれば，
分担電圧が高くなるのを抑制することができる． 〔実施例〕 以下、本発明の一実施例を第２図に示したＧＴＯ二個直
列接続の場合を例にとり説明する。第１図（イ）の回路
において．ＧＴＯｚ及びＧＴＯｚは直列接続されたゲー
トターンオフサイリスタ、ＤＳＬ−ＣＳＩ−ＲＳＩはＧ
Ｔ Ｏ ｘスナバ回路を構或するダイオード・コンデ
ンサ・抵抗、また，Ｉ）ｓｚ・ＣＳ２・ＲｓｚはＧＴ○
２のスナバ回路を構成するダイオード・コンデンサ・抵
抗を示す。工＾工及びＩ＾２は夫々Ｇ Ｔ Ｏ ｓ及び
ＧＴ○２に流れるアノード電流、Ｖ＾κエ及びＶ＾κ２
は夫々Ｇ Ｔ Ｏｆ及びＧ Ｔ Ｏ ２に印加される端
子電圧で、夫々のスナバコンデンサＣｓ１・ＣＳ２の充
電々圧にほぼ等しい。
、本発明の作用について説明する．ＧＴ○のターンオフ
時には、第２図に実線波形で示すように、ＧＴ○に流れ
ていた電流は、一旦、ほぼ零まで低減するが，その後、
印加される順方向電圧に応じて、ＧＴ○素子内部におけ
るＰＮ接合近傍のキャリア引出し、及び．ＰＮ接合容量
のために再び電流が流れることになり，この電流をテイ
ルＩ ｔａｉｌ電流と称している。テイル電流Ｉ ｔａ
ｉｌは、ＰＮ接合でのキャリア引出しが進むにつれ、ま
た，順方向電圧の電圧上昇率が低くなるにつれて減少し
、順方向電圧が最大となる時点でほぼ零になる． このテイル電流Ｉ ｔａｉｌによる作用を素子一個の場
合で比較する．第２図の破線波形は、ＧＴ○ターンオフ
時にテイル電流工ｔａｉｌが流れない（或いは、非常に
小さい）場合を示す。実線波形と破線波形との比較から
、テイル電流Ｉ ｔａｉｌがあるとその分ＧＴＯターン
オフ後にスナバコンデンサＣｐｓに流れる電流が減少し
、その結果、スナバコンデンサＣＳの充電々圧は，その
最大値から電源電圧Ｖｓに対して放電し，定常状態では
テイル電流Ｉ ｔａｉｌの有無に関係なく、電源電圧Ｖ
ｓが印加されることになる． このように、ＧＴＯターンオフ時にテイル電流Ｉ ｔａ
ｉｌがあると．ＧＴＯターンオフ後に充電されるスナバ
コンデンサＣｓの充電々圧を減少させる作用がある。こ
のため、直列接続したＧＴ○回路のターンオフ時に，タ
ーンオフ時間が速くてその分担電圧が高くなるＧＴＯに
、ティル電流Ｉ ｔａｉｌの大きな素子を使用すれば，
分担電圧が高くなるのを抑制することができる． 〔実施例〕 以下、本発明の一実施例を第２図に示したＧＴＯ二個直
列接続の場合を例にとり説明する。第１図（イ）の回路
において．ＧＴＯｚ及びＧＴＯｚは直列接続されたゲー
トターンオフサイリスタ、ＤＳＬ−ＣＳＩ−ＲＳＩはＧ
Ｔ Ｏ ｘスナバ回路を構或するダイオード・コンデ
ンサ・抵抗、また，Ｉ）ｓｚ・ＣＳ２・ＲｓｚはＧＴ○
２のスナバ回路を構成するダイオード・コンデンサ・抵
抗を示す。工＾工及びＩ＾２は夫々Ｇ Ｔ Ｏ ｓ及び
ＧＴ○２に流れるアノード電流、Ｖ＾κエ及びＶ＾κ２
は夫々Ｇ Ｔ Ｏｆ及びＧ Ｔ Ｏ ２に印加される端
子電圧で、夫々のスナバコンデンサＣｓ１・ＣＳ２の充
電々圧にほぼ等しい。
（スナバコンデンサ電圧の放電時のみ異なる）ゲート回
路（特に図示しない）からのオフ信号により、Ｇ Ｔ
Ｏ ｘ及びＧ Ｔ Ｏ ｚがターンオフすると，アノー
ド電流Ｉ＾１及び工＾２は夫々のスナバ回路（ＤＳＩ
・Ｃｓｔ及びＤｓｚ ・ＣＳ２）に流れてスナバコンデ
ンサＣＳｔ・Ｃｓｚを充電し，夫々Ｇ Ｔ Ｏ ｔ及び
Ｇ Ｔ Ｏ ｚに順方向電圧を印加する。
路（特に図示しない）からのオフ信号により、Ｇ Ｔ
Ｏ ｘ及びＧ Ｔ Ｏ ｚがターンオフすると，アノー
ド電流Ｉ＾１及び工＾２は夫々のスナバ回路（ＤＳＩ
・Ｃｓｔ及びＤｓｚ ・ＣＳ２）に流れてスナバコンデ
ンサＣＳｔ・Ｃｓｚを充電し，夫々Ｇ Ｔ Ｏ ｔ及び
Ｇ Ｔ Ｏ ｚに順方向電圧を印加する。
このとき、Ｇ Ｔ Ｏ ｓのターンオフ時間がＧ Ｔ
Ｏ ｘのターンオフ時間よりも短かいものとすれば，先
にＧ Ｔ Ｏ ｌのスナバコンデンサＣｓｓに電圧が充
電され、ＧＴＯ２のスナバコンデンサＣｓｚへの電圧充
電は遅れる．これ等スナバコンデンサＣｓｘ・Ｃｓｚへ
の充電は、主回路配線インダクタンス（特に図示しない
）の影響により電源電圧以上に過充電されるが、その最
大電圧においてターンオフ時間差に基づく充電々圧差が
生じる。ＧＴＯターンオフ後のティル電流Ｉ ｔａｉｌ
を無視した場合におけるこの間の動作波形は第３図に示
される．ここで、ターンオフ時間差をΔｔ，ターンオフ
へのアノード電流をＩ＾ｉ＝Ｉ＾ｚ＝Ｉ＾とすれば、充
電々圧差はΔＶは ＣＳ で示される。第３図の電圧・電流波形は、■＾＝２ ０
０ ０Ａ．Δｔ＝１ｕｓ．Ｃｓ ＝６ｕＦの条件でシ
ミュレートしたもので、充電々圧差ΔＶ＝３１６（Ｖ）
は計算値 ６μＦ によく一致している。
Ｏ ｘのターンオフ時間よりも短かいものとすれば，先
にＧ Ｔ Ｏ ｌのスナバコンデンサＣｓｓに電圧が充
電され、ＧＴＯ２のスナバコンデンサＣｓｚへの電圧充
電は遅れる．これ等スナバコンデンサＣｓｘ・Ｃｓｚへ
の充電は、主回路配線インダクタンス（特に図示しない
）の影響により電源電圧以上に過充電されるが、その最
大電圧においてターンオフ時間差に基づく充電々圧差が
生じる。ＧＴＯターンオフ後のティル電流Ｉ ｔａｉｌ
を無視した場合におけるこの間の動作波形は第３図に示
される．ここで、ターンオフ時間差をΔｔ，ターンオフ
へのアノード電流をＩ＾ｉ＝Ｉ＾ｚ＝Ｉ＾とすれば、充
電々圧差はΔＶは ＣＳ で示される。第３図の電圧・電流波形は、■＾＝２ ０
０ ０Ａ．Δｔ＝１ｕｓ．Ｃｓ ＝６ｕＦの条件でシ
ミュレートしたもので、充電々圧差ΔＶ＝３１６（Ｖ）
は計算値 ６μＦ によく一致している。
ところで．ＧＴ○のターンオフ後に前述したテイル電流
ＩｔａＨが生じることはよく知られており、ＧＴＯの大
容量化に伴いテイル電流Ｉ ｔａｉｌの大きさも大きく
なってきている。このテイル電流Ｉ ｔａｉｌは、前述
したように．ＧＴＯターンオフ後のスナバコンデンサ充
電々圧を低減する効果があるが、ＧＴＯを直列接続する
場合には次のような問題が生じる。即ち、直列接続する
ＧＴ○素子を、従来通りにターンオフ時間のばらつきが
極力小さくなる組合せで考えると，テイル電流Ｉ ｔａ
ｉｌが大きい素子の場合、その影響が無視できなくなり
、例えば，第４図に示すように、充電々圧差ΔＶを拡大
してしまう不都合がある。第４図は、ターンオフ時間差
は第３図と同じくΔｔ＝１μｓで、且つ，ターンオフ時
間の短かいＧ Ｔ Ｏ ｌはテイル電流Ｉ ｔａｉｌが
小さい素子，ターンオフ時間の長いＧ Ｔ Ｏ ｚはテ
イル電流Ｉ ｔａｆｌが大きい素子の組合せとなった場
合で、シミュレーションの結果、充電々圧差はΔＶ＝４
４２ （Ｖ）とターンオフ時間差Δｔ＝１μｓのみで決
まる値ΔＶ＝３１６（Ｖ）よりも大幅に大きくなってい
る。
ＩｔａＨが生じることはよく知られており、ＧＴＯの大
容量化に伴いテイル電流Ｉ ｔａｉｌの大きさも大きく
なってきている。このテイル電流Ｉ ｔａｉｌは、前述
したように．ＧＴＯターンオフ後のスナバコンデンサ充
電々圧を低減する効果があるが、ＧＴＯを直列接続する
場合には次のような問題が生じる。即ち、直列接続する
ＧＴ○素子を、従来通りにターンオフ時間のばらつきが
極力小さくなる組合せで考えると，テイル電流Ｉ ｔａ
ｉｌが大きい素子の場合、その影響が無視できなくなり
、例えば，第４図に示すように、充電々圧差ΔＶを拡大
してしまう不都合がある。第４図は、ターンオフ時間差
は第３図と同じくΔｔ＝１μｓで、且つ，ターンオフ時
間の短かいＧ Ｔ Ｏ ｌはテイル電流Ｉ ｔａｉｌが
小さい素子，ターンオフ時間の長いＧ Ｔ Ｏ ｚはテ
イル電流Ｉ ｔａｆｌが大きい素子の組合せとなった場
合で、シミュレーションの結果、充電々圧差はΔＶ＝４
４２ （Ｖ）とターンオフ時間差Δｔ＝１μｓのみで決
まる値ΔＶ＝３１６（Ｖ）よりも大幅に大きくなってい
る。
本発明は、上記に鑑み、直列接続される自己消弧素子の
組合せを、ターンオフ時間が短かくてテイル電流１ ｔ
ａｉｌが大きい素子とターンオフ時間が長くてテイル電
流工ｔａｉｌが小さい素子との組合せとすることにある
。
組合せを、ターンオフ時間が短かくてテイル電流１ ｔ
ａｉｌが大きい素子とターンオフ時間が長くてテイル電
流工ｔａｉｌが小さい素子との組合せとすることにある
。
即ち、本発明の実施例である第１図において、先にター
ンオフするＧＴＯｉはテイル電流Ｉ ｔａｉｌの大きい
素子、遅れてターンオフするＧＴＯｚはテイル電流Ｉ
ｔａｉｌの小さい素子とする．その結果、第１図（ｂ）
（ｃ）のシミュレーション波形にみられるように，ター
ンオフ時間差Δｔ＝１μｓにおいて．ＧＴ○１とＧＴ○
２の充電々圧差はΔＶ＝７７（Ｖ）となり，テイル電流
Ｉ ｔａｉｌがないとした場合の第３図における充電々
圧差はΔＶ＝３１６（Ｖ）を大幅に小さくすることがで
きる．このように、直列接続された自己消弧素子のター
ンオフ時間にテイル電流特性を加味することにより、電
圧分担特性を大幅に向上することができる。
ンオフするＧＴＯｉはテイル電流Ｉ ｔａｉｌの大きい
素子、遅れてターンオフするＧＴＯｚはテイル電流Ｉ
ｔａｉｌの小さい素子とする．その結果、第１図（ｂ）
（ｃ）のシミュレーション波形にみられるように，ター
ンオフ時間差Δｔ＝１μｓにおいて．ＧＴ○１とＧＴ○
２の充電々圧差はΔＶ＝７７（Ｖ）となり，テイル電流
Ｉ ｔａｉｌがないとした場合の第３図における充電々
圧差はΔＶ＝３１６（Ｖ）を大幅に小さくすることがで
きる．このように、直列接続された自己消弧素子のター
ンオフ時間にテイル電流特性を加味することにより、電
圧分担特性を大幅に向上することができる。
以上，本発明の実施例では、白己消弧素子としてＧＴ○
を例にとって説明したが、これに限定されることなく、
ターンオフ時にテイル電流が生じる自己消弧素子に適用
できる。また、本発明実施例では、素子二個直列接続を
例にとり説明したが、これに限定されることなく、三個
以上の複数個直列接続される場合にも適用できることは
勿論である。
を例にとって説明したが、これに限定されることなく、
ターンオフ時にテイル電流が生じる自己消弧素子に適用
できる。また、本発明実施例では、素子二個直列接続を
例にとり説明したが、これに限定されることなく、三個
以上の複数個直列接続される場合にも適用できることは
勿論である。
なお、白己消弧素子として，ターンオフ時間が短かくな
る程、テイル電流が大きくなる構造の素子を用いれば、
本発明の効果的である素子利用率の向上が増々あがるこ
とになる． 〔発明の効果〕 本発明によれば、直列接続された自己消弧素子間の電圧
分担特性を大幅に向上できるので，テイル電流を考慮し
ない場合に対してターンオフ時間差を大きくとることが
でき，素子選別の裕度が増して素子利用率の向上が図れ
る。
る程、テイル電流が大きくなる構造の素子を用いれば、
本発明の効果的である素子利用率の向上が増々あがるこ
とになる． 〔発明の効果〕 本発明によれば、直列接続された自己消弧素子間の電圧
分担特性を大幅に向上できるので，テイル電流を考慮し
ない場合に対してターンオフ時間差を大きくとることが
でき，素子選別の裕度が増して素子利用率の向上が図れ
る。
第ｌ図は本発明の一実施例の回路図と動作波形、第２図
は本発明の適用に好適な自己消弧素子のターンオフ時動
作波形図、第３図，第４図は従来の動作波形図である。 Ｇ Ｔ Ｏ ｘ〜Ｇ Ｔ Ｏ ｚ・・・ゲートターンオ
フサイリスタ、Ｃ Ｓ １〜Ｃｓｚ・・・スナバコンデ
ンサ、Ｒｓｚ〜Ｒｓｚ・・・スナバ抵抗、Ｄｓｓ〜ＤＳ
２・・・スナバダイオード、工＾１〜Ｉ＾２・・・Ｇ
Ｔ ０１〜ＧＴＯ２のアノード電流、Ｖ＾κ１〜Ｖ＾ｇ
ｚ− Ｇ Ｔ Ｏ ｔ〜Ｇ Ｔ Ｏ ｚの端子電圧、Ｉ
ｔａｉｌ第 １ 図 →ｔ ４ｔ 第２図 →Ｌ
は本発明の適用に好適な自己消弧素子のターンオフ時動
作波形図、第３図，第４図は従来の動作波形図である。 Ｇ Ｔ Ｏ ｘ〜Ｇ Ｔ Ｏ ｚ・・・ゲートターンオ
フサイリスタ、Ｃ Ｓ １〜Ｃｓｚ・・・スナバコンデ
ンサ、Ｒｓｚ〜Ｒｓｚ・・・スナバ抵抗、Ｄｓｓ〜ＤＳ
２・・・スナバダイオード、工＾１〜Ｉ＾２・・・Ｇ
Ｔ ０１〜ＧＴＯ２のアノード電流、Ｖ＾κ１〜Ｖ＾ｇ
ｚ− Ｇ Ｔ Ｏ ｔ〜Ｇ Ｔ Ｏ ｚの端子電圧、Ｉ
ｔａｉｌ第 １ 図 →ｔ ４ｔ 第２図 →Ｌ
Claims (1)
- 【特許請求の範囲】 １、自己消弧素子を複数個直列接続するものにおいて、 ターンオフ時間が速くテイル電流の大きい素子と前記タ
ーンオフ時間が長く前記テイル電流の小さい素子を組合
せることを特徴とする自己消弧素子の接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24213189A JPH03106116A (ja) | 1989-09-20 | 1989-09-20 | 自己消弧素子の接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24213189A JPH03106116A (ja) | 1989-09-20 | 1989-09-20 | 自己消弧素子の接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03106116A true JPH03106116A (ja) | 1991-05-02 |
Family
ID=17084770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24213189A Pending JPH03106116A (ja) | 1989-09-20 | 1989-09-20 | 自己消弧素子の接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03106116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017059655A1 (zh) * | 2015-10-08 | 2017-04-13 | 南京南瑞继保电气有限公司 | 一种检测互感器拖尾量的方法 |
-
1989
- 1989-09-20 JP JP24213189A patent/JPH03106116A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017059655A1 (zh) * | 2015-10-08 | 2017-04-13 | 南京南瑞继保电气有限公司 | 一种检测互感器拖尾量的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8213146B2 (en) | Semiconductor power conversion apparatus | |
| US8916882B2 (en) | Switching circuit and semiconductor module | |
| CN109586327B (zh) | 一种能量消耗装置及其控制方法 | |
| US6320362B1 (en) | Passive auxiliary circuit for series connection of a power switch | |
| US11139733B2 (en) | Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same | |
| JP2002281761A (ja) | 半導体電力変換装置 | |
| CN104638961B (zh) | 用于平衡多级功率转换器的系统和方法 | |
| US9800130B2 (en) | Semiconductor device and semiconductor module | |
| JPH11136954A (ja) | ３レベル中性点クランプ式インバータ回路 | |
| US20030042939A1 (en) | Semiconductor power converting apparatus | |
| US5483192A (en) | Gate power supply circuit | |
| JP7021623B2 (ja) | マルチレベル電力変換装置 | |
| US20140268963A1 (en) | Dc voltage conversion circuit | |
| US4019117A (en) | Circuit arrangement for an inverter | |
| JPH03106116A (ja) | 自己消弧素子の接続方式 | |
| JPH1042548A (ja) | 半導体電力変換装置 | |
| JPS5931307B2 (ja) | インバ−タ装置 | |
| EP0202499A1 (en) | Snubber circuit for GTO thyristor | |
| KR101792540B1 (ko) | Ｍｍｃ 컨버터의 서브모듈용 전원제어장치 | |
| JP2002044934A (ja) | 半導体電力変換装置 | |
| JP2002171746A (ja) | 半導体電力変換装置 | |
| US20240006999A1 (en) | Systems and methods for driving bipolar transistors related to power converters by at least using three switches | |
| JP2001169563A (ja) | ３レベルインバータ | |
| EP0602892B1 (en) | Semiconductor valve | |
| JP2588234B2 (ja) | スナバ回路 |