JPH03106041A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置の製造方法に関し、特に
Ｔ　Ａ　Ｂ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄ
ｉｎｇ）の製造コスト低減に好適な技術に関するもので
ある。

〔従来の技術〕

可撓性フィルムの一面にパターンｉｔされたリード配線
の先端（インナリード部）に半導体チノブを接続した構
造を有するＴＡＢ　（フルムキャリャ）は、多ビン、薄
形実装に好適なＬＳＩ実装方式として注目さ・れている
。このＴＡＢの現状と動向については、例えば株式会社
プレスジャーナル、平底元年６月２０日発行の「セミコ
ンダクターワールドＪ’Ｐ　１　０　７〜Ｐ１３１に詳
述されている。

ＴＡＢの代表的な製造工程の概略を説明すると、まずテ
ープ状のポリイミドフィルムの一部を穿孔してデバイス
ホールやスプロケットホールを形成した後、このフィル
ムの片面に銅箔をラミネートする。次に、銅箔をエッチ
ングしてリード配線を形成し、その表面にメッキを施し
た後、そのインナリード部にバンプ加工した半導体チッ
プをボンディングする。続いて、半導体チップの素子形
成面をボッティング樹脂で封止し、このボッティング樹
脂の表面に製造者、品種、製造ロフト番号などを記した
マークを印刷した後、電気検査を経てＴＡＢが完或する
。

〔発明が解決しようとする課題〕

前記のように、ＴＡＢは多くの組立工程を経て製造され
るため、その製造コストの低減を図るために工程数の減
少が望まれている。特にマーキング工程は、ボッティン
グ樹脂の表面にマークを印刷し、次いでマークをベーキ
ングするという煩瑣なバッチ処理が伴われるため、その
工程の簡略化が望まれている。また、半導体チップを封
止するポッティング樹脂はその表面積が小さく、かつ表
面の平坦度も良好とはいえないため、ポッティング樹脂
の表面に鮮明なマークを歩留り良く印刷することは困難
とされている。そのため、印刷の良否を検査する外賎検
査工程が必要となり、これもマーキング工程を煩瑣なも
のとする一因になっている。

本発明の目的は、ＴＡＢの製造工程数を減少することの
できる技術を提供することにある。

また本発明の他の目的は、ＴＡＢの製造歩留りを向上す
ることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。

本願の一発明であるＴ　Ａ　Ｂの製造方法は、リード配
線のインナリード部に接続された半導体チップをポッテ
ィング樹脂で封止する工程に先立つ工程で所定の箇所に
製造者、品種、製造ロフト番号などを記したマークを形
成するものである。

〔作用〕

上記した手段によれば、樹脂封止工程に先立つ工程、例
えばフィルムの一部を穿孔してデバイスホールやスプロ
ケットホールを形成する工程、フィルムの一面にラミネ
ートした導電箔をエッチングしてリード配線を形成する
工程、あるいはリード配線の表面にソルダレジストなど
の絶縁膜を印刷する工程で同時にマークを形成すること
により、独立したマーキング工程が不要となるので、Ｔ
ＡＢの製造工程数を減少することができ、かつマーキン
グ設備も不要となる。また、平坦度の乏しいポッティン
グ樹脂の表面にマークを印刷する従来技術に比べてより
確実な方法でマークを形成することができるので、マー
キングの歩留りが向上し、外観検査工程も不要となる。

以下、本発明を実施例により説明する。

〔実施例１〕 第１図および第２図に示すように、本発明の一実施例に
おけるＴＡＢＩは、例えばポリイミド樹脂からなるフィ
ルム２の一面にリード配線３を形成した構成になってい
る。リード配線３は、例えばＣｕからなり、その表面に
はＳｎメッキが施されている。また、フィルム２とリー
ド配線３とは、例えばエボキシ樹脂系の接着剤４で接合
されている。リード配線３のインナリード部３ａは、フ
ィルム１の一部に開口されたデバイスホール５内に突出
し、このデバイスホール５内に配置された半導体チップ
６のバンブ電極７と電気的に接続されている。半導体チ
ップ６の素子形成面には、例えば液晶ドライバ用の集積
回路（図示せず）が形成されている。半導体チップ６は
、水分などの浸入による電気特性の劣化を防止するため
、その素子形底面と側面とがエポキシ樹脂などのボッテ
ィング樹脂８で封止されている。

本実施例１におけるＴＡＢＩは、リード配線３が形成さ
れていない領域のフィルム２上に、例えば品種（６６１
０４）や製造ロフト番号（８Ｄ１−４）などを記したマ
ークＭが形戒されている。

このマークＭは、前記リード配線３と同一の材料（例え
ばＣｕ）で構或されている。すなわちマークＭは、第３
図に示すように、あらかじめフィルム２の一面にラミネ
ートされた導電箔（例えばＣＵ箔）をエッチングしてリ
ード配線３を形成する工程で同時に形成される。

マークＭは、前記第ｉ図に示すような数字や文字に限定
されるものではない。例えば円、四角、三角、ドットパ
ターンなどの図形、バーコードあるいはこれらの組み合
わせなどによってマークＭを構或し、光学マーク読取り
装置や図形認識装置等でその情報を識別できるようにし
てもよい。

上述したような方法でＴＡＢＩにマークＭを形成する本
実施例１によれば、下記のような作用、効果を得ること
ができる。

（１），フィルム２の一面にラミネートされた導電箔を
エッチングしてリード配線３を形成する工程で同時にマ
ークＭを形戒するので、独立したマーキング工程が不要
となり、ＴＡＢの製造工程数を減少することができる。

また、マーキング装置等のマーキング設備も不要となる
。

（２）．平坦なフィルム２上にマークＭを形成するので
、平坦度の乏しいポッティング樹脂８の表面にマークを
印刷する従来技術に比べて鮮明なマークが得られる。こ
れにより、マーキングの歩留りが向上し、外観検査工程
も不要となる。

〔３）．上記（１）、（２）により、ＴＡＢの製造コス
トを低減することができる。

〔実施例２〕 第４図に示すように、本実施例２におけるＴＡＢｌは、
リード配線３が形威されていない領域のフィルム２上に
、例えば製造者、品種、製造ロフト番号などをコード化
したドットパターンからなるマークＭが形成されている
。このドットパターンは、例えば穿孔機などを用いてフ
ィルム２を穿孔したもので、例えばカード読取り装置等
でその情報が識別されるようになっている。このマーク
Ｍは、第５図に示すように、あらかじめフィルム２の一
部を穿孔してデバイスホール５やスプロケットホール９
を形成する工程で同時に形成する。

なお、マークＭは上記ドットパターンに限定されるもの
ではなく、例えば数字、文字、図形あるいまこれらの組
み合わせなどで構戊してもよい。

上述したような方法でＴＡＢＩにマークＭを形成する本
実施例２においても、独立したマーキング工程が不要と
なり、かつ平坦度の乏しいボッティング樹脂の表面にマ
ークを印刷する従来技術に比べて鮮明なマークが得られ
るので、前記実施例ｌと同様の効果が得られる。

〔実施例３〕 第６図に示すように、ＴΔＢ１はリード配線３の表面に
ソルダレジスト　（絶縁膜）１０を形成する場合がある
。ソルダレジスト１０は、ＴＡＢＩのリード配線３を実
装基板などに半田付けする際の半田飛散によるリード配
線３同士の短絡や、基板実装後におけるリード配線３の
マイグレーションを防止する目的で形成される。このソ
ルダレジスト１０の形成は、通常リード配線３と半導体
チップ６とを接続するインナリードボンディング工程の
後、半導体チップ６をポッティング樹脂８で封止する工
程に先立って行われる。ソルダレジスト１０は、エボキ
シ樹脂やＵＶ硬化型樹脂などの絶縁材料からなり、例え
ばスクリーン印刷法を用いてリード配線３の表面に印刷
される。

そこでこのような場合には、リード配線３の表面にソル
ダレジスト１０を印刷する工程で、リード配線３が形成
されていない領域に、例えばバーコード、数字、文字、
図形あるいはこれらの組み合わせで構或されたマークＭ
を同時に印刷する。

これにより、独立したマーキング工程が不要となるとと
もに、平坦度の乏しいボッティング樹脂の表面にマーク
を印刷する従来技術に比べて確実にマークＭを形成する
ことができるので、前記実施例１、２と同様の効果が得
られる。

また」二記した手段に代えて、例えば第７図に示すよう
に、リード配線３の表面にソルダレジスト１０を印刷し
た後、ソルダレジスト１０の表面にマークＭを印刷して
もよい。この方法は、リード配線３の面積が大きいため
にマークＭを印刷するスペースがないような場合には特
に有効な方法である。このとき、ソルダレジストＩＯや
フィルム２とは異なる色でマークＭを印刷すると、その
識別が容易になる。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例１〜３に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、次のとおりであ
る。

フィルムの一面に形成されたリード配線の一端に半導体
チップを接続するとともに、前記半導体チップをボッテ
ィング樹脂で封止した構造を有するＴＡＢの製造に際し
、前記半導体チップをポッティング樹脂で封止する工程
に先立つ工程で所定の箇所にマークを形成する本発明に
よれば、独立したマーキング工程が不要となるとともに
、マーキングの歩留りが向上するので、ＴＡＢの製造コ
ストを低減することができる。

【図面の簡単な説明】

第１図は本発明の一実施例における半導体集積回ｉｉ８
装置の平面図、 第２図は、この半導体集積回路装置の断面図、第３図は
、この半導体集積回路装置の製造方法を示す平面図、 第４図は本発明の他の実施例における半導体集積回路装
置の平面図、 第５図は、この半導体集積回路装置の製造方法を示す平
面図、 第６図は本発明のさらに他の実施例における半導体集積
回路装置の平面図、 第７図は、この半導体集積回路装置の製造方法を示す平
面図である。 １・・・ＴＡＢ，２・・・フィルム、３・・・リード配
線、３ａ・・・インナリード部、４・・・接着剤、５・
・・デバイスホール、６・・・半導体チップ、７・・・
バンプ電極、８・・・ボッティング樹脂、９・・・スプ
ロケットホール、１０・・・ソルダレジスト　（絶縁膜
）、Ｍ・・・マーク。 第１図

Claims (1)

1. 【特許請求の範囲】 １、フィルムの一面に形成されたリード配線の一端に半
   導体チップを接続するとともに、前記半導体チップをポ
   ッティング樹脂で封止した構造を有するＴＡＢの製造に
   際し、前記半導体チップをポッティング樹脂で封止する
   工程に先立つ工程で所定の箇所にマークを形成すること
   を特徴とする半導体集積回路装置の製造方法。 ２、フィルムの一面にラミネートされた導電箔をエッチ
   ングしてリード配線を形成する際、前記導電箔の余領域
   の一部をエッチングしてマークを形成することを特徴と
   する請求項１記載の半導体集積回路装置の製造方法。 ３、フィルムの一部を穿孔してデバイスホールおよびス
   プロケットホールを形成する際、前記フィルムの余領域
   の一部を穿孔してマークを形成することを特徴とする請
   求項１記載の半導体集積回路装置の製造方法。 ４、フィルムの一面に形成されたリード配線の表　面に
   前記リード配線を保護する絶縁膜を印刷する際、前記絶
   縁膜の一部にマークを形成することを特徴とする請求項
   １記載の半導体集積回路装置の製造方法。