JPH03104334A - Control channel termination system - Google Patents
Control channel termination systemInfo
- Publication number
- JPH03104334A JPH03104334A JP1240595A JP24059589A JPH03104334A JP H03104334 A JPH03104334 A JP H03104334A JP 1240595 A JP1240595 A JP 1240595A JP 24059589 A JP24059589 A JP 24059589A JP H03104334 A JPH03104334 A JP H03104334A
- Authority
- JP
- Japan
- Prior art keywords
- control channel
- signal
- control
- channel signal
- digital multiplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000000926 separation method Methods 0.000 claims description 5
- 230000008054 signal transmission Effects 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 5
- 239000000284 extract Substances 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 108
- 230000011664 signaling Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 101100189471 Mus musculus Pbx1 gene Proteins 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
ディジタル多重インタフェースにおける自由度の大きい
制御チャネルの終端方式に関し、既存の各種伝送路を終
端し、それに応じて終端すべき制御信号のチャネル数が
変化しても、各制御チャネルを柔軟かつ効率的に終端し
デイジタル多重インタフェースに割り当てることを可能
にすることを目的とし、
ディジタル多重伝送路を終端する終端方弐において、複
数種類の制御信号から複数の制御チャネル信号を生成す
る制御チャネル信号生成手段と、該手段で生成された複
数の各制御チャネル信号を前記ディジタル多重伝送路上
に多重されたタイムスロットのうち、任意かつ複数のタ
イムスロットを制御信号送信チャネルに割りっけ、多重
化する制御チャネル信号多重化手段と、を有するように
構成する。[Detailed Description of the Invention] [Summary] Regarding a control channel termination method with a large degree of freedom in a digital multiplex interface, various existing transmission lines are terminated, and the number of control signal channels to be terminated changes accordingly. The purpose of this technology is to flexibly and efficiently terminate each control channel and allocate it to a digital multiplex interface. a control channel signal generation means for generating a signal; and a plurality of control channel signals generated by the means, among the time slots multiplexed on the digital multiplex transmission path, any plurality of time slots as a control signal transmission channel. control channel signal multiplexing means for dividing and multiplexing control channel signals.
本発明は、ディジタル多重インタフェースにおける自由
度の大きい制御チャネルの終端方式に関する。The present invention relates to a control channel termination method with a large degree of freedom in a digital multiplex interface.
従来、ディジタル多重インタフェースとしては、24チ
ャネルのディジタルチャネルの多重化を行う伝送速度1
.544 MHz/secのインタフェース、或いは同
じく32チャネル、2.048 M bit/seeの
インタフェースが採用されている。Conventionally, digital multiplex interfaces have a transmission rate of 1, which multiplexes 24 digital channels.
.. A 544 MHz/sec interface or a 32 channel, 2.048 Mbit/see interface is adopted.
かかるディジタル多重インタフェースにおいて、各局間
で呼制御情報等の制御信号の授受を行う場合、従来から
各通話回線を用いて各々の制御信号を授受する個別線信
号方式が採用されている。In such a digital multiplex interface, when transmitting and receiving control signals such as call control information between each station, an individual line signaling method has been adopted in which each communication line is used to transmit and receive each control signal.
しかし、ISDN(サービス総合ディジタル網)の整備
により多種多様なサービスが行われるようになりつつあ
るのに伴い、局間の制御信号の量・種類が増加し、より
高速かつ大容量な信号方式が要求されるようになってき
ており、従来の個別線信号方式では対処しきれなくなっ
てきている。However, with the development of ISDN (Integrated Service Digital Network), a wide variety of services are being provided, and the amount and type of control signals between stations has increased, resulting in faster and larger-capacity signaling systems. These demands are becoming increasingly important, and the conventional individual line signaling system is no longer able to meet these demands.
そこで、共通のデータ回線を用いて制御信号の授受を行
う共通線信号方式が採用されるようになってきている。Therefore, a common line signaling system in which control signals are sent and received using a common data line has come to be adopted.
ISDNにおける共通線信号方式の代表的なものとして
は、No.7共通線信号方式とDチャネル共通線信号方
式がある。No.7共通線信号方式は、本来音声通信に
適した信号方式であり、Dチャネル共通線信号方式は、
データ通信に適した方式である(以下では、NO.7共
通線信号方式をDチャネル共通線信号方式に含めて説明
する)。A typical common line signaling system in ISDN is No. There are 7 common line signaling systems and D channel common line signaling systems. No. The 7 common line signaling system is originally a signaling system suitable for voice communication, and the D channel common line signaling system is
This is a system suitable for data communication (hereinafter, the No. 7 common line signaling system will be explained as being included in the D channel common line signaling system).
第5図に、一般的なディジタル信号網の構或を示す。各
ユーザ端末を収容する各PBX (構内交換機)1は、
各ディジタル多重インタフェース3から各伝送装置2を
介して公衆網Pに接続される。FIG. 5 shows the structure of a general digital signal network. Each PBX (private branch exchange) 1 that accommodates each user terminal is
Each digital multiplex interface 3 is connected to a public network P via each transmission device 2.
ディジタル多重インタフェース3の種類としては、例え
ば30本のBチャネルと1本のDチャネルからなる伝送
速度が2.048 M bits/secの3 0 B
+Dのディジタル多重インタフェース(以下、2M多重
インタフェースと呼ぶ)、又は23本のBチャネルと1
本のDチャネルからなる伝送速度が1 . 544M
bits/secの2 3 8+Dのディジタル多重イ
ンタフェース(以下、1.5M多重インタフェースと呼
ぶ)2等がある。The type of digital multiplex interface 3 is, for example, a 30 B interface with a transmission rate of 2.048 M bits/sec, consisting of 30 B channels and one D channel.
+D digital multiplex interface (hereinafter referred to as 2M multiplex interface), or 23 B channels and 1
The transmission speed of the D channel is 1. 544M
There are 2 3 8+D digital multiplex interfaces (hereinafter referred to as 1.5M multiplex interfaces) 2 with bits/sec.
第6図(a)及び(ロ)に、上述の2M多重インタフェ
ース及ヒ1.5M多重インタフェースのデータフォーマ
ットを示す。同図(a)の2M多重インタフェースにお
いては、伝送路上のチャネル番号(タイムスロット)0
1にフレーム制御を行うためのチャネルCが割り当てら
れ、また、チャネル番号16に制御信号を伝送するため
のチャネルDが割り当てられる。それら以外の01〜1
5及び17〜31チャネルには、ユーザ情報伝送用の回
線チャネルBが30チャネル分割り当てられる。次に第
6図中)の1.5M多重インタフェースにおいては、伝
送路上の先頭ビットにフレーム同期用のビットFが割り
当てられ、チャネル番号23に制御信号を伝送するため
のチャネルDが割り当てられる。それら以外の00〜2
3チャネルには、ユーザ情報伝送用の回線チャネルBが
23チャネル分割り当てられる.〔発明が解決しようと
する課題〕
第5図の如く、ディジタル信号専用のISDN等の公衆
M4Pを介して網を構或する場合には、第6図のように
予めチャネル位置が固定的に定められたDチャネルを用
いることにより、制御信号の効率的な伝送を行える。FIGS. 6(a) and 6(b) show data formats of the above-mentioned 2M multiplex interface and 1.5M multiplex interface. In the 2M multiplex interface shown in (a) of the same figure, the channel number (time slot) on the transmission path is 0.
Channel C for performing frame control is assigned to channel number 1, and channel D for transmitting control signals is assigned to channel number 16. 01-1 other than those
Thirty line channels B for transmitting user information are allocated to channels 5 and 17 to 31. Next, in the 1.5M multiplex interface shown in FIG. 6), bit F for frame synchronization is assigned to the first bit on the transmission path, and channel D for transmitting a control signal is assigned to channel number 23. 00-2 other than those
Channel 3 is allocated 23 line channels B for transmitting user information. [Problem to be solved by the invention] As shown in Fig. 5, when a network is constructed via public M4P such as ISDN dedicated to digital signals, channel positions are fixedly determined in advance as shown in Fig. 6. By using the D channel, control signals can be efficiently transmitted.
しかし、例えば特定の企業内通信等において、既存の網
を利用してディジタル多重インタフェースを構威し制御
信号の授受を行おうとした場合、第6図(a)又は(ロ
)の如くチャネル位置が固定したDチャネルを用いる方
式では不都合が生じる。すなわち、例えば既存の伝送路
として5B+Dが3本、4B+D,7B+D等の計5本
のディジタル多重伝送路を終端し、2M多重インタフェ
ースでPBXに接続したいような場合、Bチャネルは2
6チャネル終端すればよく、一方、Dチャネルは5チャ
ネル終端する必要がある。ところが、従来規定されてい
る2M多重インタフェースは、第6図(a)の如< 3
0 B+Dの固定された形態を有しており、このまま
では対応できない。However, when attempting to send and receive control signals by setting up a digital multiplex interface using an existing network, for example in a specific company communication, etc., the channel position may be changed as shown in Figure 6 (a) or (b). There are disadvantages in using a fixed D channel. In other words, for example, if you want to terminate a total of five digital multiplex transmission lines such as three 5B+D, 4B+D, and 7B+D as existing transmission lines and connect them to a PBX with a 2M multiplex interface, the B channel will be 2.
It is sufficient to terminate 6 channels, while 5 channels of D channel need to be terminated. However, the conventionally defined 2M multiplex interface is as shown in Fig. 6(a).
It has a fixed form of 0B+D and cannot be handled as is.
上述の如く、公衆網を必要としない企業内等の網におい
ては、既存の各種ディジタル多重伝送路を終端し、それ
に応じて制御信号を扱うチャネルも終端されたディジタ
ル多重インタフェースに柔軟に割り当てる必要が生ずる
が、Dチャネルの数と位置が固定された従来のディジタ
ル多重インタフェースでは、そのような網における制御
チャネルの効率的な終端を行うことができないという問
題点を有している。As mentioned above, in corporate networks that do not require a public network, it is necessary to terminate various existing digital multiplex transmission lines and flexibly allocate channels that handle control signals to the terminated digital multiplex interface accordingly. However, conventional digital multiplexing interfaces in which the number and location of D channels are fixed have the problem of not being able to efficiently terminate control channels in such networks.
本発明は、既存の各種伝送路を終端し、それに応して終
端すべき制御信号のチャネル数が変化しても、各制御チ
ャネルを柔軟かつ効率的に終端しディジタル多重インタ
フェースに割り当てることを可能にすることを目的とす
る。The present invention makes it possible to terminate various existing transmission lines, and even if the number of control signal channels to be terminated changes accordingly, each control channel can be terminated flexibly and efficiently and assigned to a digital multiplex interface. The purpose is to
本発明は、ディジタル多重伝送路を終端する終端方式に
おいて、まず、複数種類の制御信号6から複数の制御チ
ャネル信号7を生成する制御チャネル信号生成処理手段
を有する。同手段は、呼制御信号等の複数種類の制御信
号6からハイレベルデータリンク手順に基づくフレーム
信号を制御チャネル信号7として生成する手段である。The present invention provides a termination method for terminating a digital multiplex transmission line, which first includes control channel signal generation processing means for generating a plurality of control channel signals 7 from a plurality of types of control signals 6. This means generates a frame signal based on a high-level data link procedure as a control channel signal 7 from a plurality of types of control signals 6 such as call control signals.
次に、上記制御チャネル信号生成手段4で生威された各
制御チャネル信号7をディジタル多重伝送路8上のタイ
ムスロットのうち、任意かつ複数のタイムスロットを制
御信号送信チャネルに割り付け多重化する制御チャネル
信号多重化千段5を有する。同手段は、例えば制御チャ
ネル信号生成千段4から出力される制御チャネル信号7
であるフレーム信号を一時保持するメモリと、ディジタ
ル多重伝送路8の予め割り当てられた複数のタイムスロ
ットでアクティブとなるタイミング信号を生成するタイ
ξング発生回路と、該タイミング信号がアクティブとな
る各タイξングでメモリに一時保持されている制御チャ
ネル信号7であるフレーム信号を読み出してユーザ情報
l1が割り当てられていない空タイムスロットに多重化
するセレクタ等より構威される。Next, control is performed to allocate and multiplex each control channel signal 7 generated by the control channel signal generation means 4 to a control signal transmission channel by arbitrarily plural time slots among the time slots on the digital multiplex transmission path 8. It has 5 channel signal multiplexing stages. The means includes, for example, a control channel signal 7 output from the control channel signal generation stage 4.
a memory that temporarily holds a frame signal, a timing generation circuit that generates a timing signal that becomes active in a plurality of pre-allocated time slots of the digital multiplex transmission line 8, and each timing signal that becomes active. A selector or the like reads out a frame signal, which is a control channel signal 7, temporarily held in a memory in the ξ ring, and multiplexes it into an empty time slot to which user information l1 is not allocated.
続いて、ディジタル多重伝送路8上のタイムスロットの
うち、任意かつ複数のタイムスロットを制御信号受信チ
ャネルに割り付け制御チャネル信号7を分離する制御チ
ャネル信号分離千段9を有する。同手段は、例えば前述
の制御チャネル信号多重化手段と逆の構或を有し、ユー
ザ情報11と制御信号7とを分離する。Subsequently, there is provided a control channel signal separation stage 9 for allocating arbitrary plurality of time slots among the time slots on the digital multiplex transmission line 8 to control signal receiving channels and separating the control channel signal 7. This means has, for example, the opposite structure to the control channel signal multiplexing means described above, and separates the user information 11 and the control signal 7.
そして、上記制御チャネル信号分離千段9で分離された
各制御チャネル信号7から対応する複数種類の制御信号
6を抽出する制御チャネル信号抽出手段10を有する。The control channel signal extraction means 10 extracts a plurality of types of corresponding control signals 6 from each control channel signal 7 separated by the thousand control channel signal separation stages 9.
同手段は、前述の制御チャネル信号生成手段4と逆の構
戒を有する。This means has a structure opposite to that of the control channel signal generating means 4 described above.
例えば特定の企業内通信等において、既存の複数のディ
ジタル多重伝送路を終端して第1図のディジタル多重伝
送路8を生成する場合、終端する状態に応じて使用され
る制御信号6は、制御チャネル信号生成千段4で制御チ
ャネル信号7に変換された後、制御チャネル信号多重化
手段5によってディジタル多重伝送路8の予め割り当て
られた複数のタイムスロットに多重化される。また、制
御チャネル信号分離手段9及び制御チャネル信号抽出手
段10によって上記と全く逆の動作が行われる。For example, when terminating a plurality of existing digital multiplex transmission lines to generate the digital multiplex transmission line 8 shown in FIG. After being converted into a control channel signal 7 by the channel signal generation stage 4, it is multiplexed into a plurality of pre-allocated time slots of a digital multiplex transmission line 8 by a control channel signal multiplexing means 5. Further, the control channel signal separating means 9 and the control channel signal extracting means 10 perform operations completely opposite to the above.
従って、既存の各種伝送路を終端し、それに応じて終端
すべき制御信号のチャネル数が変化しても、各制御チャ
ネルを柔軟かつ効率的に終端しディジタル多重伝送路8
に割り当てることが可能となる。Therefore, even if various existing transmission lines are terminated and the number of control signal channels to be terminated changes accordingly, each control channel can be terminated flexibly and efficiently and the digital multiplex transmission line 8 can be terminated.
It becomes possible to allocate to
以下、図面を参照しながら本発明の実施例を説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第2図は、本発明の実施例の網構戒図である。FIG. 2 is a network diagram of an embodiment of the present invention.
特には図示しない各端末を収容するPBX12一1〜1
2−3等は、ディジタル多重インタフェース14−1〜
l4−3によって各伝送装置13一1〜13−3と接続
される。そして、各伝送装置13−1〜13−3は、公
衆網を介さずに他の伝送装置と各々伝送速度が異なる複
数の既存の伝送路によって相互に接続される。例えば伝
送装置l3−1についてみると、第1方路15−1〜第
5方路15−5よりなる既存の複数の伝送路によって他
の伝送装置と接続されている。この場合、各方路は、各
々、5B+D、4B+D、5B+D、7B+D、5B+
Dのチャネル構戒を有する。PBX12-1-1 that accommodates each terminal not shown in particular
2-3 etc. are digital multiplex interfaces 14-1~
It is connected to each transmission device 13-1 to 13-3 by l4-3. Each of the transmission devices 13-1 to 13-3 is connected to other transmission devices by a plurality of existing transmission paths each having a different transmission speed, without going through a public network. For example, regarding the transmission device l3-1, it is connected to other transmission devices through a plurality of existing transmission paths consisting of a first path 15-1 to a fifth path 15-5. In this case, each route is 5B+D, 4B+D, 5B+D, 7B+D, 5B+
It has a channel configuration of D.
以上の構成例の場合、本実施例では、PBX 12−1
と伝送装置13−1との間のディジタル多重インタフェ
ース14−lとして、26B+5Dのチャネル構威を実
現できる。また、PBX12−2と伝送装置13−2と
の間のディジタル多重インタフェース14−2として2
1B+3D,PBX12−3と伝送装置13−3との間
のディジタル多重インタフェース14−3として27B
+4Dというように、BチャネルとDチャネルの組合わ
せを各伝送装置13−1〜l3−3の終端状況に応じて
柔軟に割り当てることができる。In the case of the above configuration example, in this embodiment, PBX 12-1
A 26B+5D channel structure can be realized as the digital multiplex interface 14-1 between the transmission device 13-1 and the transmission device 13-1. In addition, 2 is used as a digital multiplex interface 14-2 between the PBX 12-2 and the transmission device 13-2.
1B+3D, 27B as digital multiplex interface 14-3 between PBX 12-3 and transmission device 13-3
+4D, a combination of B channel and D channel can be flexibly assigned according to the termination status of each transmission device 13-1 to 13-3.
上記構戒を実現するための各PBX12−1〜12−3
内におけるDチャネルを処理する部分に関する本発明の
実施例の構戒図を第3図(a)及び(b)に示す。以下
、PBX12−1〜12−3を単にPBX12と、伝送
装置13−1〜13−3を単に伝送装置13と、また、
ディジタル多重インタフェース14−1〜14−3を単
にディジタル多重インタフェース14と呼ぶことにする
。Each PBX12-1 to 12-3 to realize the above precepts
FIGS. 3(a) and 3(b) show structural diagrams of an embodiment of the present invention regarding the portion that processes the D channel within the system. Hereinafter, PBXs 12-1 to 12-3 will simply be referred to as PBX 12, transmission devices 13-1 to 13-3 will simply be referred to as transmission device 13, and
Digital multiplex interfaces 14-1 to 14-3 will be simply referred to as digital multiplex interface 14.
まず、第3図(a)は、制御信号をディジタル多重イン
タフェース14に多重化する送信側の構戒である。First, FIG. 3(a) shows the procedure on the transmitting side for multiplexing control signals to the digital multiplexing interface 14.
ISDNにおいては、各ユーザの情報は、特には図示し
ない端末から第2図のPBX12に、第3図(a)の■
に示すような形式でBチャネルのタイムスロットに多重
化されて、Bチャネル信号Bchとして入力してくる。In ISDN, information on each user is transferred from a terminal (not shown) to the PBX 12 in FIG.
The signal is multiplexed into the B channel time slot in the format shown in , and is input as the B channel signal Bch.
一方、送信側のソフトウェア処理20によりPBX内で
生成される呼制御信号等の制御信号22は、複数Dch
処理回路l6に人力し、ここでHDLC(ハイレベルデ
ータリンク手順)形式のフレーム信号23が組み立てら
れる。On the other hand, control signals 22 such as call control signals generated within the PBX by software processing 20 on the transmitting side are transmitted to multiple Dch
A frame signal 23 in HDLC (high-level data link procedure) format is assembled here by a processing circuit 16.
このフレーム信号23は、ディジタル多重回路17を介
して第3図(a)■のDチャネル信号Dchとして出力
される。This frame signal 23 is output via the digital multiplexing circuit 17 as the D channel signal Dch shown in FIG. 3(a) (2).
この信号と、前述の第3図(a)■の形弐〇Bチャネル
信号Bchは、Dch挿入用セレクタ19において多重
化され、同図■のmB+nDの形式の多重化信号がディ
ジタル多重インタフェース14から伝送路13(第2図
参照)へ出力される。This signal and the 20B channel signal Bch of the form 2 shown in FIG. The signal is output to the transmission line 13 (see FIG. 2).
ここで、Dch挿入用セレクタ19は、Dch挿入タイ
ミング発生回路18から出力されるタイミング信号24
がアクティブとなるタイ旦ングで、ディジタル多重回路
17からのDチャネル信号Dchを選択し、それ以外の
タイミングではBチャネル信号Bchを選択する。Here, the Dch insertion selector 19 uses a timing signal 24 output from the Dch insertion timing generation circuit 18.
The D channel signal Dch from the digital multiplexing circuit 17 is selected at the timing when the signal becomes active, and the B channel signal Bch is selected at other timings.
上記構成において、ディジタル多重回路l7及びDch
挿入タイごング発生回路18は、ソフトウエア制′4I
21によって動作が制御される。In the above configuration, the digital multiplex circuit l7 and Dch
The insertion timing generation circuit 18 is operated by software control '4I.
21 controls the operation.
次に、第3図(b)は、制御信号をディジタル多重イン
タフェース14から分離する受信側の構或である。Next, FIG. 3(b) shows a structure on the receiving side that separates the control signal from the digital multiplex interface 14.
第3図(b)の■のmB+nDの形式で人力してくる多
重化信号のうち、Bチャネル信号BchはPBX 12
から特には図示しない端末にそのまま転送される。Among the multiplexed signals manually input in the mB+nD format of ■ in Figure 3(b), the B channel signal Bch is transmitted to the PBX 12.
The data is then transferred as is to a terminal (not shown).
一方、Dチャネル信号Dchは、ソフトウエア制御26
の制御下で動作するディジタル多重分離回路24におい
てBチャネル信号Bchから分離され、フレーム信号2
3として抽出される。On the other hand, the D channel signal Dch is controlled by the software control 26.
The frame signal 2 is separated from the B channel signal Bch in the digital multiplexing/demultiplexing circuit 24 operating under the control of the frame signal 2.
Extracted as 3.
このフレーム信号23は、複数Dch処理回路25に入
力して、前述の複数Dch処理回路16(第3図(a)
)と全く逆の処理により制御信号22に分解される。This frame signal 23 is input to the multiple Dch processing circuit 25 and is then input to the aforementioned multiple Dch processing circuit 16 (FIG. 3(a)).
) is decomposed into the control signal 22 by a process completely opposite to that of the control signal 22.
この制御信号22は受信側のソフトウエア処理27によ
り処理され、呼制御等が行われる。This control signal 22 is processed by software processing 27 on the receiving side to perform call control and the like.
上記構或の実施例の動作を以下に説明する。The operation of the embodiment having the above structure will be explained below.
まず、第3図(a)の送信側において、対局(複数の対
局でもよい)へ送信する各制御信号22の内容がソフト
ウエア処理20によって設定される。First, on the transmitting side in FIG. 3(a), the contents of each control signal 22 to be transmitted to a game player (or a plurality of game players) are set by software processing 20.
この制御信号22は、複数Dch処理回路16において
HDLC形式のフレーム信号23にフォーマッティング
される。This control signal 22 is formatted into an HDLC format frame signal 23 in the multiple Dch processing circuit 16.
このフレーム信号23は、ディジタル多重回路17内の
特には図示しないメモリに一時保持される。This frame signal 23 is temporarily held in a memory (not shown) within the digital multiplexing circuit 17.
一方、Dch挿入タイミング発生回路1日からは、ソフ
トウエア制御21の制御下で、PBX12に入力するB
チャネル信号Bchが割り当てられていない空きチャネ
ルのタイξングでアクティブとなるタイミング信号24
が出力される。On the other hand, from the 1st day of the Dch insertion timing generation circuit, the B channel input to the PBX 12 is controlled by the software control 21.
Timing signal 24 that becomes active when timing an empty channel to which channel signal Bch is not assigned
is output.
これと同時に、上記アクティブなタイミングで、ディジ
タル多重回路17に一時保持されたフレーム信号23が
Dチャネル信号Dchとして読み出される。At the same time, the frame signal 23 temporarily held in the digital multiplexing circuit 17 is read out as the D channel signal Dch at the active timing.
更に、上記アクティブなタイミングでDch挿入用セレ
クタ19が上記ディジタル多重回路17から読み出され
たDチャネル信号Dchを選択する。Furthermore, the Dch insertion selector 19 selects the D channel signal Dch read out from the digital multiplexing circuit 17 at the active timing.
そして、上記アクティブなタイミング以外のタイミング
では、Dch挿入用セレクタ19はBチャネル信号Bc
hを選択する。Then, at timings other than the above-mentioned active timing, the Dch insertion selector 19 outputs the B channel signal Bc.
Select h.
以上の動作により、Bチャネル信号BchとDチャネル
信号Dchが予め設定された任意の割合で割り当てられ
た多重化信号mB+nD (第3図(a)■)を出力
させることが可能となる。By the above operation, it becomes possible to output a multiplexed signal mB+nD ((2) in FIG. 3(a)) in which the B channel signal Bch and the D channel signal Dch are allocated at an arbitrary preset ratio.
上記多重化信号mB+nDの具体例について考えてみる
。今、例えば第2図の伝送装iZ13−1が、同図の如
く、第1方路15−1〜第5方路155よりなり、各々
、5B+D,4B+D、5B+D,7B+D,5B十〇
のチャネル構戒を有する既存の複数の伝送路を終端して
いる場合、PBX12−1と伝送装置13−1との間の
デイジタル多重インタフェース14−1としては、第4
図(a)の如く、チャネル番号06、11、16、25
及び31にDチャネル信号Dchが多重化された、2M
多重インタフェースとすることができる。一方、第2図
のPBX 1 2−2と伝送装置13−2間のディジタ
ル多重インタフェース14−2としては、第4図(ロ)
の如く、チャネル番号05、16及び23にDチャネル
信号Dchが多重化された、1.5M多重インタフェー
スとすることができる。Let us consider a specific example of the above multiplexed signal mB+nD. Now, for example, the transmission device iZ13-1 in FIG. 2 is composed of the first route 15-1 to the fifth route 155 as shown in the figure, and each has ten channels of 5B+D, 4B+D, 5B+D, 7B+D, and 5B. When terminating a plurality of existing transmission lines having a configuration, a fourth digital multiplex interface 14-1 between the PBX 12-1 and the transmission device 13-1 is used.
As shown in figure (a), channel numbers 06, 11, 16, 25
and 31, the D channel signal Dch is multiplexed, 2M
Can be multiple interfaces. On the other hand, as the digital multiplex interface 14-2 between the PBX 1 2-2 and the transmission device 13-2 in FIG. 2, the digital multiplex interface 14-2 shown in FIG.
A 1.5M multiplex interface in which the D channel signal Dch is multiplexed on channel numbers 05, 16, and 23 can be provided as shown in FIG.
上記各設定は、第3図(a)のソフトウエア制御21に
よって自由に設定できる。Each of the above settings can be freely set using the software control 21 shown in FIG. 3(a).
次に、第3図(b)の受信側においては、第3図(a)
の送信側と全く逆の動作が行われる。Next, on the receiving side of FIG. 3(b), as shown in FIG. 3(a),
The exact opposite operation is performed on the sending side.
すなわち、特には図示しないが、ディジタル多重分離回
路24では、ソフトウエア制?II26により、第3図
(a)のタイミング信号24と同様のタイミングが発生
している。これにより、第3図(a)のディジタル多重
回路17と全く逆の動作で、ディジタル多重インタフェ
ース14を介して人力してくるDチャネル信号Dchが
、ディジタル多重分離回路24内の特には図示しないメ
モリに一時取り込まれる。That is, although not specifically shown, the digital demultiplexing circuit 24 uses a software system? II26 generates timing similar to the timing signal 24 in FIG. 3(a). As a result, the D channel signal Dch, which is manually input via the digital multiplex interface 14, is transferred to a memory (not shown) in the digital multiplex/demultiplexer circuit 24, in a completely opposite operation to that of the digital multiplex circuit 17 in FIG. 3(a). temporarily taken in.
そして、Dチャネル信号Dchは、フレーム信号23の
形式で複数Dch処理回路25に入力、ここで制御信号
22が取り出される。The D channel signal Dch is then input in the form of a frame signal 23 to a multiple Dch processing circuit 25, where the control signal 22 is taken out.
これにより、ディジタル多重インタフェース14から入
力する任意形式の多重化信号mB+nDから、Dチャネ
ル信号Dchを取り出すことができる。Thereby, the D channel signal Dch can be extracted from the arbitrary format multiplexed signal mB+nD inputted from the digital multiplexing interface 14.
本発明によれば、既存の各種伝送路を終端し、それに応
じて終端すべき制御信号のチャネル数が変化しても、各
制御チャネルを柔軟かつ効率的に終端しディジタル多重
伝送路に割り当てることが可能となる。According to the present invention, even if various existing transmission lines are terminated and the number of control signal channels to be terminated changes accordingly, each control channel can be terminated flexibly and efficiently and assigned to a digital multiplex transmission line. becomes possible.
これにより、網を新設することなく、Dチャネル共通線
信号方式(又はNo.7共通線信号方式)のサービスを
提供することが可能となる。This makes it possible to provide services using the D channel common channel signaling system (or No. 7 common channel signaling system) without installing a new network.
この場合、各制御チャネルをディジタル多重伝送路に無
駄なく割り当てることが可能となるため、任意の方路分
け、不要なチャネルの割り当てを行う必要がなくなり、
回線の有効利用が図れるという効果も有する。In this case, it becomes possible to allocate each control channel to a digital multiplex transmission path without waste, so there is no need to perform arbitrary route division or allocate unnecessary channels.
It also has the effect of making effective use of the line.
第l図は、本発明のブロック図、
第2図は、本発明の実施例の網構戒図、第3図(a)、
(b)は、本発明の実施例の構或図、第4図(a)、わ
)は、本実施例における伝送路上のチャネル割り当て例
を示した図、
第5図は、一般的なディジタル信号網の構威図、第6図
(a)、中)は、伝送路上の一般的なチャネル割り当て
例を示した図である。
4・・・制御チャネル信号生成手段、
5・・・制御チャネル信号多重化手段、6・・・制御信
号、
7・・・制御チャネル信号、
8・・・ディジタル多重伝送路、
9・・・制御チャネル信号分離手段、Fig. 1 is a block diagram of the present invention, Fig. 2 is a network structure diagram of an embodiment of the present invention, Fig. 3(a),
4(b) is a diagram showing the configuration of an embodiment of the present invention, FIGS. The configuration diagram of the signal network, FIG. 6(a), middle) is a diagram showing an example of general channel allocation on a transmission path. 4... Control channel signal generation means, 5... Control channel signal multiplexing means, 6... Control signal, 7... Control channel signal, 8... Digital multiplex transmission line, 9... Control channel signal separation means;
Claims (1)
おいて、 複数種類の制御信号(6)から複数の制御チャネル信号
(7)を生成する制御チャネル信号生成手段(4)と、 該手段で生成された複数の各制御チャネル信号(7)を
前記ディジタル多重伝送路(8)上に多重されたタイム
スロットのうち、任意かつ複数のタイムスロットを制御
信号送信チャネルに割りつけ、多重化する制御チャネル
信号多重化手段(5)と、を有することを特徴とする制
御チャネル終端方式。 2)ディジタル多重伝送路(8)を終端する終端方式に
おいて、 前記ディジタル多重伝送路(8)上に多重されたタイム
スロットのうち、任意かつ複数のタイムスロットを制御
信号受信チャネルに割りつけ、前記複数の制御チャネル
信号(7)を分離する制御チャネル信号分離手段(9)
と、 該手段で分離された各制御チャネル信号(7)から対応
する前記複数種類の制御信号(6)を抽出する制御チャ
ネル信号抽出手段(10)と、 を有することを特徴とする制御チャネル終端方式。 3)ディジタル多重伝送路(8)を終端する終端方式に
おいて、 複数種類の制御信号(6)から複数の制御チャネル信号
(7)を生成する制御チャネル信号生成手段(4)と、 該手段で生成された複数の各制御チャネル信号(7)を
前記ディジタル多重伝送路(8)上に多重されたタイム
スロットのうち、任意かつ複数のタイムスロットを制御
信号送信チャネルに割りつけ、多重化する制御チャネル
信号多重化手段(5)と、前記ディジタル多重伝送路(
8)上に多重されたタイムスロットのうち、任意かつ複
数のタイムスロットを制御信号受信チャネルに割りつけ
、前記複数の制御チャネル信号(7)を分離する制御チ
ャネル信号分離手段(9)と、 該手段で分離された各制御チャネル信号(7)から対応
する前記複数種類の制御信号(6)を抽出する制御チャ
ネル信号抽出手段(10)と、 を有することを特徴とする制御チャネル終端方式。[Claims] 1) In a termination method for terminating a digital multiplex transmission line (8), control channel signal generating means (4) generates a plurality of control channel signals (7) from a plurality of types of control signals (6). and assigning a plurality of arbitrary time slots among the time slots multiplexed each of the plurality of control channel signals (7) generated by the means onto the digital multiplex transmission line (8) to a control signal transmission channel. , a control channel signal multiplexing means (5) for multiplexing control channel signals. 2) In a termination method for terminating the digital multiplex transmission line (8), an arbitrary plurality of time slots among the time slots multiplexed on the digital multiplex transmission line (8) are allocated to the control signal reception channel, and the Control channel signal separation means (9) for separating a plurality of control channel signals (7)
and a control channel signal extraction means (10) for extracting the corresponding plurality of types of control signals (6) from each control channel signal (7) separated by the means. method. 3) In a termination method for terminating a digital multiplex transmission line (8), a control channel signal generating means (4) for generating a plurality of control channel signals (7) from a plurality of types of control signals (6); A control channel that allocates and multiplexes each of the plurality of control channel signals (7) to a control signal transmission channel among the time slots multiplexed on the digital multiplex transmission line (8). a signal multiplexing means (5), and the digital multiplex transmission line (
8) control channel signal separation means (9) for allocating arbitrary and plurality of time slots among the time slots multiplexed on the control signal receiving channel and separating the plurality of control channel signals (7); A control channel termination method comprising: control channel signal extraction means (10) for extracting the plurality of types of control signals (6) corresponding to each control channel signal (7) separated by the means.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1240595A JPH03104334A (en) | 1989-09-19 | 1989-09-19 | Control channel termination system |
CA002025645A CA2025645C (en) | 1989-09-19 | 1990-09-18 | Control channel terminating interface and its testing device for sending and receiving signal |
AU62676/90A AU629394B2 (en) | 1989-09-19 | 1990-09-19 | Control channel terminating interface and its testing device for sending and receiving signal |
EP90118011A EP0418851B1 (en) | 1989-09-19 | 1990-09-19 | ISDN D-channel interface |
DE69029444T DE69029444T2 (en) | 1989-09-19 | 1990-09-19 | ISDN D-channel interface |
US08/135,429 US5430708A (en) | 1989-09-19 | 1993-10-12 | Control channel terminating interface and its testing device for sending and receiving signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1240595A JPH03104334A (en) | 1989-09-19 | 1989-09-19 | Control channel termination system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03104334A true JPH03104334A (en) | 1991-05-01 |
Family
ID=17061838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1240595A Pending JPH03104334A (en) | 1989-09-19 | 1989-09-19 | Control channel termination system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03104334A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62208795A (en) * | 1986-03-10 | 1987-09-14 | Fujitsu Ltd | Multiplexing equipment for remote subscriber line |
JPS6481423A (en) * | 1987-09-22 | 1989-03-27 | Nec Corp | Multiplexing system |
JPH01204540A (en) * | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | Control signal transmission system |
-
1989
- 1989-09-19 JP JP1240595A patent/JPH03104334A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62208795A (en) * | 1986-03-10 | 1987-09-14 | Fujitsu Ltd | Multiplexing equipment for remote subscriber line |
JPS6481423A (en) * | 1987-09-22 | 1989-03-27 | Nec Corp | Multiplexing system |
JPH01204540A (en) * | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | Control signal transmission system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0383437B1 (en) | Format converter | |
US4999832A (en) | Broadband multirate switching architecture | |
US4955019A (en) | Multimedia information exchanging system and equipment therefor | |
EP0147865A2 (en) | Digital exchange system | |
EP0720809B1 (en) | Packet data transmission with asynchronous bandwidth switching | |
KR100316420B1 (en) | Base station serial connection communication system in a mobile communication system | |
US5559803A (en) | Communication system using a bidirectional tree structure network | |
SE510974C2 (en) | Subscriber exchange, telecommunication system and method for dynamically allocating voice and data channels | |
JPH03104334A (en) | Control channel termination system | |
JPH089058A (en) | Multiplexer with transmission line backup function | |
JP2870441B2 (en) | Control signal multiplex communication system | |
JP2535940B2 (en) | Multi-directional multiplex communication system | |
JPH0652889B2 (en) | Multi-directional multiplex communication system | |
JP2002529961A (en) | Communication system using multiplexed signal carrying auxiliary signal | |
JP2687705B2 (en) | Digital transmission system | |
AU679051B2 (en) | Asynchronous cell mode transmission | |
JP2545538B2 (en) | Time division multiplexing transmission method | |
JP2538082B2 (en) | Call test method | |
JPS61171243A (en) | Time slot assignment system of multi-channel frame | |
JPH05252176A (en) | Input/output information control system for digital switching | |
JP3246548B2 (en) | Multiplexer | |
JP2000324577A (en) | Subscriber signal storing method and subscriber signal transmission and exchange system | |
JPS6239596B2 (en) | ||
JPS6336719B2 (en) | ||
JPH04246962A (en) | Specified terminal communication system |