JPH03101532A - 時分割多重処理型ユニークワード検出装置 - Google Patents

時分割多重処理型ユニークワード検出装置

Info

Publication number
JPH03101532A
JPH03101532A JP1238726A JP23872689A JPH03101532A JP H03101532 A JPH03101532 A JP H03101532A JP 1238726 A JP1238726 A JP 1238726A JP 23872689 A JP23872689 A JP 23872689A JP H03101532 A JPH03101532 A JP H03101532A
Authority
JP
Japan
Prior art keywords
unique word
register
pattern
burst
reference pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1238726A
Other languages
English (en)
Inventor
Shigeru Hamada
茂 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1238726A priority Critical patent/JPH03101532A/ja
Publication of JPH03101532A publication Critical patent/JPH03101532A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概 要] 衛星通信用TDMA端局装置に設けられるユニークワー
ド検出装置に関し、 1つの相関検出部を時分割で使用することにより、複数
のユニークワードパターン検出を可能にして、回路規模
の削減および装置の小型化を可能にすることを目的とし
シンボルクロックに同期して各受信バーストのいずれを
も取り込むレジスタと、各受信バースト用の参照パター
ンをそれぞれ設定しうる参照パターン設定器と、参照パ
ターン設定器で設定されている複数の参照パターンをシ
ンボルクロックの入力間隔時間以内に順次に取り出すパ
ターンセレクタと、パターンセレクタで順次取り出され
た参照パータンとレジスタに取り込まれた受信バースト
との相関度を検出する相関検出部とをそなえるように構
成する。
[産業上の利用分野] 本発明は、衛星通信用T D M A (Time D
ivisionMultipla Access ;時
分割多元接続)端局装置に設けられるユニークワード検
出装置に関する。
近年、ディジタル衛星通信方式の一つとして、TDMA
方式が提案され実用化されている。
ここで、TDMA方式では、各地球局のTDMA端局装
置が、TDMAフレームと呼ばれる一定時間ごとに、自
局に割り当てられた時間帯(タイムスロット)内で同一
の搬送波周波数でバースト状の信号(TDMAバースト
と呼ばれる)を通信衛星へ向は送信する。
この場合、TDMA端局装置は、基準局が送信する基準
局バースト(R1バースト又はR2バースト)に同期し
て従局同期バースト(Nバースト)2データバースト(
DBバースト)を送信し、他局の送信するデータバース
トを受信して通信を行なう。
このためには、各種のバーストの先頭部分に付加される
ユニークワード(UW)を検出することが不可欠である
そして、一般には、ユニークワード検出器は、第5図に
示すごとく、PSK復調器100のあとに設けられる。
すなわち、受信されたTDMAバーストはPSK復調器
100で復調されたあと、各受信バーストのユニークワ
ードがユニークワード検出器101で検出される。なお
、ユニークワード検出のタイミングはその受信バースト
を処理する際の時間基準を与える。また、各バーストの
ユニークワード以外のプリアンプルはプリアンプル処理
部102で処理され、データ部分はデスクランブラ10
3でデスクランブルののち、誤り訂正復号器104で誤
り訂正復号される。その後は、信号分離部105で自局
向けの信号だけが抜き出される。なお、第5図において
、106は同期・タイミング制御部である。
[従来の技術] 第4図は従来のユニークワード検出器101のブロック
図であるが、この第4図において、101Aは■チャネ
ル用の8段レジスタで、このレジスタ101Aで、■チ
ャネルのバーストデータを取り込む。
101BはQチャネル用の8段レジスタで、このレジス
タ101Bで、Qチャネルのバーストデータを取り込む
101Cは■チャネル用の参照パターンレジスタ、10
1DはQチャネル用の参照パターンレジスタであり、各
参照パターンレジスタ10 ]、 C。
101Dには、受信バーストに固有な参照パターンが記
憶されるが、各参照パターンレジスタ101C,l0L
DはN膜構成となっている。
また、■チャネルバースト取り込み用のレジスタ101
Aの各ビット出力とIチャネル用の参照パターンレジス
タ101Cの各ビット出力とは、EXNORゲート(排
他的論理和ゲートとNOTゲートとを組合せたもの。以
下、同じ。)101E−1,l0IE−2,・・ l0
IE−(N−1)、l0IE−Nと、各EXNORゲー
トの出力の論理積をとる加算器101Gとからなる相関
検出部101 Iで、取り込まれたバーストのパターン
と参照パターンとのパターン照合がとられるとともに、
Qチャネルバースト取り込み用のレジスタ101Bの各
ビット出力とQチャネル用の参照パターンレジスタ10
1Dの各ビット出力とは、EXNORゲートl0IF−
1,l0IF−2゜101F−(N−1)、l0IF−
Nと、各EXNORゲートの出力の論理積をとる加算器
101Hとからなる相関検出部101Jで、取り込まれ
たバーストのパターンと参照パターンとのパターン照合
がとられるようになっている。
そして、各加算器101G、l0IHの出力は加算器1
01にで更に論理積をとられて、この加算器101にの
出力が比較器101Lで所要のスレッショルド(しきい
値)と比較され、上記スレッショルドよりも大きいと、
バースト中からユニークワードが検出されたとする。
そして、上記のような第4図に示す構成のユニークワー
ド検出器101が、ユニークワードを検出すべき受信バ
ーストの数だけ設けられる。但し、各バーストごとに、
参照パターンは異なる。
[発明が解決しようとする課題] しかしながら、このような従来のものでは、ユニークワ
ード検出器を、ユニークワードを検出すべき受信バース
トの数だけ設けなければならないので、必然的に回路規
模が大きくなり、このため装置の小型化の障害になると
いう問題点がある。
本発明は、このような問題点を解決しようとするもので
、1つの相関検出部を時分割で使用することにより、複
数のユニークワードパターン検出を可能にして、回路規
模の削減および装置の小型化を可能にした、時分割多重
処理型ユニークワード検出装置を提供することを目的と
する。
[課題を解決するための手段] 第1図は本発明の原理ブロック図である。
本発明も、複数種類(n種類)の受信バーストを受ける
衛星通信用TDMA端局装置に設けられ各受信バースト
に含まれるユニークワードを検出するユニークワード検
出装置にかかるものであるが、第1図において、1はレ
ジスタで、このレジスタ1は、シンボルクロックに同期
して各受信バーストのいずれをも取り込むものである。
2−1.・・、2−nは参照パターン設定器で、各参照
パターン設定器2−i(i=1. ・・、nは、上記の
各受信バースト用の参照パターンをそれぞれ設定しうる
ちのである。
3はパターンセレクタで、このパターンセレクタ3は、
参照パターン設定器2−iで設定されている複数(n)
の参照パターンをシンボルクロックの入力間隔時間以内
に順次に取り出すものものである。
4は相関検出部で、この相関検出部4は、パターンセレ
クタ3で順次取り出されたn種類の参照パータンとレジ
スタ1に取り込まれた受信バーストとの相関度を検出す
るものである。
[作 用] 上述の本発明の時分割多重処理型ユニークワード検出装
置では、レジスタ1で、シンボルクロックに同期して受
信バーストが取り込まれるが、このとき、パターンセレ
クタ3で、参照パターン設定器2−iで設定されている
複数(n)の参照パターンをシンボルクロックの入力間
隔時間以内に順次に取り出し、相関検出部4で、パター
ンセレクタ3で順次取り出された複数種類の参照パータ
ンとレジスタ1に取り込まれた受信バーストとの相関度
が検出される。
[実施例コ 以下、図面を参照して本発明の詳細な説明する。
さて、この実施例は、2種の基準局バースト(R1バー
スト、R2バースト)、従局同期バースト(Nバースト
)、データバースト(DBバースト)を受ける衛星通信
用TDMA端局装置に設けられて、各バーストに含まれ
るユニークワードを検出するユニークワード検出装置に
かかるものであるが、このユニークワード検出装置は、
第2図に示すように、■チャネル用しジスタLA、Iチ
ャネル用参照パターンレジスタ(レファレンスレジスタ
)2A、Iチャネル用パターンセレクタ3A、Iチャネ
ル用相関検出部4Aをそなえるとともに、Qチャネル用
しジスタIB、Qチャネル用参照パターンレジスタ(レ
ファレンスレジスタ)2B、Qチャネル用パターンセレ
クタ3B、Qチャネル用相関検出部4Bをそなえている
ここで、■チャネル用しジスタIAおよびQチャネル用
しジスタIBは、それぞれN段しジスタとして構成され
ており、それぞれシンボルクロックCLKIに同期して
、■チャネルデータおよびQチャネルデータを取り込む
ことにより、R1バースト、R2バースト、Nバースト
、DBバーストのいずれをも取り込むものである。
■チャネル用参照パターン設定器2AおよびQチャネル
用参照パターン設定器2Bは、それぞれ上記4種類の受
信バースト用の参照パターン(Nビット)をそれぞれ設
定しうるちので、それぞれN個の4ビツトレジスタ部2
A−j、2B−jF=1+2+  ・・、N−1,N)
からなるレジスタで構成されている。すなわち、各4ビ
ツトレジスタには、各受信バーストの第jビット目の部
分(R1工j、R2■j、N工j、DB工j;RIQj
、R2Qj# NQJI DBQj)がまとめて記憶さ
れている。
■チャネル用パターンセレクタ3Aは、N個のセレクタ
部3A−j (PSELIj)をそなえており、各セレ
クタ部3A−jは、■チャネル用参照パターン設定器2
Aの4ビツトレジスタ部2A−jごとに対応して設けら
れており、シンボルクロックCLKIに同期しこのシン
ボルクロックCLKIの2倍の周波数をもつクロックC
LK2によって、各4ビツトレジスタ部2A−jで設定
されている4つの参照パターンビットをシンボルクロッ
クCLK1の入力間隔時間以内にJ@次に取り出すこと
ができるようになっている。
Qチャネル用パターンセレクタ3Bも、N個のセレクタ
部3B−j  (PSELQJ)をそなえており、各セ
レクタ部3B−jは、Qチャネル用参照パターン設定器
2Bの4ビツトレジスタ部2B−jごとに対応して設け
られており、上記のクロックCLK2によって、各4ビ
ツトレジスタ部2B−jで設定されている4つの参照パ
ターンビットをシンボルクロックCLKIの入力間隔時
間以内にJ@次に取り出すことができるようになってい
る。
したがって、各パターンセレクタ3A、3Bは、参照パ
ターン設定器2A、2Bで設定されている複数(4つ)
の参照パターンをシンボルクロックCLKIの入力間隔
時間以内に順次に取り出すことができるようになってい
る。
■チャネル用相関検出部4AおよびQチャネル用相関検
出部4Bは、それぞれパターンセレクタ3A、3Bで順
次取り出された参照パータンとレジスタIA、IBに取
り込まれた受信バーストとの相関度を検出するもので、
このために、EXNORゲート41A−1,41A−2
,・・、41A−(N−1)、41A−N;41B−1
,41B−2,・・、41B−(N−1)、41B−N
と、各EXNORゲートの出力の論理積をとる加算器(
ADD)42A: 42Bとで構成されている。
さらに、上記の各加算器42A、42Bの出力は、加算
器(ADD)5で更に論理積をとられて、この加算器5
の出力が比較器(GOMP)6で所要のスレッシ3ルド
(しきい値)と比較されるようになっている。
ここで、比較器6のためのスレッショルドは上記の4種
類のバースト毎に異なったもの(THRRl、THRR
2,THRN、THRDB)が用意されており、これら
のスレッショルドはスレッショルド設定部7に記憶され
ている。
そして、このスレッショルド設定部7に記憶されたスレ
ッショルドが、各バースト用の参照パターンの取出しに
同期して、すなわち、クロックCLK2を受けて切り替
わるスレッショルドセレクタ(THR5EL)8によっ
て、シンボルクロックCLKIの入力間隔時間以内に順
次に取り出されるようになっている。
そして、比較器6は、上記スレッショルドよりも大きい
と、バースト中からユニークワードが検出されたとする
なお、この比較器6の出力幅は、4つのバーストを検出
するために、シンボルクロックCLKIの1/4となっ
ているので、タイミング制御部(TMG C0NT)9
によって1シンボルl1l(シンボルクロックCLKI
のものと同じ@)に整形されて出力されるようになって
いる。
上述の構成により、レジスタLA、IBで、シンボルク
ロックCLK1に同期してI/Qチャネル受信データが
取り込まれるが、このとき、クロックCLKI、CLK
2により、パターンセレクタ3A、3Bの各セレクタ部
3A−j、3B−jおよびスレッショルドセレクタ8を
1シンボル内で4回切り替え、それぞれR1ユニークワ
ード。
R2ユニークワード、Nユニークワード、DBユニーク
ワードを検出すべく、参照パターン設定器2A、2Bお
よびスレッショルド設定器7を切り替えて、各ユニーク
ワード用の参照パターンおよびスレッショルドを選択す
る。
このようにして、シンボルクロックCLK1ごとに4通
りのパターン検出が行なわれ、時系列上で、受信バース
トに対応したユニークワード検出信号を比較器6から得
ることができる。
そして、比較器6からのユニークワード検出信号は、タ
イミング制御部9によって1シンボル幅(シンボルクロ
ックCLKIのものと同じ幅)に整形して出力される。
なお、I (Q)データ、り07りCLKI、CLK2
.パターンセレクタ出力、スレッショルドセレクタ出力
、比較器出力、タイミング制御部出力の一例を示すと、
第3図(a)〜(g)のようになる。そして、この第3
図に示す例では、R1ユニークワードが検出された場合
を示している。
このように本実施例によれば、従来は複数個必要とされ
た相関検出回路をI、Qチャネル用それぞれ1つずつに
することができ、これにより回路規模の削減や装置の小
型化を可能にするものである。
また、本実施例のような構成にすれば、LSI化が容易
で、この点からも回路規模の削減や装置の小型化に有利
となる。
[発明の効果] 以上詳述したように、本発明の時分割多重処理型ユニー
クワード検出装置によれば、1つの相関検出部を時分割
で使用することにより、複数のユニークワードパターン
検出が可能になり、これにより、回路規模の削減や装置
の小型化におおいに寄与するという利点がある。
【図面の簡単な説明】
第1図は本発明の原理ブロック図。 第2図は本発明の一実施例を示すブロック図、第3図は
本発明の一実施例の作用を説明するためのタイミングチ
ャー1へ、 第4図は従来例を示すブロック図、 第5図はTDMA端局装置においてユニークワード検出
装置の配設位置を説明するブロック図である。 図において、 1、LA、IBはレジスタ、 2.2A、2Bは参照パターンレジスタ、2A−j、2
B−jは4ビツトレジスタ部、3.3A、3Bはパター
ンセレクタ。 3A−j、3B−jはセレクタ部、 4.4A、4Bは相関検出部、 5は加算器、 6は比較器、 7はスレッショルド設定器、 8はスレッショルドセレクタ、 9はタイミング制御部、 41A−j、41B−jはEXNORゲート、2A、4
2Bは加算器、 OoはPSK復調器、 01はユニークワード検出器、 01A、l0IBはレジスタ、 01C,l0LDは参照パターンレジスタ、01E−j
、l0IF−jはEXNORゲート、01G、l0LH
は加算器、 011、l0IJ、l0IKは加算器、OIL比較器、 02はプリアンプル処理部。 03はデスクランブラ、 04は誤り訂正復号器。 05は信号分離部、 06は同期・タイミング制御部である。

Claims (1)

  1. 【特許請求の範囲】 複数種類の受信バーストを受ける衛星通信用TDMA端
    局装置に設けられ該各受信バーストに含まれるユニーク
    ワードを検出するユニークワード検出装置において、 シンボルクロックに同期して上記の各受信バーストのい
    ずれをも取り込むレジスタ(1)と、上記の各受信バー
    スト用の参照パターンをそれぞれ設定しうる参照パター
    ン設定器(2)と、該参照パターン設定器(2)で設定
    されている複数の参照パターンを該シンボルクロックの
    入力間隔時間以内に順次に取り出すパターンセレクタ(
    3)と、 該パターンセレクタ(3)で順次取り出された該参照パ
    ータンと該レジスタ(1)に取り込まれた受信バースト
    との相関度を検出する相関検出部(4)とをそなえて構
    成されたことを 特徴とする、時分割多重処理型ユニークワード検出装置
JP1238726A 1989-09-14 1989-09-14 時分割多重処理型ユニークワード検出装置 Pending JPH03101532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1238726A JPH03101532A (ja) 1989-09-14 1989-09-14 時分割多重処理型ユニークワード検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1238726A JPH03101532A (ja) 1989-09-14 1989-09-14 時分割多重処理型ユニークワード検出装置

Publications (1)

Publication Number Publication Date
JPH03101532A true JPH03101532A (ja) 1991-04-26

Family

ID=17034348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1238726A Pending JPH03101532A (ja) 1989-09-14 1989-09-14 時分割多重処理型ユニークワード検出装置

Country Status (1)

Country Link
JP (1) JPH03101532A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1453218A1 (de) * 2003-02-28 2004-09-01 Siemens Aktiengesellschaft Verfahren zur Auswertung von Signalen in einer Empfangsstation eines Funksystems und Empfangsstation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1453218A1 (de) * 2003-02-28 2004-09-01 Siemens Aktiengesellschaft Verfahren zur Auswertung von Signalen in einer Empfangsstation eines Funksystems und Empfangsstation

Similar Documents

Publication Publication Date Title
US4506372A (en) Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence
EP0264854B1 (en) Circuit for detecting plural kinds of multi-frame synchronization on a digital transmission line
EP2436130B1 (en) Method and apparatus for aligning a serial bit stream with a parallel output
US7477660B1 (en) Data processing unit
JPH06315025A (ja) スロット受信同期回路
US6130906A (en) Parallel code matched filter
JPH09186670A (ja) スロット受信同期回路
JPH03101532A (ja) 時分割多重処理型ユニークワード検出装置
US4680765A (en) Autosync circuit for error correcting block decoders
JP2947074B2 (ja) フレーム同期検出回路
JP2006108846A (ja) スペクトラム拡散信号の同期捕捉方法と回路
US7415091B2 (en) Multiple frame rate synchronous detecting method and apparatus
JP3123805B2 (ja) 時分割多重通信方式のフレーム同期方法
US6160822A (en) ATM cell synchronization circuit
JPH0537511A (ja) ユニークワード検出回路
CA2278900C (en) Digital signal framing systems and methods
US6963887B2 (en) Method and device for performing data pattern matching
US7643596B2 (en) Method and device for synchronizing a mobile radio receiver with a base station involving parallel verification
US5914992A (en) Hunting sub-frame patterns distributed in sub-frames of a transmission signal
US6625167B1 (en) Method and apparatus for DS3 pentad-based processing
JP3110387B2 (ja) マルチフレーム同期検出装置
JP3110394B2 (ja) Fm多重デコーダ
JPH09162853A (ja) バースト同期回路
JPH04132330A (ja) 同期バースト検出装置
JPH0818549A (ja) マルチフレーム同期保護回路