JPH03101139A - 半導体素子の電極構造 - Google Patents
半導体素子の電極構造Info
- Publication number
- JPH03101139A JPH03101139A JP1237632A JP23763289A JPH03101139A JP H03101139 A JPH03101139 A JP H03101139A JP 1237632 A JP1237632 A JP 1237632A JP 23763289 A JP23763289 A JP 23763289A JP H03101139 A JPH03101139 A JP H03101139A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- electrode
- semiconductor element
- thickness
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 16
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 239000010409 thin film Substances 0.000 abstract description 6
- 239000010408 film Substances 0.000 abstract description 5
- 238000002161 passivation Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 229910001415 sodium ion Inorganic materials 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000007772 electroless plating Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 23
- 238000007747 plating Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- OINMNSFDYTYXEQ-UHFFFAOYSA-M 2-bromoethyl(trimethyl)azanium;bromide Chemical compound [Br-].C[N+](C)(C)CCBr OINMNSFDYTYXEQ-UHFFFAOYSA-M 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910002666 PdCl2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48644—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体素子の電極構造に関するものである。
[従来の技術]
半導体素子の電極構造は従来、第4図のように他の配線
と同じ1μm以下のA・1層(2)でできていた。その
半導体素子(1)をリードフレーム(12)に設けたダ
イパッド(13)に取り付け、半導体素子(1)の外部
電極とリードフレーム(12)の端子とをそれぞれAu
あるいはAlのワイヤ(8)で接続し、これをエポキシ
樹脂のような熱硬化性樹脂(15)で封止したのち各端
子を切断した第5図のような半導体装置が主流だった。
と同じ1μm以下のA・1層(2)でできていた。その
半導体素子(1)をリードフレーム(12)に設けたダ
イパッド(13)に取り付け、半導体素子(1)の外部
電極とリードフレーム(12)の端子とをそれぞれAu
あるいはAlのワイヤ(8)で接続し、これをエポキシ
樹脂のような熱硬化性樹脂(15)で封止したのち各端
子を切断した第5図のような半導体装置が主流だった。
ところが、最近では電子機器の小型化、薄型化に伴い、
これに使用する半導体装置も高密度実装するため薄くか
つ小型の半導体装置の出現が望まれている。そこで最近
では第6図のようにA1電極層(2)上にCrやTiと
言ったバリアメタル層(16)を介しその上に10〜3
0μm程度のAuメツキを施し突起状にしたいわゆるバ
ンプ構造(17)を有する半導体素子(1)とフィルム
キャリア(18)の切欠き穴(19)に突出して設けた
フィンガー(21)とを熱圧着等で接続した後、1− 2− 液状の樹脂(例えばエポキシ樹脂)からなる封止材を印
刷あるいはボッティングしてパッケージしたTAB実装
方式がでてきた。第7図はTAB実装方式を用いた半導
体装置の平面図である。図において、20はスプロケッ
トホールである。
これに使用する半導体装置も高密度実装するため薄くか
つ小型の半導体装置の出現が望まれている。そこで最近
では第6図のようにA1電極層(2)上にCrやTiと
言ったバリアメタル層(16)を介しその上に10〜3
0μm程度のAuメツキを施し突起状にしたいわゆるバ
ンプ構造(17)を有する半導体素子(1)とフィルム
キャリア(18)の切欠き穴(19)に突出して設けた
フィンガー(21)とを熱圧着等で接続した後、1− 2− 液状の樹脂(例えばエポキシ樹脂)からなる封止材を印
刷あるいはボッティングしてパッケージしたTAB実装
方式がでてきた。第7図はTAB実装方式を用いた半導
体装置の平面図である。図において、20はスプロケッ
トホールである。
[発明が解決しようとする課題]
第5図のようなICパッケージは半導体素子のAl電極
へAuワイヤを接続しているのがほとんどである。この
Au−Al共晶接続は高温放置により拡散が進み、脆い
合金層が形成されて接合強度が低下することが知られて
いる。実際には150°C下で300時間経過するとボ
ンディング強度がなくなってしまうほどである。このこ
とは、高温時あるいは高温高温時のf8頼性が低いこと
を意味している。さらにはAl電極自身が腐食性が強く
そばにC1やNaイオンと水が存在すると腐食してAl
が溶は出して七まい、最後には接続が外れてしまうこと
になる。このことは高温高温時やプレッシャークツカー
試験と言った信頼性が低いことを意味している。このよ
うに従来のICパッケージでは上記の接合レベルでの問
題点があった。
へAuワイヤを接続しているのがほとんどである。この
Au−Al共晶接続は高温放置により拡散が進み、脆い
合金層が形成されて接合強度が低下することが知られて
いる。実際には150°C下で300時間経過するとボ
ンディング強度がなくなってしまうほどである。このこ
とは、高温時あるいは高温高温時のf8頼性が低いこと
を意味している。さらにはAl電極自身が腐食性が強く
そばにC1やNaイオンと水が存在すると腐食してAl
が溶は出して七まい、最後には接続が外れてしまうこと
になる。このことは高温高温時やプレッシャークツカー
試験と言った信頼性が低いことを意味している。このよ
うに従来のICパッケージでは上記の接合レベルでの問
題点があった。
本発明は、上記の目的を達成すべくなされたもので、高
温時あるいは高温放置時に拡散による脆い合金層を形成
せずボンディング強度を低下させず、さらに高温高温時
やプレッシャークツカー試験時にAl電極がC1やNa
イオンと水が存在しても腐食しない半導体素子の電極構
造を得ることを目的としたものである。
温時あるいは高温放置時に拡散による脆い合金層を形成
せずボンディング強度を低下させず、さらに高温高温時
やプレッシャークツカー試験時にAl電極がC1やNa
イオンと水が存在しても腐食しない半導体素子の電極構
造を得ることを目的としたものである。
[課題を解決するための手段]
本発明の半導体素子の電極構造は、半導体素子上に設け
た複数の電極をAu線にて外部基板あるいはリードフレ
ームに接続する半導体装置、あるいは半導体素子上に設
けた複数の電極とテープキャリアの切欠き穴に突出して
設けた複数のフィンガーの先端の突起状のバンプとを接
続する半導体装置の実装構造において、前記半導体素子
の電極構造としてSi基板上)こAl金属層を設け、前
記A1金属層上にNi金属層を設け、前記Ni金属層上
にAu金属層を設け、全金属層の総厚を5μm以下にし
たことを特徴とする。
た複数の電極をAu線にて外部基板あるいはリードフレ
ームに接続する半導体装置、あるいは半導体素子上に設
けた複数の電極とテープキャリアの切欠き穴に突出して
設けた複数のフィンガーの先端の突起状のバンプとを接
続する半導体装置の実装構造において、前記半導体素子
の電極構造としてSi基板上)こAl金属層を設け、前
記A1金属層上にNi金属層を設け、前記Ni金属層上
にAu金属層を設け、全金属層の総厚を5μm以下にし
たことを特徴とする。
3
[作用]
Al電極上にNi金属層さらにはAu金属層を設けたこ
とで接合がAu−Au接合となるので高温時の拡散がな
く接合強度が低下することがなく、高温時にも電極表面
がAuという腐食しない貴金属で覆われていることがら
C1やNaイオンが存在しても腐食してAlがなくなっ
てしまい接合が外れることがない。
とで接合がAu−Au接合となるので高温時の拡散がな
く接合強度が低下することがなく、高温時にも電極表面
がAuという腐食しない貴金属で覆われていることがら
C1やNaイオンが存在しても腐食してAlがなくなっ
てしまい接合が外れることがない。
[実施例]
以下に本発明の実施例を図面に基づいて説明する。第1
図は本発明実施例の要部を示す断面図である。半導体素
子(1)の上には5io2酸化FJ(3)やAl配線(
2)等で回路が形成されており、半導体素子外部へ接続
を取るため、その他の部分は回路を保護するためにパッ
シベーション(4)で覆われているがパッド部分にはパ
ッシベーション(4)がかかっていない。その露出した
Alパッド(2)上にNi金属層(5)をスパッタ法あ
るいは蒸着法、CVD法等の真空薄膜技術で形成しその
上にAu金属層をやはり前記スパッタ等の真空薄膜技術
で4− 形成したもの。(実施例1) 又Ni金属層までは同様
のプロセスとしAu金属層を無電解Auメツキにて形成
したもの。(実施例2) さらには半導体素子上のAl
パッド上にPdCl2等の活性化液に浸漬しPdを吸着
させて後、無電解Niメツキ処理を行い、Ni金属層を
形成した後無電解AuメツキにてAu金属層を形成した
もの。(実施例3) 以上のどのプロセスをもちいても半導体素子の電極構造
としてAlパッド上にNi金属層、その上にAu金属層
が形成されており電極総厚が5μm以下であれば本発明
は有効である。
図は本発明実施例の要部を示す断面図である。半導体素
子(1)の上には5io2酸化FJ(3)やAl配線(
2)等で回路が形成されており、半導体素子外部へ接続
を取るため、その他の部分は回路を保護するためにパッ
シベーション(4)で覆われているがパッド部分にはパ
ッシベーション(4)がかかっていない。その露出した
Alパッド(2)上にNi金属層(5)をスパッタ法あ
るいは蒸着法、CVD法等の真空薄膜技術で形成しその
上にAu金属層をやはり前記スパッタ等の真空薄膜技術
で4− 形成したもの。(実施例1) 又Ni金属層までは同様
のプロセスとしAu金属層を無電解Auメツキにて形成
したもの。(実施例2) さらには半導体素子上のAl
パッド上にPdCl2等の活性化液に浸漬しPdを吸着
させて後、無電解Niメツキ処理を行い、Ni金属層を
形成した後無電解AuメツキにてAu金属層を形成した
もの。(実施例3) 以上のどのプロセスをもちいても半導体素子の電極構造
としてAlパッド上にNi金属層、その上にAu金属層
が形成されており電極総厚が5μm以下であれば本発明
は有効である。
さて実施例1、実施例2、実施例3のようにして作成さ
れたサンプルを第2図のようにワイヤーボンディングし
て接合強度を測定したところ次表のようにどれも差異は
なかった。尚比較例1は通常のAlパッドの電極構造の
ものをワイヤーボンディングしたものである。又Cモー
ドとはAu線の途中で切れたものである。サンプル数は
各1゜0個である。
れたサンプルを第2図のようにワイヤーボンディングし
て接合強度を測定したところ次表のようにどれも差異は
なかった。尚比較例1は通常のAlパッドの電極構造の
ものをワイヤーボンディングしたものである。又Cモー
ドとはAu線の途中で切れたものである。サンプル数は
各1゜0個である。
5−
6−
表1
表2
表を見て判るように接合強度及び破壊部位に差異は見ら
れなかった。同様に第3図のようにフィルムキャリア(
18)上にパターンニングされたCuフィンガー(9)
を半導体素子(1)のパッドに対応した部分にバンブ状
の突起(11)をハーフエツチングを用いて形成し、パ
ター ンをNiメツキ後金メツキ(10)をおこないそ
のフィルムキャリアを熱圧着にて接合するいわゆるBT
AB実装方式でも接合面比較例2は通常のAllパラ品
をBTAB実装したものである。Fモード率とはフィン
ガー途中で切れたものの割合である。サンプル数は各1
00個である。
れなかった。同様に第3図のようにフィルムキャリア(
18)上にパターンニングされたCuフィンガー(9)
を半導体素子(1)のパッドに対応した部分にバンブ状
の突起(11)をハーフエツチングを用いて形成し、パ
ター ンをNiメツキ後金メツキ(10)をおこないそ
のフィルムキャリアを熱圧着にて接合するいわゆるBT
AB実装方式でも接合面比較例2は通常のAllパラ品
をBTAB実装したものである。Fモード率とはフィン
ガー途中で切れたものの割合である。サンプル数は各1
00個である。
以上第2図および第3図の実装構造において本発明の電
極構造は通常のAllパラ品と同等かそれ以上の接合強
度を持っており、各金属層間の密7− 着性にはなんの問題もない。
極構造は通常のAllパラ品と同等かそれ以上の接合強
度を持っており、各金属層間の密7− 着性にはなんの問題もない。
次に以上のサンプルを今度は150°Cに保った恒温槽
内にて放置した際の各時間における接合強度の変化を表
にした。表3はワイヤーボンディングのサンプル、表4
はBTAB実装サンプルで行った結果である。
内にて放置した際の各時間における接合強度の変化を表
にした。表3はワイヤーボンディングのサンプル、表4
はBTAB実装サンプルで行った結果である。
表3
8−
表4
表3、表4から実施例1〜3ではBTAB実装サンプル
でフィンガー自身が熱で劣化してわずかながら強度が低
下してしまったが時間が経過しても殆ど変化していない
こ−とが判る。
でフィンガー自身が熱で劣化してわずかながら強度が低
下してしまったが時間が経過しても殆ど変化していない
こ−とが判る。
次に同様にして作成したサンプルを今度はプレッシャー
クツカー試験(121℃100%2at9− −lロー m)にて放置した際の各時間における接合強度の変化を
表にした。表5はワイヤーボンディング品、表6はBT
AB実装品である。
クツカー試験(121℃100%2at9− −lロー m)にて放置した際の各時間における接合強度の変化を
表にした。表5はワイヤーボンディング品、表6はBT
AB実装品である。
表6
表5
表5、表6より実施例1〜3では接合強度の変化はみら
れなかった。比較例1及び比較例2のサンプルはいずれ
もAlが拡散したのに加えA1が腐食してなくなったこ
とにより強度低下が起こったものである。
れなかった。比較例1及び比較例2のサンプルはいずれ
もAlが拡散したのに加えA1が腐食してなくなったこ
とにより強度低下が起こったものである。
次にA1層とNi層とAu層の総厚を振ってボ1−
ンディング性を評価してみた。A1パッドは通常0.7
〜1.5μmであり、実施例としてはNi層厚を振って
電極の総厚の水準を作成した。尚AU総厚については置
換Auメツキを使用したため0.5μm程度しか付かな
かったが今後無電解AUメツキの厚付が出来るようにな
った場合も有効である。実施例4としてNi層厚を0.
5μmとして電極総厚を2μmにしたものと、実施例5
としてNi層厚を3.5μmにして電極総厚を5μmに
したものと、比較例3としてN1Wl厚を6μmにして
電極総厚を7.5μmにしたものを用意した。
〜1.5μmであり、実施例としてはNi層厚を振って
電極の総厚の水準を作成した。尚AU総厚については置
換Auメツキを使用したため0.5μm程度しか付かな
かったが今後無電解AUメツキの厚付が出来るようにな
った場合も有効である。実施例4としてNi層厚を0.
5μmとして電極総厚を2μmにしたものと、実施例5
としてNi層厚を3.5μmにして電極総厚を5μmに
したものと、比較例3としてN1Wl厚を6μmにして
電極総厚を7.5μmにしたものを用意した。
尚本実施例ではA1層厚は1μm″cAu層厚は0゜5
μmで作成したものである。
μmで作成したものである。
実施例4.5については電極外観を観察しても異常析出
や電極間ショートなどは発生してなかったが比較例3で
は無電解Niメツキにて作成したため6μmも厚付する
と電極以外にNiが析出して電極間ショートとなってし
まい不良になる確率が高くなる。又Ni層をスパッタ等
の真空薄膜法2 で付ける場合薄膜作成時間が長くなってしまいさらにス
パッタターゲットの消耗が激しいため3゜5μmまでな
らコスト対応できるがそれ以上だと従来のバンブプロセ
スにたちうちできない。
や電極間ショートなどは発生してなかったが比較例3で
は無電解Niメツキにて作成したため6μmも厚付する
と電極以外にNiが析出して電極間ショートとなってし
まい不良になる確率が高くなる。又Ni層をスパッタ等
の真空薄膜法2 で付ける場合薄膜作成時間が長くなってしまいさらにス
パッタターゲットの消耗が激しいため3゜5μmまでな
らコスト対応できるがそれ以上だと従来のバンブプロセ
スにたちうちできない。
以上より無電解Niメツキ、真空薄膜法ともにNi層厚
が3.5μmまでは(すなわち電極総厚が5μm)有効
であるがそれ以上では上記問題のため本発明の効果が得
られない。
が3.5μmまでは(すなわち電極総厚が5μm)有効
であるがそれ以上では上記問題のため本発明の効果が得
られない。
[発明の効果]
以上説明した本発明の半導体素子の電極構造は総厚5μ
m以下でワイヤーボンディング方式、BTAB実装方式
の如何に関わらず初期ボンディング強度の劣化もなく、
例えば150℃下の高温放置下でも拡散による強度低下
もなく、さらにはプレッシャークツカーテスト等の恒温
下でも電極が腐食することな〈従来のAlパッドのもの
より格段に信頼性を高める二七が出来た。
m以下でワイヤーボンディング方式、BTAB実装方式
の如何に関わらず初期ボンディング強度の劣化もなく、
例えば150℃下の高温放置下でも拡散による強度低下
もなく、さらにはプレッシャークツカーテスト等の恒温
下でも電極が腐食することな〈従来のAlパッドのもの
より格段に信頼性を高める二七が出来た。
第1図は本発明の要部を示す断面図。第2図は3−
4−
本発明の半導体素子をワイヤーボンディングした際の実
装断面図。第3図は本発明の半導体素子をBTABTA
B実装際の実装断面図。第4図は従来の半導体素子の電
極構造の断面図。第5図は従来のワイヤーボンディング
されたICパッケージの実装断面図。第6図は従来のT
AB実装用のAuバンプ構造を有した半導体素子の電極
構造の断面図。第7図はTAB実装された半導体装置の
実装平面図である。 1:半導体素子、2:A1層、3:SiO,WI、4:
パッシベーション、5:Ni金属層、6:AU金属層、
7:Auボール、8:Au線、9:CUフィンガー 1
0:Auメツキ層、11:バンプ、12; リードフレ
ーム、13:ダイパッド、14:熱硬化樹脂、15:バ
リヤ層、16:Auバンプ、17:フィルムキャリア、
18:切欠き穴、19:スプロケットホール、2o:フ
ィンガ15− 217 第 4 図 13、タ′イア1@ット” 第 図 +7. Auバンブ 第 図 18、フィ轟ムキ會す7 ロ ロ ロ ロ 第 図
装断面図。第3図は本発明の半導体素子をBTABTA
B実装際の実装断面図。第4図は従来の半導体素子の電
極構造の断面図。第5図は従来のワイヤーボンディング
されたICパッケージの実装断面図。第6図は従来のT
AB実装用のAuバンプ構造を有した半導体素子の電極
構造の断面図。第7図はTAB実装された半導体装置の
実装平面図である。 1:半導体素子、2:A1層、3:SiO,WI、4:
パッシベーション、5:Ni金属層、6:AU金属層、
7:Auボール、8:Au線、9:CUフィンガー 1
0:Auメツキ層、11:バンプ、12; リードフレ
ーム、13:ダイパッド、14:熱硬化樹脂、15:バ
リヤ層、16:Auバンプ、17:フィルムキャリア、
18:切欠き穴、19:スプロケットホール、2o:フ
ィンガ15− 217 第 4 図 13、タ′イア1@ット” 第 図 +7. Auバンブ 第 図 18、フィ轟ムキ會す7 ロ ロ ロ ロ 第 図
Claims (1)
- 半導体素子上に設けた複数の電極をAu線にて外部基板
あるいはリードフレームに接続する半導体装置あるいは
、半導体素子上に設けた複数の電極とテープキャリアの
切欠き穴に突出して設けた複数のフィンガーの先端の突
起状のバンプとを接続する半導体装置の実装構造におい
て、前記半導体素子の電極構造としてSi基板上にAl
金属層を設け、前記Al金属層上にNi金属層を設け、
前記Ni金属層上にAu金属層を設け、全金属層の総厚
を5μm以下にしたことを特徴とする半導体素子の電極
構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1237632A JPH03101139A (ja) | 1989-09-13 | 1989-09-13 | 半導体素子の電極構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1237632A JPH03101139A (ja) | 1989-09-13 | 1989-09-13 | 半導体素子の電極構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03101139A true JPH03101139A (ja) | 1991-04-25 |
Family
ID=17018205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1237632A Pending JPH03101139A (ja) | 1989-09-13 | 1989-09-13 | 半導体素子の電極構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03101139A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004059722A1 (ja) * | 2002-12-24 | 2004-07-15 | Denso Corporation | 半導体式センサおよび半導体装置のめっき方法 |
-
1989
- 1989-09-13 JP JP1237632A patent/JPH03101139A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004059722A1 (ja) * | 2002-12-24 | 2004-07-15 | Denso Corporation | 半導体式センサおよび半導体装置のめっき方法 |
EP1577936A4 (en) * | 2002-12-24 | 2006-03-15 | Denso Corp | SEMICONDUCTOR DETECTOR AND PLATING METHOD FOR SEMICONDUCTOR DEVICE |
JP2010135811A (ja) * | 2002-12-24 | 2010-06-17 | Denso Corp | 半導体式センサおよび半導体装置のめっき方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6346469B1 (en) | Semiconductor device and a process for forming the semiconductor device | |
US6555921B2 (en) | Semiconductor package | |
EP0308971B1 (en) | Bump and method of manufacturing the same | |
USRE46466E1 (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
JP3398609B2 (ja) | 半導体装置 | |
KR100373085B1 (ko) | 플립-칩-어셈블리용땜납펌프및그제조방법 | |
US5587336A (en) | Bump formation on yielded semiconductor dies | |
US20080122117A1 (en) | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps | |
US20090174071A1 (en) | Semiconductor device including electrically conductive bump and method of manufacturing the same | |
US6534874B1 (en) | Semiconductor device and method of producing the same | |
US7535104B2 (en) | Structure and method for bond pads of copper-metallized integrated circuits | |
US20050151268A1 (en) | Wafer-level assembly method for chip-size devices having flipped chips | |
US7413974B2 (en) | Copper-metallized integrated circuits having electroless thick copper bond pads | |
US20050116344A1 (en) | Microelectronic element having trace formed after bond layer | |
JP2012190939A (ja) | 半導体装置およびその製造方法 | |
JPH03101139A (ja) | 半導体素子の電極構造 | |
KR100455678B1 (ko) | 반도체 플립칩 패키지를 위한 솔더 범프 구조 및 그 제조방법 | |
JPS63122155A (ja) | 半導体チツプの接続バンプ | |
JP3635151B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN100508152C (zh) | 半导体器件制造方法 | |
JPH03101222A (ja) | 半導体素子の電極構造 | |
JPS63168028A (ja) | 微細接続構造 | |
JP2839513B2 (ja) | バンプの形成方法 | |
JPH0357222A (ja) | 半導体集積回路装置 | |
JP2553264B2 (ja) | Tab用テープキャリア |