JPH0296413A - 可変利得増幅装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロコンピュータを用いた可変利得増幅装
置に関する。

従来の技術 近年、半導体集積回路技術の進歩と小形化、低価格化の
市場要求によって多くの装置の集積回路化が急速に進ん
でいる。特にＭＯ８型大規模集積回路によるディジタル
回路、その中でもマイクロコンピュータは複雑な回路設
計がプログラム設計に置換えられるので短期開発、高機
能、高信頼性が比較的たやすく得られ多（の装置に使用
されている。さらにマイクロコンピュータと同時に組み
込まれる多様な回路をマイクロコンピュータと同一シリ
コン基板上に集積して小形化、低価格化を実現している
。

バイポーラ型集積回路は、ＭＯ８型大規模集積回路構成
のマイクロコンピュータが主として装置の制御系に用い
られるのに対し、主として信号系に用いられていた。

すなわち増幅、変復調などの回路はＭＯＳ型よりもバイ
ポーラ型の方が特性上すぐれているので広く使用されて
いる。しかし、一方でＭＯＳアナログ技術の進歩と高集
積化の要求によって一部の信号系をＭＯ８型回路で実現
しマイクロコンピュータなどと同一シリコン基板上に集
積することが可能になってきている。本発明は従来バイ
ポーラ型回路で実現していた自動利得制御増幅回路をＭ
Ｏ８型回路で実現しマイクロコンピュータと同一シリコ
ン基板上に集積されることを目的とする。

自動利得制御増幅回路はいろいろな振幅の信号を増幅す
る装置で利得をその振幅に応じて調節し一定範囲の振幅
になるように増幅して後段の増幅などの回路を効率よく
安定に動作させるために用いられることが多く、古くか
ら広く使用されている。

バイポーラ型集積回路による可変利得増幅装置の例を第
５図に示す。

第５図においてＱｓ　、　Ｑｓが主差動増幅器でＱ１〜
Ｑ４の回路が利得を制御する。ＶＯＩとＶＯ２は逆相出
力で次段の差動増幅器等に接続される。

電圧増幅率Ｇ（ｄＢ）は次式で求められる。

＝２０［１ｏｇαｏ−１ｏｇｌｌ＋ｅｘｐｉ（ＶＡｏｃ
　　ＶＲｇＦ）ＩＩＴ ここにＩＩ　、ｔｓはそれぞれＱ＋　、Ｑｓのコレクタ
電流、α０は回路定数で決まる定数である。

参照電圧Ｖ　ＲＥＦに対して直流電圧Ｖ　ＡＧＣを変え
ることにより増幅率Ｇを変えることができる。

この可変利得増幅器の出力信号の振幅から適当な直流電
圧Ｖ　ＡＧＣを発生させることにより自動利得制御増幅
回路を実現できる。

このようなバイポーラ型集積回路による自動利得制御増
幅回路では入力信号の振幅範囲、出力振幅、応答速度等
の特性は回路方式や回路定数で決定されてしまうのでよ
り高度な細かい特性制御が不可能である。特にマイクロ
コンピュータを用いて利得や応答速度を制御することは
非常に困難である。

発明が解決しようとする課題 マイクロコンピュータはそのすぐれた性能により各種機
器に組込まれいろいろな制御を行なっている。

簡単なスイッチのオン、オフやパルスによる制御から直
流電圧による制御、さらに直接交流信号系の制御へと進
歩してきている。自動利得制御増幅回路は信号の増幅回
路では重要でありいろいろな機器で使用されている。し
かしマイクロコンピュータは素子数がぼう大であるため
、主としてＭＯ８型集積回路であるのに対し、増幅回路
は主としてバイポーラ型集積回路が用いられてきた。

マイクロコンピュータを用いて増幅等の制御を行なうた
めには増幅回路等をマイクロコンピュータと同じＭＯ８
型集積回路で構成し同一シリコン基板上でマイクロコン
ピュータと同一の製造方法でつくられることが最も安価
で容積も小さくできる。

第５図の可変利得増幅回路はＭＯ３型集積回路でも同様
の方式で実現できるが、ＭＯＳ型では抵抗、容量はバイ
ポーラ型に較べて占有面積が太き（かつばらつきが大き
いのでつくりに（いのと、トランジスタの特性も大きく
異なる。またマイクロコンピュータによる制御を考える
と第５図の方式では、電圧値で利得を制御するので、直
流電圧を制御する回路が必要である。

本発明は上記従来の問題点を解決するものでマイクロコ
ンピュータと同一シリコン基板上に可変利得増幅回路を
集積し、マイクロコンピュータによってその利（ダをＭ
ｌ　ｎする装置を提供するものである。

課題を解決するための手段 本発明の可変利得増幅装置は演算増幅器の帰還量を抵抗
のスイッチ選択によって変化させ可変利得を実現し、上
記増幅器の出力を検波しＡ／Ｄ変換を行ない、マイクロ
コンピュータによってそのＡ／Ｄ変換１直をムとに前記
スイッチ選択を行う構成を有している。

作用 この構成によって、マイクロコンピュータ制御による可
変利得増幅装置をマイクロコンピュータと同一製造方法
で同一シリコン基板上に集積でき、さらに出力振幅や応
答速度をマイクロコンピュータのプログラムで自由に制
御できる。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。

第１図は本発明の一実施例における装置の構成を示すも
のである。第１図において、１は可変利得増幅器、２は
検波器、３はＡ／Ｄ変換器、４はマイクロコンピュータ
である。可変利得増幅器ｌの入力は、広い範囲の振幅の
信号である。この信号はマイクロコンピュータ４によっ
て与えられる制御によって利得が決められ増幅される。

その出力は検波器２によって直流電圧に変換され、さら
にＡ／Ｄ変換器３によってディジタル値に変換される。

マイクロコンピュータ４はこのディジタル値、その変化
値、あるいは外部からの制御信号に応じて計算し、可変
利得増幅器１の利（ｑおよび応答の時間制御を決定して
同可変利得増幅器１に指令する。以上のフローチャート
を第２図に示す。

次に第３図は第１図の可変利得増幅器の回路構成を示す
。第３図において、５はアナログスイッチ群、６は帰還
抵抗群、７は入力抵抗、８は演算増幅器である。演算増
幅器８の帰還抵抗を帰還抵抗群６からＭＯＳアナログス
イッチ群５によって選択し利得を可変調節する。アナロ
グスイッチは非線形抵抗でありかつ抵抗値のばらつきが
比較的大きいため、アナログスイッチのオン抵抗値は帰
還抵抗の値より十分小さくなるよう抵抗、スイッチを設
計しなければならない。演算増幅器のオーブンループ利
得が所要の利得範囲より十分大きい時の利得は Ｇ　＝　　Ｒｒ　／　Ｒ； となる。ここでＲｒは選択された帰還抵抗値。

Ｒ１は人力抵抗値である。アナログスイッチ群のうちの
一つを閉じることによりＲｆｌ〜Ｒｆ５の−っをＲｒと
する。このため利得の可変範囲は抵抗とスイッチの数に
よって制限されるが各々の用途に応じて抵抗値と数を選
ぶことができるので大きな障害はない。なお抵抗値やそ
の数は演算増幅器の利得や浮遊容量によって限界がある
。

次に第４図にＡ／Ｄ変換器の回路構成例を示す。

第４図において、９および１０は電圧コンパレータであ
る。マイクロコンピュータは出力１１と出力１２のディ
ジタル信号を入力することにより可変利得増幅器の出力
振幅が第４図の基準電圧１３と基準電圧１４の範囲には
いっているが否がを知ることができる。マイクロコンピ
ュータは第４図の出力１１がハイレベルのときは適当な
時間待ちを行なった後、可変利得増幅器の利得を小さく
していき、出力１２がローレベルのときは同様に利得を
大きくしていくことによって出力振幅が基準電圧１３と
基準電圧１４の範囲にはいるよう利得を制御する。第４
図は２ビツトのＡ／Ｄ変換器であるがさらに高精度のＡ
／Ｄ変換器を用いることによって最適な応答をさせるよ
うな高度な構成を容易に実現することができる。

発明の効果 本発明によれば、ＭＯ８型演算増幅器で帰還抵抗をスイ
ッチで切り換えることにより、従来バイポーラ型の集積
回路で実現されていた自動利得制御回路をＭＯ８型集積
回路で実現し、かつマイクロコンピュータと同一製造方
法で同一シリコン基板上に集積させることができる。

また、マイクロコンピュータによって利得を制御できる
ので入力振幅に応じた出力振幅や応答時間が得られ、さ
らに外部制御信号や他の内部状態に応じた特殊な応答が
マイクロコンピュータのプログラムで簡単に実現できる
。

【図面の簡単な説明】

第１図は本発明の実施例で全体の構成図であ路構成図、
第４図はＡ／Ｄ変換器の回路構成図、■・・・・・・可
変利得増幅器、２・・・・・・検波器、３・・・・・・
Ａ／Ｄ変換器、４・・・・・・マイクロコンピュータ、
５・・・・・・アナログスイッチ群、６・・・・・・帰
還抵抗群。 代理人の氏名　弁理士　粟野重孝　はか１名第 図 第 図 出力 第 図 ８−一一罪盾惜五 第 図

Claims (1)

【特許請求の範囲】
1. 演算増幅器の入出力端子間に抵抗とこの抵抗値に対し十
   分小さな内部抵抗値を持つスイッチの直列回路からなる
   複数組の負帰還回路を接続した利得可変増幅器とこの利
   得可変増幅器の出力信号の振幅を検波する検波器と、こ
   の検波器の出力電圧をディジタル信号に変換するＡ／Ｄ
   変換器と、このＡ／Ｄ変換器の出力に応じて前記利得可
   変増幅器のスイッチ群を開閉制御し、前記利得可変増幅
   器の利得を変化させるマイクロコンピュータとを備えた
   可変利得増幅装置。