JPH0293723A - Recorder - Google Patents

Recorder

Info

Publication number
JPH0293723A
JPH0293723A JP63244451A JP24445188A JPH0293723A JP H0293723 A JPH0293723 A JP H0293723A JP 63244451 A JP63244451 A JP 63244451A JP 24445188 A JP24445188 A JP 24445188A JP H0293723 A JPH0293723 A JP H0293723A
Authority
JP
Japan
Prior art keywords
data
recording
buffer
print
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63244451A
Other languages
Japanese (ja)
Inventor
Mikio Shiga
志賀 幹夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63244451A priority Critical patent/JPH0293723A/en
Publication of JPH0293723A publication Critical patent/JPH0293723A/en
Pending legal-status Critical Current

Links

Landscapes

  • Record Information Processing For Printing (AREA)

Abstract

PURPOSE:To facilitate recording control and simultaneously to use a printing buffer at a necessarily minimum and to effectively utilize resources by virtually replacing a receiving buffer with the printing buffer when a bit image is recorded. CONSTITUTION:When data is inputted from a host 10, a control part 3 houses the data to a receiving buffer 5-2 and investigates whether the data is record starting instructions or not. In the case of Yes, it is investigated whether recording information in a text buffer 5-3 are dot image data and an image recording mode or not. When the image recording mode is obtained, a print starting address in a control RAM 5-1 is defined as the leading data housing address of the bit image data in the receiving buffer 5-2. Further, a print ending address is set to the end data housing address of the bit image data in the receiving buffer 5-2. Next, a recording part 2 is activated and the print starting and ending addresses in the RAM 5-1 are read. Then, the data to be recorded are successively read by a reading addresses in a printing or receiving buffer 5-4 or 5-2, sent to the recording part 2 and outputted.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は受信データを格納する受信バッファと記録デー
タを格納する記録バッファとを備える記録装置に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a recording device that includes a reception buffer that stores received data and a recording buffer that stores recording data.

[従来の技術] 従来の受信データを格納する受信バッファと、印刷出力
すべき印刷データを格納する印刷バッファ(記録バッフ
ァ)とを備える記録装置(印刷装置)は、受信バッファ
に一時的に格納されたデータがテキストデータ、イメー
ジデータに関わらず一旦全て読出し、記録バッファに展
開してから記録出力する様に構成、されている。
[Prior Art] A conventional recording device (printing device) includes a reception buffer for storing received data and a print buffer (recording buffer) for storing print data to be printed out. Regardless of whether the data is text data or image data, it is configured such that all data is once read out, developed in a recording buffer, and then recorded and output.

[発明が解決しようとしている課題] 上記従来例では、受信データがビットイメージである場
合等で、記録すべきデータパターンと受化バッファ内の
受信データパターンが同一であっても、受信バッファか
ら一旦全てのデータを読出し、記録バッファ(印刷バッ
ファ)へ展開していた。この間の制御を第3図(A)に
示す。このため第3図(A)にも図示の如く、ビットイ
メージデータ記録時にも複雑な制御と非常に多くの処理
時間を必要とする欠点があった。
[Problems to be Solved by the Invention] In the above conventional example, even if the received data is a bit image, and the data pattern to be recorded is the same as the received data pattern in the reception buffer, it is temporarily removed from the reception buffer. All data was read and expanded to the recording buffer (print buffer). The control during this time is shown in FIG. 3(A). Therefore, as shown in FIG. 3A, there is a drawback that complicated control and a very long processing time are required even when recording bit image data.

[課題を解決するための手段] 本発明は上述の課題を解決することを目的として成され
たもので、上述の課題を解決する一手段として以下の構
成を備える。
[Means for Solving the Problems] The present invention has been made for the purpose of solving the above-mentioned problems, and includes the following configuration as one means for solving the above-mentioned problems.

即ち、記録データを格納する記録バッファと、受信デー
タを格納する受信バッファと、該受信バッファに格納さ
れた受信データがパターンデータか否かを判別する判別
手段と、該判別手段が受信データをパターンデータでな
いと判別した時に受信データを対応パターンデータに変
換して前記記録バッファに格納する展開手段と、前記判
別手段が受信データをパターンデータと判別すると受信
バッファを前記記録バッファと仮想して該受信バッファ
内の受信データを記録出力させ、前記判別手段が受信デ
ータをパターンデータでないと判別すると前記展開手段
で展開した前記記録バッファの展開データを記録出力す
る記録制御手段とを備える。
That is, a recording buffer for storing recording data, a receiving buffer for storing received data, a determining means for determining whether or not the received data stored in the receiving buffer is pattern data, and the determining means determines whether the received data is pattern data or not. expansion means converts the received data into corresponding pattern data and stores it in the recording buffer when it is determined that the received data is not data; and when the determination means determines that the received data is pattern data, the reception buffer is assumed to be the recording buffer and the data is received. Recording control means for recording and outputting the received data in the buffer, and recording and outputting the expanded data of the recording buffer expanded by the expanding means when the determining means determines that the received data is not pattern data.

[作用コ 以上の構成において、受信データが直接記録出力可能な
場合には、受信データを前記受信バッファから前記記録
バッファに展開せずに前記受信バッファより直接記録デ
ータを読出して記録出力する。
[Operation] In the above configuration, when the received data can be directly recorded and output, the recorded data is directly read from the receive buffer and recorded and output without being expanded from the receive buffer to the record buffer.

[実施例コ 以下、図面を参照して本発明に係る一実施例を詳細に説
明する。
[Example 1] Hereinafter, an example according to the present invention will be described in detail with reference to the drawings.

[第1実施例] 第1図は本発明に係る一実施例のブロック図であり、図
中1は本実施例記録装置の操作入力を行なうと共に、動
作状態を表示する操作表示部、2はドツト形成素子を有
する記録ヘッド並びに各ドツト形成素子を主制御部3よ
りの記録データに基づいて駆動するヘッドドライバ等か
ら成る記録部、3は制御ROM6に格納されている例え
ば後述する第2図、第5図に示すプログラムに従い本実
施例全体の制御を司る主制御部、4は本実施例に接続さ
れたホスト(コンピュータなど)10との間のインタフ
ェースを司るインタフェース部であり、ホスト10との
間でデータの授受も行う。5は本実施例での各処理デー
タ等を記憶するRAMであり、RAM5には、後述する
印刷続出開始アドレスと印刷続出終了アドレスを含む制
御用データ等を記憶する制御RAM5−1、ホスト10
より受信したデータを一時記憶する受信バッファ5−2
、文字記録時に記録するべき文字コートデータ及び記録
モードを記憶するテキストバッファ5−3、記録部2で
実際に記録されるドツトパターンに変換され展開された
記録データを格納する印刷バッファ5−4などの機能を
有する各バッファ等が含まれている。6は上述したプロ
グラムのほか本実施例で使用されるパラメータ等が格納
されているROM、7は文字コードデータに対応した文
字パターンデータが記憶されているキャラクタジェネレ
ータジェネレータ(CG)である。
[First Embodiment] FIG. 1 is a block diagram of an embodiment according to the present invention. In the figure, 1 is an operation display unit for performing operation input and displaying the operating status of the recording apparatus of this embodiment, and 2 is an operation display unit. A recording section 3 includes a recording head having a dot forming element and a head driver for driving each dot forming element based on recording data from a main control section 3, which is stored in a control ROM 6, for example, as shown in FIG. The main control unit controls the entire embodiment according to the program shown in FIG. Data is also exchanged between the two. Reference numeral 5 denotes a RAM for storing each processing data, etc. in this embodiment, and the RAM 5 includes a control RAM 5-1 for storing control data, etc. including a print succession start address and a print succession end address, which will be described later, and a host 10.
A reception buffer 5-2 temporarily stores data received from
, a text buffer 5-3 that stores character code data and recording mode to be recorded when recording characters, a print buffer 5-4 that stores recording data converted and developed into a dot pattern that is actually recorded in the recording section 2, etc. It includes buffers with the following functions. Reference numeral 6 represents a ROM in which parameters used in this embodiment in addition to the above-mentioned programs are stored, and 7 represents a character generator (CG) in which character pattern data corresponding to character code data is stored.

以上の構成より成る本実施例の記録制御を第2図のフロ
ーチャートを参照して以下に説明する。
The recording control of this embodiment having the above configuration will be explained below with reference to the flowchart of FIG.

ステップS01でコンピュータ等のホスト1゜よりイン
タフェース部4を介して、記録部2より記録すべき文字
データ等のデータが入力されるのを監視する。ホスト1
0よりのデータが入力された時にはステップSO2へ移
行し、受信データを受信バッファ5−2に格納してステ
ップSO3に移行する。ステップSO3ではホストlO
よりの入力データが記録開始命令か否かを判定し、記録
開始命令でない場合は、ステップSO4に移行して受信
バッファ5−2への格納データの文字コードデータを基
に記録すべき(印刷すべき)テキストを生成してテキス
トバッファ5−3に格納する。この時、受信データが文
字コードデータの場合には当該記録位置をテキスト記録
モードに設定し、受信データが文字コードデータでなく
、ビットイメージデータ等であった場合には当該記録位
置をイメージ記録モードに設定する。そしてステップS
01に戻り、次のデータの受信に備える。
In step S01, input of data such as character data to be recorded from the recording unit 2 from the host 1° such as a computer via the interface unit 4 is monitored. host 1
When data from 0 is input, the process moves to step SO2, the received data is stored in the reception buffer 5-2, and the process moves to step SO3. At step SO3, the host lO
It is determined whether or not the input data is a recording start command. If it is not a recording start command, the process moves to step SO4 and the data to be recorded (printed) is determined based on the character code data of the data stored in the reception buffer 5-2. ) text is generated and stored in the text buffer 5-3. At this time, if the received data is character code data, the recording position is set to text recording mode, and if the received data is not character code data, but bit image data, etc., the recording position is set to image recording mode. Set to . and step S
01 to prepare for reception of the next data.

一方ステップSO3で、ホスト10よりの入力データが
記録開始命令の場合はステップSO5へ移行し、テキス
トバッファ5−3中の記録モードを調べ、記録開始命令
受信以前に受信しステップS O’4でテキストバッフ
ァ5−3に格納した記録情報がドツトイメージデータで
ありイメージ記録モードであるか否かを判定し、イメー
ジ記録モードの場合はステップSO9へ移行する。
On the other hand, if the input data from the host 10 is a recording start command in step SO3, the process moves to step SO5, the recording mode in the text buffer 5-3 is checked, and if the input data is received before the recording start command is received, in step SO'4 It is determined whether the recorded information stored in the text buffer 5-3 is dot image data and the mode is image recording mode. If the mode is image recording mode, the process moves to step SO9.

また、記録情報がドツトイメージデータでなく文字コー
ドデータ等であり、テキスト記録モードであった場合に
はステップSO6へ移行する。ステップSO6では、記
録開始命令受信以前に受信しステップSO4でテキスト
バッファ5−3に格納した記録すべき文字コードデータ
を読出してCO2に送り、ここで対応する文字パターン
データに変換して印刷バッファ5−4の対応する記録位
置に展開して記録ドツトパターンを生成する。
Further, if the recorded information is not dot image data but character code data or the like and the text recording mode is selected, the process moves to step SO6. In step SO6, the character code data to be recorded received before receiving the recording start command and stored in the text buffer 5-3 in step SO4 is read out and sent to CO2, where it is converted into corresponding character pattern data and stored in the print buffer 5-3. -4 to the corresponding recording position to generate a recording dot pattern.

そしてステップSO7でテキストバッファ5−3に格納
されている未記録文字コードデータのイメージデータへ
の変換が全て終了したか否かを調べ、全て終了していな
い場合にはステップS6に戻り次の文字コードデータの
イメージデータへの変換、印刷バッファ5−4への展開
処理を行なう。
Then, in step SO7, it is checked whether or not all of the unrecorded character code data stored in the text buffer 5-3 has been converted into image data. If not, the process returns to step S6 to start the next character. The code data is converted into image data and expanded into the print buffer 5-4.

ステップSO7で全ての文字コードデータのイメージデ
ータへの変換が終了した場合にはステップSO8に移行
し、印刷バッファ5−4内のイメージデータの展開開始
位置を示す印刷開始アドレスと展開終了位置を示す印刷
終了アドレスを制御RAM5−1内に書き込んでステッ
プSIOへ移行する。
If the conversion of all character code data into image data is completed in step SO7, the process moves to step SO8, and the print start address indicating the start position of the image data in the print buffer 5-4 and the end position of the development are indicated. The print end address is written into the control RAM 5-1 and the process moves to step SIO.

一方、ステップSO5にてイメージ記録モードと判定さ
れた場合にはステップSO9へ移行し、前述した制御R
AM5−1内の印刷開始アドレスを受信バッファ5−2
内のビットイメージデータの先頭データ格納アドレスと
し、さらに印刷終了アドレスを受信バッファ5−2内の
ビットイメージの終了データ格納アドレスに設定してス
テップSIOへ移行する。
On the other hand, if it is determined in step SO5 that the image recording mode is set, the process moves to step SO9, and the control R described above is executed.
The print start address in AM5-1 is received in the buffer 5-2.
Then, the print end address is set as the end data storage address of the bit image data in the reception buffer 5-2, and the process moves to step SIO.

ステップS10では記録部2を起動し、制御RAM5−
1中の印刷開始アドレスと印刷終了アドレスを読出し、
印刷バッファ5−4中又は受信バッファ5−2中の当該
読出しアドレスにより特定される記録されるべきデータ
を順次読出して記録部2に送り、記録部2より印刷出力
させる。
In step S10, the recording unit 2 is activated, and the control RAM 5-
Read the print start address and print end address in 1,
The data to be recorded specified by the read address in the print buffer 5-4 or the reception buffer 5-2 is sequentially read out and sent to the recording section 2, and is printed out from the recording section 2.

そしてこの印刷処理が終了すると再びステップSolに
戻り上記動作を繰り返す。
When this printing process is completed, the process returns to step Sol again and the above operations are repeated.

以上の様に制御することにより、ホスト10よりの受信
データが直接記録出力可能なイメージデータであった様
な場合には、従来必要としていた第3図(A)の受信バ
ッファ5−2から印刷バッファ5−4へのデータ移送制
御T1が全く不要となる。このため、従来では受信バッ
ファから印刷バッファへのデータ移送・展開処理Tlが
あるため、記録処理時間TはT=T I+72となって
いたが、第3図(B)に示す本実施例の場合、記録処理
時間TはT ” T 2どなる。即ち、従来例に比べT
+だけ記録終了時間を短縮することができると共に、制
御も簡単に成る。
By controlling as described above, when the data received from the host 10 is image data that can be directly recorded and output, printing is performed from the reception buffer 5-2 of FIG. 3(A), which was previously required. Data transfer control T1 to the buffer 5-4 is completely unnecessary. Therefore, in the past, there was a data transfer/expansion process Tl from the reception buffer to the print buffer, so the recording processing time T was T=TI+72, but in this embodiment shown in FIG. 3(B), , the recording processing time T becomes T '' T2. That is, compared to the conventional example, T
The recording end time can be shortened by +, and control can also be simplified.

[第2実施例] 以上の制御は主制御部3による逐一プログラム処理によ
るデータ転送制御、いわゆるセンスモードでのデータ転
送制御であったが、実施例装置にDMA制御機能を附加
した場合には、データ転送制御をより高速かつ簡単なプ
ログラム制御で行なうことができる。本発明をDMAを
用いて達成した場合を以下に説明する。
[Second Embodiment] The above control was data transfer control based on program processing by the main control unit 3, that is, data transfer control in so-called sense mode. However, when a DMA control function is added to the embodiment device, Data transfer control can be performed faster and with simpler program control. A case where the present invention is achieved using DMA will be described below.

第4図は本発明をMDA制御機能を用いて達成した第2
の実施例を示すブロック図であり、図中第1図と同様構
成には同一番号を付し、詳細説明を省略する。
Figure 4 shows a second example of the present invention achieved using the MDA control function.
FIG. 1 is a block diagram showing an embodiment of the present invention, in which the same components as in FIG.

第4図において、操作表示部l、記録部2、主制御部3
、インタフェース部4、RAM5、制御ROM6及びキ
ャラクタジェネレータ7は第1図と同様の構成である。
In FIG. 4, an operation display section 1, a recording section 2, a main control section 3,
, the interface section 4, the RAM 5, the control ROM 6, and the character generator 7 have the same configuration as in FIG.

また、RAM5の制御用RAM5−1、受信バッファ5
−2、テキストバッファ5−3、印刷バッファ5−4も
第1図と同様構成である。
In addition, the control RAM 5-1 of the RAM 5, the reception buffer 5
-2, the text buffer 5-3, and the print buffer 5-4 have the same structure as in FIG.

第2実施例においては、第1図と同様の以上の構成に加
え、データ転送をDMAで行なうためのDMA制御部8
を備えている。DMA制御部8は主制御部3から設定さ
れた転送元と転送先のアドレスに従ってデータ転送処理
を行なうブロックであり、転送元から転送元アドレスで
指定された領域のデータを読出し、転送先の転送先のア
ドレスで指定される領域に自動的にデータ転送を行なう
ブロックである。
In the second embodiment, in addition to the above configuration similar to that in FIG.
It is equipped with The DMA control unit 8 is a block that performs data transfer processing according to the transfer source and transfer destination addresses set by the main control unit 3, reads data from the area specified by the transfer source address from the transfer source, and transfers the data to the transfer destination. This block automatically transfers data to the area specified by the previous address.

以上の構成を備える第2実施例の記録制御動作を第5図
のフローチャートを参照して以下に説明する。
The recording control operation of the second embodiment having the above configuration will be explained below with reference to the flowchart of FIG.

ステップS21でコンピュータ等のホスト10よりイン
タフェース部4を介して、記録部2より記録すべき文字
データ等のデータが入力されるのを監視する。ホスト1
0よりのデータが入力された時にはステップS22へ移
行し、受信データを受信バッファ5−2に格納してステ
ップS23に移行する。ステップS23ではホスト10
よりの人力データが記録開始命令か否かを判定し、記録
開始命令でない場合は、ステップS24に移行して受信
バッファ5−2への格納データの文字コードデータを基
に記録すべき(印刷すべき)テキストを生成してテキス
トバッファ5−3に格納する。この時、受信データが文
字コードデータの場合には当該記録位置をテキスト記録
モードに設定し、受信データが文字コードデータでなく
、ビットイメージデータ等であった場合には当該記録位
置をイメージ記録モードに設定する。そしてステップS
21に戻り、次のデータの受信に備える。
In step S21, input of data such as character data to be recorded from the recording section 2 from the host 10 such as a computer via the interface section 4 is monitored. host 1
When data from 0 is input, the process moves to step S22, the received data is stored in the reception buffer 5-2, and the process moves to step S23. In step S23, the host 10
It is determined whether or not the human input data is a recording start command, and if it is not a recording start command, the process moves to step S24 and the data to be recorded (printed) is determined based on the character code data of the data stored in the reception buffer 5-2. ) text is generated and stored in the text buffer 5-3. At this time, if the received data is character code data, the recording position is set to text recording mode, and if the received data is not character code data, but bit image data, etc., the recording position is set to image recording mode. Set to . and step S
21 to prepare for reception of the next data.

一方ステップ323で、ホスト10よりの入力データが
記録開始命令の場合はステップS25へ移行し、テキス
トバッファ5−3中の記録モードを調べ、記録開始命令
受信以前に受信しステップS24でテキストバッファ5
−3に格納した記録情報がドツトイメージデータであり
イメージ記録モードであるか否かを判定し、イメージ記
録モードの場合はステップS34へ移行する。
On the other hand, in step 323, if the input data from the host 10 is a recording start command, the process moves to step S25, the recording mode in the text buffer 5-3 is checked, and if the input data is received before the recording start command is received, in step S24, the text buffer 5-3
It is determined whether the recording information stored in -3 is dot image data and the mode is image recording mode, and if it is the image recording mode, the process moves to step S34.

また、記録情報がドツトイメージデータでなく文字コー
ドデータ等であり、テキスト記録モードであった場合に
はステップS26へ移行する。
Further, if the recorded information is not dot image data but character code data or the like and the text recording mode is selected, the process moves to step S26.

ステップS26では、ステップS24で作成されたテキ
ストバッファ5−3中の記録すべき文字コードデータの
未記録(未転送)情報の先頭アドレス、印刷バッファ5
−4への書込みアドレス、及び転送バイト数などのパラ
メータをDMA制御部8に設定する。そしてステップS
27でDMA制御部8を起動して、DMA制御でまずテ
キストバッファ5−3中の未記録文字コードデータを呼
出しCG7にセットする。これによりCG7はセットさ
れた文字コードデータに対応する文字パターンデータを
出力することになる。このため、DMA制御部8は続い
てステップS28でCG7より先にセットした文字コー
ドに対応する文字パターンデータなりMA制御により順
次読出し、DMAデータ転送をスタートさせろ。以後、
DMA制御部8では1文字分の文字パターンデータなC
Gより読出し印刷バッファ5−4の転送指定領域に転送
する。そして次のステップS29でテキストバッファ5
−3の内容をチエツクし、記録データがまだあればステ
ップS25に戻り上述のステップ325〜ステツプS2
8の処理を繰り返し、テキストバッファ5−3の内容を
全て印刷バッファ5−4中にパターン展開する。
In step S26, the start address of the unrecorded (untransferred) information of the character code data to be recorded in the text buffer 5-3 created in step S24, the print buffer 5
Parameters such as the write address to -4 and the number of bytes to be transferred are set in the DMA control unit 8. and step S
At step 27, the DMA control section 8 is activated, and by DMA control, unrecorded character code data in the text buffer 5-3 is called up and set in CG7. As a result, CG7 outputs character pattern data corresponding to the set character code data. Therefore, in step S28, the DMA control unit 8 sequentially reads character pattern data corresponding to the character code set earlier than CG7 by MA control, and starts DMA data transfer. From then on,
In the DMA control unit 8, character pattern data for one character C
The data is read from G and transferred to the transfer designated area of the print buffer 5-4. Then, in the next step S29, the text buffer 5
-3, and if there is still recorded data, the process returns to step S25 and steps 325 to S2 described above.
8 is repeated, and all the contents of the text buffer 5-3 are pattern-developed into the print buffer 5-4.

ステップS29のチエツクで、テキストバッファ5−3
中の未記録データが終了していればステップS30へ移
行し、以後記録部2による記録処理を行う。まずステッ
プS30ではヘッドの記録タイミングか否かを監視する
。記録タイミングならステップS31の処理に移行する
。ステップS31ではDMA制御部8に記録ヘッドによ
る記録データ分だけのDMA転送を行うパラメータ(印
刷バッファ5−4よりの続出アドレス、記録部2への書
込アドレス、転送バイト数等)を設定する。ステップS
32ではDMA制御部8及び記録部2を起動し、ステッ
プS31で設定したパラメータにより指定された量だけ
記録部2へのDMA転送を行う。記録部2ではこの送ら
れてくる記録データに従って記録を行なう。そしてステ
ップS33で印刷バッファ5−4内の全てのデータの記
録が終了したか否かの判定を行い、記録終了ならステッ
プS20に移行し、未終了ならステップS30へ移行し
上述の処理を継続する。
By checking in step S29, the text buffer 5-3
If the unrecorded data inside has been completed, the process moves to step S30, and the recording section 2 performs recording processing thereafter. First, in step S30, it is monitored whether or not it is the recording timing of the head. If it is the recording timing, the process moves to step S31. In step S31, parameters for performing DMA transfer for the print data by the print head are set in the DMA control section 8 (continuation address from the print buffer 5-4, write address to the recording section 2, number of transferred bytes, etc.). Step S
In step S32, the DMA control unit 8 and the recording unit 2 are activated, and DMA transfer to the recording unit 2 is performed by the amount specified by the parameters set in step S31. The recording section 2 performs recording according to the sent recording data. Then, in step S33, it is determined whether recording of all the data in the print buffer 5-4 has been completed, and if the recording has been completed, the process moves to step S20, and if it has not finished, the process moves to step S30 to continue the above-mentioned processing. .

一方、ステップS25にて受信バッファ5−2内の受信
データがビットイメージデータと判定された場合は、ス
テップS34に移行し、受信バッファ内のビットイメー
ジデータ開始アドレスを記録開始アドレスとし、ビット
イメージデータ終了アドレスを記録終了アドレス′とし
てそれぞれDMA制御部8に設定し、ステップS35の
処理に移行する。ステップS35ではステップS30と
同様に記録タイミングとなるのを監視し、記録タイミン
グとなったらステップS36へ移行する。
On the other hand, if it is determined in step S25 that the received data in the receive buffer 5-2 is bit image data, the process moves to step S34, where the bit image data start address in the receive buffer is set as the recording start address, and the bit image data The end address is set in the DMA control unit 8 as the recording end address', and the process moves to step S35. In step S35, as in step S30, the recording timing is monitored, and when the recording timing is reached, the process moves to step S36.

ステップS36では、記録ヘッドの記録データ分のDM
A転送を行うパラメータ(読出しアドレスは受信バッフ
ァ5−2、書込みアドレスは記録部)を設定し、DMA
制御部8を起動する。これを受けたDMA制御部8では
ステップS37に示す如く、前記パラメータに従いDM
A転送を行いこれを受けた記録部8では記録を行なう。
In step S36, the DM for the print data of the print head is
Set the parameters for A transfer (read address is reception buffer 5-2, write address is recording section), and
Activate the control unit 8. Upon receiving this, the DMA control unit 8 performs DM according to the parameters as shown in step S37.
The recording section 8 that receives the A transfer performs recording.

そして続くステップS38で受信バッファ5−2のアド
レスとステップS34で設定したビットイメージ終了ア
ドレスとを比較し、両アドレスが一致し記録が終了して
いればステップS21に戻り、記録が終了していなけれ
ばステップS35に戻り記録処理を続行する。
Then, in the following step S38, the address of the reception buffer 5-2 is compared with the bit image end address set in step S34, and if the two addresses match and recording has ended, the process returns to step S21, and if the recording has ended, For example, the process returns to step S35 and continues the recording process.

以上説明した如く本実施例によれば、ビットイメージ記
録時に、受信バッファを仮想的に印刷バッファに置き換
えることにより、記録制御を容易にするとともに、印刷
バッファを必要最小限使用するのみでよく、資源の有効
利用が出来る。
As explained above, according to this embodiment, by virtually replacing the receive buffer with the print buffer when recording a bit image, recording control is facilitated, and the print buffer only needs to be used to the minimum required level, and resource resources can be reduced. can be used effectively.

[発明の効果] 以上説明したように本発明によれば、直接記録可能デー
タを受けとった時には、受信バッファを仮想的に記録バ
ッファに置き換えることにより、記録時のデータ転送を
簡略化し、簡単な制御でバッファの有効利用が可能であ
るとともに、データ転送/データ展開速度を向上させる
効果がある。
[Effects of the Invention] As explained above, according to the present invention, when directly recordable data is received, the reception buffer is virtually replaced with the recording buffer, thereby simplifying data transfer during recording and providing easy control. In addition to making it possible to use the buffer effectively, this has the effect of improving data transfer/data development speed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る一実施例の記録装置のブロック図
、 第2図は本実施例記録装置の記録動作フローチャート、 第3図(A)は従来の記録装置のデータ転送タイミング
を示す図、 第3図(B)は本実施例記録装置のデータ転送タイミン
グを示す図、 第4図は本発明に係る第2実施例記録装置のブロック図
、 第5図は第2実施例記録装置の記録動作フローチャート
、 第6図(A)は従来の記録装置のDMAデータ転送タイ
ミングを示す図、 第6図(B)は本実施例記録装置のDMAデータ転送タ
イミングを示す図である。 ア、6・・・制御ROM、7・・・キャラクタジェネレ
ータ、8・・・DMA制御部である。
FIG. 1 is a block diagram of a recording device according to an embodiment of the present invention, FIG. 2 is a flowchart of the recording operation of the recording device of this embodiment, and FIG. 3A is a diagram showing data transfer timing of a conventional recording device. , FIG. 3(B) is a diagram showing the data transfer timing of the recording device of the present embodiment, FIG. 4 is a block diagram of the recording device of the second embodiment according to the present invention, and FIG. 5 is a diagram showing the recording device of the second embodiment. Recording operation flowchart, FIG. 6(A) is a diagram showing DMA data transfer timing of a conventional recording apparatus, and FIG. 6(B) is a diagram showing DMA data transfer timing of the recording apparatus of this embodiment. a. 6... control ROM, 7... character generator, 8... DMA control section.

Claims (1)

【特許請求の範囲】[Claims] 受信データを格納する受信バッファと、記録データを格
納する記録バッファとを備える記録装置において、受信
データが直接記録出力可能な場合には、受信データを前
記受信バッファから前記記録バッファに展開せずに前記
受信バッファより直接記録データを読出して記録出力す
ることを特徴とする記録装置。
In a recording device that includes a reception buffer for storing received data and a recording buffer for storing recording data, when the received data can be directly recorded and output, the received data is not expanded from the reception buffer to the recording buffer. A recording apparatus characterized in that the recording data is directly read out from the reception buffer and outputted for recording.
JP63244451A 1988-09-30 1988-09-30 Recorder Pending JPH0293723A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63244451A JPH0293723A (en) 1988-09-30 1988-09-30 Recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63244451A JPH0293723A (en) 1988-09-30 1988-09-30 Recorder

Publications (1)

Publication Number Publication Date
JPH0293723A true JPH0293723A (en) 1990-04-04

Family

ID=17118849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63244451A Pending JPH0293723A (en) 1988-09-30 1988-09-30 Recorder

Country Status (1)

Country Link
JP (1) JPH0293723A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04301473A (en) * 1991-03-29 1992-10-26 Fuji Xerox Co Ltd Printer controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04301473A (en) * 1991-03-29 1992-10-26 Fuji Xerox Co Ltd Printer controller

Similar Documents

Publication Publication Date Title
US5457668A (en) Data processing system with collating processing at start up for determining the presence of an improper optical CD
JPH0293723A (en) Recorder
JPH01136770A (en) Printer
JP2507361B2 (en) Image information processing device
US6628289B1 (en) Rendering apparatus and method, and storage medium
JPH07105882B2 (en) output method
JPS62173526A (en) Page buffer control system
JP2782798B2 (en) Image output device
JPS6330256A (en) Printer
JP2523662B2 (en) Memory access circuit
JPS63233843A (en) Bit map memory control device
JPH051491B2 (en)
JP4457511B2 (en) Image output apparatus and data erasing method used therefor
JPS62113193A (en) Memory circuit
JPH0744452A (en) Memory access circuit
JP3489316B2 (en) Image processing device
JPS6339085A (en) Picture forming device
JPH01206443A (en) Memory access circuit and output device provided with said circuit
JPS607279B2 (en) Screen memory control method
JPS6364474A (en) Picture memory controller
JPH01237162A (en) Interface device of printer
JPS617769A (en) Image memory write control system
JPH11190988A (en) Image processor
JPH0784076B2 (en) Print data control circuit
JPH0467978A (en) Recording apparatus