JPH0292011A - 自動周波数制御回路 - Google Patents

自動周波数制御回路

Info

Publication number
JPH0292011A
JPH0292011A JP63243345A JP24334588A JPH0292011A JP H0292011 A JPH0292011 A JP H0292011A JP 63243345 A JP63243345 A JP 63243345A JP 24334588 A JP24334588 A JP 24334588A JP H0292011 A JPH0292011 A JP H0292011A
Authority
JP
Japan
Prior art keywords
circuit
frequency
signal
voltage
afc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63243345A
Other languages
English (en)
Other versions
JP2687484B2 (ja
Inventor
Yoshinobu Tsunetomi
常富 義信
Seiji Kawabuchi
誠治 川縁
Masaharu Tokuhara
徳原 正春
Toshio Sarugaku
寿雄 猿楽
Hidefumi Naito
内藤 秀文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63243345A priority Critical patent/JP2687484B2/ja
Publication of JPH0292011A publication Critical patent/JPH0292011A/ja
Application granted granted Critical
Publication of JP2687484B2 publication Critical patent/JP2687484B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明はデジタルテレビ受像機のクロックジェネレータ
に用いて好適な自動周波数制御(以下へFCと記す)回
路に関する。
(発明の概要] 本発明はデジタルテレビ受像機のクロックジェネレータ
に用いて好適なもので水平同期信号と水平基準信号との
位相を比較する位相比較手段と、位相比較手段の出力電
圧を平滑化しANCエラー電圧を発生させるフィルタ手
段と、フィルタ手段からのAFCエラー電圧を周波数変
換する電圧制御型発振手段と、電圧制御型発振手段から
の周波数変換されたクロックを水平基準信号に帰還させ
る分周手段とを具備し、フィルタ手段内或はフィルタ手
段と電圧制御型発振手段間にスイッチング手段を設け、
水平同期信号によってスイッチング手段を制御して、水
平同期信号期間にAFCエラー信号を発生させる様にし
て画面上の画像が水平方向に上下水平走査線間でパター
ン位置ずれを生じない様にしたものである。
〔従来の技術〕
従来のPAL(Phase Alternation 
by Line)方式、或はSECAM(Se’que
nticel Couleur a +me’moir
e)方式の様に垂直周波数が50Hzの50フイ一ルド
方式の映像信号は大画面のフリッカを生じやすく、この
ためにフィールド周波数を2倍にしてフリッカを軽減す
る方式が提案されている。この様なフリッカリダクシッ
ン回路を第5図A、B及び第6図A、 Bの画像及び走
査線の三次元モデルで説明する。  PAL或は5EC
AI’1方式では垂直周波数が第5図A、Bに示す様に
iフィールド(31)と++1フィールド(32)はイ
ンタレース走査され、iフィールド(31)、i+1フ
ィールド(32)、i+2フィールド(33)・・・・
間は50Hzで20μsであるが、この様な50フイ一
ルド方式のものでは大画面部分においてちらつきが目立
つ問題があるのでフィールド周波数を第6図A、 Bに
示す様に2倍の100H2%10μsとして大画面部分
のフリフカを低減させるためのものである。
尚、第6図A、 Bの1フイールド(31)の垂直同期
信号間(1v)は313.OH,i ’フィールド(3
1a)の1vは312.5H1(++1>フィー7L/
ド(32)は312.0H,(++1)’フィールド(
32a) は312.5H,(++2)フィールド(3
3)は313.OH・・・・となる。この様なフリッカ
リダクシッン回路では水平周波数を2倍にして用いてい
る。この2倍の水平周波数を得るためのクロックジェネ
レータとしてAFC回路が用いられている。このクロッ
クジェネレータは水平同期信号を基準にして水平同期信
号間隔が変動してもAFC回路により常に一定数のクロ
ック信号を発生させる様になされている。
第7図は従来のAPC回路を示すもので、入力端子(1
1)には第8凹入に示す様な水平同期信号(以下H!Y
NCと記す)(12)が入力されて比較回路+11に入
力される。この比較回路(1)には後述する電圧制御型
発振器(以下VCOと記す)(4)で出力されたクロッ
ク信号を分周器(6)に供給してHsv++e(12)
周期に同期した第8図Bに示す水平基準信号(以下H+
+trと記す)(13)が供給されて、位相比較がなさ
れる。 Hsvwc (12)の周波数が安定している
ときにはH1lty (13)との位相関係は第8図A
、 Bの様にH*tr (13)の立ち下りパルスはH
svwc(12)幅の略真中で立ち下るため第8図Cの
様に示す比較出力信号(14)が得られる。この比較出
力信号(14)を低域通過濾波器(以下LPPと記す)
(2)に通して平滑化し、第8図りに示す様なAFCエ
ラー信号をV CO(41に供給して電圧−周波数変換
し、クロック信号を出力端子(7)に得ると共に分周器
(6)に供給し、所定幅のHazy (13)を得てい
る。  AFC回路(lO)ではHlNC(12)の周
波数が例えば高くなってくると第8図Aの様にH5yN
c(12a)とH++zp (13a)は第8図Bに示
す様にH5ync(12a)幅の真中より先でHIEF
 (13)の立ち下りパルスが立ち下るために第8図C
の(14a)で示す様な比較信号出力となり、AFCエ
ラー信号(15)の他に(15a)で示すへPCエラー
信号成分が表れることになって、このへPCエラー成分
によってAFCが行なわれ水平同期信号間隔が変動して
も常に一定数のクロックが供給出来る様になされている
〔発明が解決しようとする課題〕
上述の如き従来のAFC回路(lO)ではHsvwc(
12)の周波数が第9図Aに示す様に比較的安定なとき
でも、第9図Bに示す様にへPCエラー電圧(15)が
発生する0通常のNTSCの様なデジタルテレビ受像機
では問題はないが、水平周波数を2倍にしてフリッカリ
ダクシッンを行なうデジタルカラーテレビ受像機等では
、第9図Cに示す様にAFCエラー信号(15)によっ
てわずかに発振周波数が増加したLysc(12)、 
(12)間に2倍の水平同期信号周波数とするために挿
入したへFCエラー信号(15)の電圧に影響を受けて
いない2倍の水平同期信号(以下2 Hsvscと記す
) (12a)とが交互に表れるために、第10図に示
す如く表示画面(30)上の垂直方向に縦縞の様なパタ
ーン(30a)を表示しようとすると、第10図のA部
拡大図が第11図に示される様に縦縞の様なパターン(
30a)の第n番目の水平走査線上でのパターン(30
a ’ )と第fi+1番目の水平走査線上でのパター
ン(30a“)では水平走査線方向にずれを生じてパタ
ーン(30a)は縦縞がジグザグ状となる問題があった
本発明は叙上の如き問題点に鑑みなされたものでその目
的とするところは水平走査方向に上下水平走査線間でパ
ターンずれの生じないAFC回路を提供しようとするも
のである。
〔課題を解決するための手段〕
本発明のAFC回路はその1例が第1図に示されている
様にフィールド周波数を2倍にして面フリッカの軽減を
行なうフリフカリダクション手段に供給するクロックを
発生するためのAFC回路(10)に於いて、へFC回
路(10)は水平同期信号(12)と水平基準信号(1
3)との位相を比較する位相比較手段(1)と位相比較
手段!11の出力電圧を平滑化し、AFCエラー電圧を
発生させるフィルタ手段(2)と、フィルタ手段(2)
からのエラー電圧を周波数変換するV COf41と、
V COf41からの周波数変換されたクロックを水平
基準信号(13)に帰還させる分周手段(6)とを具備
し、フィルタ手段(2)内或はフィルタ手段(2)とv
CO間にスイッチング手段(3ンを設け、水平同期信号
(12)によってスイッチング手段(3)を制御して、
水平同期信号期間にAFCエラー信号を発生させない様
にしてなるものである。
〔作用〕
本発明のへFC回路(10)は水平同期信号期間AFC
エラー電圧をV COf4に供給しないので水平周波数
を倍にしても水平走査方向に上下水平走査線間でパター
ンずれを生じない回路が得られる。
〔実施例〕
以下、本発明のへFC回路を第1図乃至第4図について
説明する。
第2図は本発明のAFC回路が用いられているフリッカ
リダクション手段を有するPAL用のデジタルカラーテ
レビ受像機の構成を示すものである。
第2図に於いて入力端子(16)にはPAL/SECA
M方式のコンポジットビデオ信号が入力されてアナログ
Y/C分離回路(17)及び同期分離回路(9)に供給
される。アナログY/C分離回路(17)では輝度信号
Yと色差信1号R−Y、B−,Yに分周され、輝度信号
Yはアナログ−デジタル変換回路(19)に供給されデ
ジタル信号に変換されたのちにノイズリダクション回路
(21)とメ−[−17(23Y)、(23Y ’ )
 (7)系を通ってデジタル−アナログ変換回路(26
)に出力されて2Yのアナログ輝度信号をRGB変換回
路(27)に供給する。
アナログY/C分離回路(17)で分離された色差信号
R−Y、B−Yはアナログスイッチ(18)を介してR
−Y、B−Y、R−Y、B−Yの様にシリアルな色差デ
ータとなされ、アナログデジタル変換回路(20)でデ
ジタル化され、色差用のノイズリダクション回路(22
)を介してメモリ(23c) 、 (23c ’ )に
供給される。メモリ(23c) 、 (23c ’ )
は4ビツト構成で8ビツトのシリアルデータをパラレル
に4ビット単位でメモリする。メモリ(23c) 、 
(23c ’ )出力はフリッカリダクション回路(2
4)に8ビツトで入力され、2倍の色差信号2R−Y、
2B−Yとして出力される。このために読み出しコント
ロール信号VCL□は書き込みコントロール信号V C
LIIOの2倍で読み出される。
同期分離回路(9)では垂直同期信号V svwcと水
平同期信号HNVHCを分離し、H3yHcは水平用の
AFC回路(lO)に供給され基準の、例えば28MI
Izクロック信号を発生し、フリッカリダクション回路
(24)に供給すると共に、メモリ(23Y) 、 (
23Y ’ )(23c) 、 (23c ’ ) 、
デジタル−アナログ変換回路(26)に供給され、フリ
ッカリダクション回路(24)はアナログY/C分離回
路(17)、アナログスイッチ(18)、アナログ−デ
ジタル変換回路(19) 、 (20)、ノイズリダク
ション回路(21)、(22) 、偏向回路(25)を
コントロールしている。
本例のAFC回路はこの様にフリッカリダクション回路
(24)、メモリ(23Y) 、 (23Y ’ ) 
、 (23c) 、 (23c ’ )、デジタル−ア
ナログ回路(26)等にクロック信号を供給するための
AFC回路(lO)に関するもので、その詳細を第1図
に示す。第1図でAFC回路(10)を構成している比
較回路+11、L P F f21、V CO(41、
分周器(6)は第7図と同一構成であるので同一符号を
付して示す、第2図で説明した入力端子(16)から入
力されたPAL式はStiCAM方式の映像信号は同期
分離回路(9)で水平同期信号であるH 5YHCと垂
直同期信号V S’lHCを分離し、H5ysc(12
)は比較回路111とスイッチ回路(3)に供給される
。比較回路filには分周器(6)に供給されるクロッ
ク信号(28)から形成したH *** (13)が供
給されて位相比較がなされ、比較回路(1)の比較出力
信号(14) 、 (14a)は第3図A。
Bに示す如く出力される。第3凹入はH5vNc(12
)の周波数、即ちH5vsc間の周期が一定で安定した
状態を示しており、第3図Bの場合はHsvNc(12
)の周波数が高くなった場合を示している。
第3図A、Hに示す比較出力信号(14) 、 (14
a)を直接V CO+41等に供給するとVCO141
の発振周波数が大きく変動するので1.P F [21
を通して積分すると第3図C,Dに示す如く、平均化し
た波型のへFCエラー信号(15) 、 (15a)が
得られる。ここで破線(15)で示すAFCエラー信号
(15)の期間Z、はH5yNc(12)幅に対応して
いる。又AFCエラー信号(15a)はHsysc(1
2)の周波数が高く (或は低く)なったときの真のA
FCエラー信号となる電圧成分である。
フリッカリダクション回路の様にフィールド周波数を2
倍にするものでは畝上の様にこの周波数の安定した区間
に発生するAFCエラー信号(15)が画面上のパター
ンに悪影響を与える。そこで、LPF(2)の後段にス
イッチ回路(3)を設けて、比較回路+11に供給する
H *vnc(12)と同期させてH5vhc(12)
幅τ、ノ区間AFC!ラー信号(15)をVCOf41
ニ供給しない様にスイッチ回路(3)をオフさせる様に
する。
この様にすることでH5vsc(12)の周波数が安定
しているときにはへFCエラー電圧(15)は全く発生
しないので水平走査線と直交する方向のパターンに生ず
る位置ずれが無くなって画質を改善することが出来るこ
とになる。
VCO(41にはH5ysc(12)の周波数が変化し
たときだけへPCエラー電圧(15a)が供給され、ク
ロック(28)の数を一定に保つ動作が行なわれる。
尚、上述の実施例ではL P F +21の後段にスイ
ッチ回路(3)を接続したものを示したが、第4図に示
す様に抵抗器R1、コンデンサC+、Czで構成した、
例えばラグリドフィルタ、即ちL P F (21のコ
ンデンサC1と02間にスイッチ(3)を設ける様にし
てもよく、又、スイッチはFET )ランジスタ等の電
子スイッチであってもよいことは明らかである。
尚、本発明は畝上の実施例に限定されることなく、本発
明の要旨を逸脱しない範囲で種々の変形が可能である。
〔発明の効果〕
本発明のANC回路によればHS’tHCが安定してい
るときAFCエラー電圧が発生しないので水平周波数を
倍にしても水平走査方向に上下の水平走査線間でパター
ンずれを生ぜず、画質を改善することが出来る。
【図面の簡単な説明】
第1図は本発明の一実施例を示すAPC回路図、第2図
は本発明を説明するためのフリッカリダクション回路の
系統図、第3図は第1図の動作説明波形図、第4図は本
発明の他の実施例杢示すLPFの回路図、第5図はPA
L方式の画像及び走査線の三次元モデル図、第6図はフ
リッカリダクション回路の画像及び走査線の三次元モデ
ル図、第7図は従来のへPC回路図、第8図は従来のA
FC回路の動作波形図、第9図はフリッカリダクション
の波形図、第10図は画面上の画像パターンを示す正面
図、第11図は第10図のA部拡大図である。 11+は比較回路、(2)はLPF、(3)はスイッチ
回路、(4)はVCO,+6)は分周器、(9)は同期
分離回路、(10)はへPC回路である。

Claims (1)

  1. 【特許請求の範囲】  同期信号と水平基準信号との位相を比較する位相比較
    手段と、 上記位相比較手段の出力電圧を平滑化し自動周波数制御
    エラー電圧を発生させるフィルタ手段と、上記フィルタ
    手段からのエラー電圧を周波数変換する電圧制御型発振
    手段と、 上記電圧制御型発振手段からの周波数変換されたクロッ
    クを上記水平基準信号に帰還させる分周手段とを具備し
    、 上記フィルタ手段内或は上記フィルタ手段と電圧制御型
    発振手段間にスイチィング手段を設け、上記水平同期信
    号によって該スイッチング手段を制御して、水平同期信
    号期間に自動周波数制御エラー信号を発生させない様に
    してなることを特徴とする自動周波数制御回路。
JP63243345A 1988-09-28 1988-09-28 自動周波数制御回路 Expired - Fee Related JP2687484B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63243345A JP2687484B2 (ja) 1988-09-28 1988-09-28 自動周波数制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63243345A JP2687484B2 (ja) 1988-09-28 1988-09-28 自動周波数制御回路

Publications (2)

Publication Number Publication Date
JPH0292011A true JPH0292011A (ja) 1990-03-30
JP2687484B2 JP2687484B2 (ja) 1997-12-08

Family

ID=17102446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63243345A Expired - Fee Related JP2687484B2 (ja) 1988-09-28 1988-09-28 自動周波数制御回路

Country Status (1)

Country Link
JP (1) JP2687484B2 (ja)

Also Published As

Publication number Publication date
JP2687484B2 (ja) 1997-12-08

Similar Documents

Publication Publication Date Title
US20010017666A1 (en) Method and apparatus for converting analog video signal to digital video signal
JPH09107557A (ja) コンピュータビデオ信号からテレビジョンカラー副搬送波周波数信号を導出する装置及び方法
US6356316B1 (en) Microkeyer: microcomputer broadcast video overlay device and method
US6704009B2 (en) Image display
JPH10319932A (ja) ディスプレイ装置
US20020047924A1 (en) Method and apparatus for recovering video color subcarrier signal
US4668974A (en) Digital scan converter
US5912714A (en) Clock generator for a video signal processing apparatus
US4558349A (en) Color subcarrier generator
JPH0292011A (ja) 自動周波数制御回路
EP0966153B1 (en) Video signal synchronizing apparatus
KR100673922B1 (ko) 디지털 텔레비전 수신기용 수평 동기 시스템
US5153712A (en) Apparatus for inserting color character data into composite video signal
JPH05227453A (ja) 周波数自動調整装置
JPS61172484A (ja) ビデオフイ−ルドデコ−ダ
JP3324954B2 (ja) 液晶表示パネル駆動装置
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
JP2730031B2 (ja) 固体撮像素子の駆動回路
JPH0321918B2 (ja)
JP2877683B2 (ja) ビデオカメラの外部同期方法
KR900000027B1 (ko) 인공시각 시스템을 위한 cctv 카메라
JP2713063B2 (ja) デジタル画像生成装置
JPH08251616A (ja) ビデオカメラ装置
JPH04167767A (ja) Pal用信号変換回路およびそれを用いたpal用ビデオ信号生成方法
KR100189052B1 (ko) 팔-엠 방식의 컬러 씨씨디 카메라

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees