JPH0291755A - Message communication system - Google Patents
Message communication systemInfo
- Publication number
- JPH0291755A JPH0291755A JP24232988A JP24232988A JPH0291755A JP H0291755 A JPH0291755 A JP H0291755A JP 24232988 A JP24232988 A JP 24232988A JP 24232988 A JP24232988 A JP 24232988A JP H0291755 A JPH0291755 A JP H0291755A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- message
- processors
- information
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 17
- 230000000694 effects Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、並列処理システムにおけるプロセッサ間の
メツセージ通信方式に係わり、特に複数のプロセッサに
対して同一のメツセージを送信する際のメツセージ通信
方式に関する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a message communication method between processors in a parallel processing system, and particularly relates to a message communication method when transmitting the same message to multiple processors. Message communication method.
(従来の技術)
LSI技術の進歩により、多数のプロセッサにより構成
される並列処理システムが実現可能となってきた。この
ようなシステムでは、各プロセッサ間でメツセージを交
信することにより、処理を進めていく。この種の並列処
理システムは、各種の用途に応用可能であり、画像処理
や信号処理等の規則的な応用だけでなく、シミニレ−ジ
ョンや人工知能等の不規則な構造をもつ応用についても
検討されている。(Prior Art) Advances in LSI technology have made it possible to realize parallel processing systems composed of a large number of processors. In such a system, processing proceeds by exchanging messages between each processor. This type of parallel processing system can be applied to a variety of applications, and is considered not only for regular applications such as image processing and signal processing, but also for applications with irregular structures such as simini-region and artificial intelligence. has been done.
並列処理システムの実現方式の1つとしてスイッチを用
いてプロセッサ間を結合する方式が知られている。この
ようにスイッチを用いた結合方式において、不規則な構
造をもつ応用システムを構築する場合には、送信元のプ
ロセッサでは、送りたいメツセージ本体に送信先のプロ
セッサ番号を示すアドレス情報を付加して送信を行なう
方式がとられている。2. Description of the Related Art As one of the methods for implementing a parallel processing system, a method is known in which processors are connected using switches. When building an application system with an irregular structure using a coupling method using switches like this, the sending processor adds address information indicating the destination processor number to the message itself. A method of transmitting data is used.
第4図に、4×4のクロスバ・スイッチにより接続され
た4台の並列処理システムを示す。本システム上でプロ
セッサP1がプロセッサP4にメツセージを送信するに
は、クロスバ・スイッチのPL−P4に対応するゲート
を開くことにより行われる。FIG. 4 shows four parallel processing systems connected by 4×4 crossbar switches. In this system, processor P1 sends a message to processor P4 by opening the gate corresponding to PL-P4 of the crossbar switch.
すなわち、クロスバ・スイッチはメツセージ内に含まれ
る送信先情報を解決することによりこのゲートの開閉を
制御する。That is, the crossbar switch controls the opening and closing of this gate by resolving the destination information contained within the message.
第5図に、4×4のクロスバ・スイッチを2段用いて接
続された16台の並列処理システムを示す。FIG. 5 shows a parallel processing system of 16 units connected using two stages of 4×4 crossbar switches.
本システム上で、プロセッサPOがプロセッサP9にメ
ツセージを送信するには、第5図上で点線で示すように
2個のクロスバ−スイッチの対応するゲートを開くこと
により行われる。In this system, processor PO sends a message to processor P9 by opening the corresponding gates of the two crossbar switches, as shown by dotted lines in FIG.
このような通信方式でメツセージを送信するシステムに
おいて同一メツセージを多数のプロセッサに転送する場
合では、従来は送信先が異なる複数のプロセッサのそれ
ぞれについてメツセージを個別に送信する方式がとられ
ている。例えば第5図において、プロセッサPOがプロ
セッサP2.P6.P8゜P9に同一メツセージを送信
したいときには、4回の送信を行う必要がある。そのた
め、通信速度が低下し、システム全体の効率が低下する
という問題があった。When transmitting the same message to multiple processors in a system that transmits messages using such a communication method, a conventional method has been used in which the message is individually transmitted to each of the multiple processors that have different destinations. For example, in FIG. 5, processor PO is processor P2. P6. If you want to send the same message to P8 and P9, you need to send it four times. Therefore, there was a problem in that the communication speed decreased and the efficiency of the entire system decreased.
(発明が解決しようとする課8)
このように、多数のプロセッサにより構成される並列処
理システムで通信を行う場合にはメツセージ内に送信先
のプロセッサ番号を付加する方式がとられ、送信先が複
数プロセッサの場合には、効率より通信が困難であると
いう問題があった。(Issue 8 to be solved by the invention) In this way, when communicating in a parallel processing system composed of a large number of processors, a method is adopted in which the processor number of the destination is added to the message, and the destination is In the case of multiple processors, there is a problem in that communication is more difficult than efficient.
本発明は、上記の問題点に鑑みなされたもので、送信先
が複数プロセッサの場合にも効率よい通信が行えるメツ
セージ通信方式を提供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide a message communication method that allows efficient communication even when the destination is a plurality of processors.
[発明の構成]
(課題を解決するための手段)
本発明は、並列処理システムにおけるプロセッサ間で通
信されるメツセージに、送信先アドレスではなく、その
メツセージの種類を示す識別番号を付加し、プロセッサ
間を結合するスイッチにメツセージに対応した接続情報
を登録したスイッチテーブルを備え、各スイッチは受取
ったメツセージの識別番号から前記スイッチテーブルの
対応する接続情報を参照し、その内容に基いてメツセー
ジの通信を制御するようにしている。[Structure of the Invention] (Means for Solving the Problems) The present invention adds an identification number indicating the type of the message instead of a destination address to a message communicated between processors in a parallel processing system. A switch that connects between the two is equipped with a switch table in which connection information corresponding to the message is registered, and each switch refers to the corresponding connection information in the switch table from the identification number of the received message, and based on the contents, communicates the message. I'm trying to control it.
(作用)
本発明では、プロセッサ間で通信されるメツセージを予
め解析することにより決定されるメ・ツセージの経路に
関する情報を、そのメツセージの接続情報として各スイ
ッチに備えられたスイッチテーブルに格納する。このと
き、送り先が複数個のプロセッサであっても、メツセー
ジ複数のポートに同時に出力するようにスイッチテーブ
ルを設定することができる。(Operation) According to the present invention, information regarding the route of a message determined by analyzing messages communicated between processors in advance is stored in a switch table provided in each switch as connection information for the message. At this time, even if the destination is a plurality of processors, the switch table can be set so that the message is output to a plurality of ports at the same time.
各プロセッサがメツセージを送信するときは、そのメツ
セージに種類を示す識別番号を付加して送信し、メツセ
ージを中断するスイッチは受信したメツセージの識別番
号から自分のスイッチテーブルの対応する接続情報を検
索する。これにより、どの方向のポートに出力すればよ
いかを容易に決定できる。When each processor sends a message, it adds an identification number that indicates the type of message and sends it, and the switch that interrupts the message searches for the corresponding connection information in its own switch table from the identification number of the received message. . This makes it easy to determine which direction the port should be output to.
本発明によれば、メツセージには識別番号だけを付与す
ればよく、スイッチング制御もスイッチテーブルの参照
によって容易に行えるので、メツセージ通信の速度を向
上させることができる。According to the present invention, only an identification number needs to be assigned to a message, and switching control can be easily performed by referring to a switch table, so that the speed of message communication can be improved.
(実施例)
以下、本発明を第5図の2段りロスバ結合の並列処理シ
ステムに適用した実施例について説明する。(Embodiment) An embodiment in which the present invention is applied to the two-stage lossbar coupling parallel processing system shown in FIG. 5 will be described below.
各スイッチは第1図に示すように構成されている。すな
わち、各スイッチには、入力バッファ10と出力制御部
11とが、ポート毎に設けられている。Each switch is constructed as shown in FIG. That is, each switch is provided with an input buffer 10 and an output control section 11 for each port.
入力バッファIOを介してスイッチに入力されたメツセ
ージは、多出力調停部12に渡され、その識別番号に対
応するスイッチング情報をスイッチテーブル13より検
索し、結果を出力制御部11に渡してスイッチングを制
御する。第2図に示すようにプロセッサPOからプロセ
ッサP2.P6.P8.P9へ同一情報を送信する場合
について説明する。すなわち第2図の点線で示されるよ
うに通信経路が設定される。このとき関連するスイッチ
SL、S5.S8,87のスイッチテーブルの内容を第
3図に示す。図中、識別番号はメッセーの種類を表わす
フィールドであり、スイッチ情報は送信先のボートに対
応したフィールドで、′1”であればそのボートにメツ
セージを送信し、”0“であれば送信しないことを示し
ている。このような送信情報は、メツセージの種類毎に
用意されている。The message input to the switch via the input buffer IO is passed to the multi-output arbitration unit 12, which searches the switch table 13 for switching information corresponding to the identification number, and passes the result to the output control unit 11 to perform switching. Control. As shown in FIG. 2, from processor PO to processor P2. P6. P8. The case where the same information is sent to P9 will be explained. That is, the communication path is set as shown by the dotted line in FIG. At this time, the relevant switches SL, S5. The contents of the switch table in S8 and 87 are shown in FIG. In the figure, the identification number is a field that indicates the type of message, and the switch information is a field that corresponds to the destination boat. If it is '1', the message will be sent to that boat, and if it is '0', it will not be sent. This kind of transmission information is prepared for each type of message.
以上の構成において、第2図のようにプロセッサPOか
ら識別番号“15“のメツセージが送信されるとスイッ
チS1は、スイッチテーブルより識別番号”15”に対
応する情報を読出し、そのスイッチ情報”1110”に
従って、出力制御部0.1.2と入力バッファOとを接
続し、メツセージをボートO,1,2に出力する。また
スイッチS5はスイッチ情報”0010”に従ってボー
ト2にメツセージを出力し、その結果P6にメツセージ
が到達する。スイッチS7はスイッチ情報”1100”
に従ってボート0,1にメツセージを出力し、その結果
P8.P9にメツセージが到達する。In the above configuration, when the message with the identification number "15" is sent from the processor PO as shown in FIG. 2, the switch S1 reads the information corresponding to the identification number "15" from the switch table, and the switch information "1110" ”, the output control unit 0.1.2 and input buffer O are connected and the message is output to boats O, 1, and 2. Further, the switch S5 outputs a message to the boat 2 according to the switch information "0010", and as a result, the message reaches P6. Switch S7 has switch information “1100”
A message is output to boats 0 and 1 according to P8. The message arrives at P9.
このように各スイッチはスイッチメモリを読出すことに
よりスイッチングを制御できるため、同一メツセージを
多数のプロセッサに送信する場合にも識別番号を付与す
るだけでよく、効率のよいメツセージ通信を実現するこ
とができる。In this way, each switch can control switching by reading the switch memory, so even when the same message is sent to multiple processors, it is only necessary to assign an identification number, making it possible to realize efficient message communication. can.
なお、本発明は上述した実施例に限定されるものではな
い。上記実施例では2段階のスイッチ結合方式について
述べたが、スイッチと他の手段とを組合わせた方式にお
いても適用可能である。Note that the present invention is not limited to the embodiments described above. In the above embodiment, a two-stage switch coupling method has been described, but it is also applicable to a method combining switches and other means.
[発明の効果]
以上述べたように、本発明によれば各スイ・丸メツセー
ジの種類に応じたスイッチ情報を登録したスイッチテー
ブル設け、このテーブルの内容によってスイッチの設定
を行なうようにしているので、メツセージにはそのメツ
セージの種類を特定する職別番号のみを付加すればよく
、プロセッサ間の通信効果を大幅に向上させることがで
きる。[Effects of the Invention] As described above, according to the present invention, a switch table is provided in which switch information is registered according to the type of each Sui/Maru message, and the switch settings are made according to the contents of this table. , it is only necessary to add to the message a job number that specifies the type of message, and the effectiveness of communication between processors can be greatly improved.
第1図は、本発明の一実施例に係るスイッチのブロック
図、第2図は、同一メツセージを複数プロセッサに送信
するメツセージの流れを表わす図、第3図は、第2図の
例におけるスイッチテーブルの内容を示す図、第4図は
、従来例のクロスバ・スイッチによる結合を示す図、第
5図は、従来例の2段のクロスバ・スイッチを用いた結
合を示す図である。
10・・・入力バッファ、 11・・・出力制御部。FIG. 1 is a block diagram of a switch according to an embodiment of the present invention, FIG. 2 is a diagram showing a message flow for sending the same message to multiple processors, and FIG. 3 is a switch in the example of FIG. 2. FIG. 4 is a diagram showing the contents of the table, FIG. 4 is a diagram showing a connection using a conventional crossbar switch, and FIG. 5 is a diagram showing a connection using a conventional two-stage crossbar switch. 10... Input buffer, 11... Output control unit.
Claims (1)
列処理システムにおいて、プロセッサ間で通信されるメ
ッセージにそのメッセージの種類を示す識別番号を付与
するともに、各スイッチにメッセージの種類毎の接続情
報を登録したスイッチテーブルを備え、各スイッチは入
力されたメッセージの識別番号から前記スイッチテーブ
ルの対応する接続情報を参照し、その内容に基いてメッ
セージの通信を制御することを特徴とするメッセージ通
信方式。In a parallel processing system where multiple processors are connected by switches, a switch that assigns an identification number indicating the type of message to messages communicated between processors, and also registers connection information for each type of message in each switch. A message communication system comprising a table, each switch referring to corresponding connection information in the switch table based on the identification number of an input message, and controlling message communication based on the contents.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24232988A JPH0291755A (en) | 1988-09-29 | 1988-09-29 | Message communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24232988A JPH0291755A (en) | 1988-09-29 | 1988-09-29 | Message communication system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0291755A true JPH0291755A (en) | 1990-03-30 |
Family
ID=17087576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24232988A Pending JPH0291755A (en) | 1988-09-29 | 1988-09-29 | Message communication system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0291755A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5453978A (en) * | 1994-04-04 | 1995-09-26 | International Business Machines Corporation | Technique for accomplishing deadlock free routing through a multi-stage cross-point packet switch |
-
1988
- 1988-09-29 JP JP24232988A patent/JPH0291755A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5453978A (en) * | 1994-04-04 | 1995-09-26 | International Business Machines Corporation | Technique for accomplishing deadlock free routing through a multi-stage cross-point packet switch |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4635250A (en) | Full-duplex one-sided cross-point switch | |
US3984819A (en) | Data processing interconnection techniques | |
JP2001511326A (en) | Module with two-dimensional or multi-dimensional programmable cell structure and internal bus system for DFP for managing large amounts of data with large mesh connection costs | |
US20220019552A1 (en) | Routing in a Network of Processors | |
JPH02303242A (en) | Bus repeater | |
SE470299B (en) | Queue system for selectors with "Fast-Circuit" characteristics | |
JPH0291755A (en) | Message communication system | |
JPH07152712A (en) | Multiprocessor for executing barrier synchronization | |
JPH0782478B2 (en) | Multi-processor system | |
JPH08305649A (en) | Multi cast method and exchange switch | |
JPH0427243A (en) | Atm cell concentrating system | |
JPH077551A (en) | Multiconsole system | |
JPH01251266A (en) | Message communication system | |
JPS61144945A (en) | Packet exchange system | |
JPS6298444A (en) | Data communication system | |
JPH0282342A (en) | Data communication equipment | |
JPH0424741B2 (en) | ||
JPH0310438A (en) | Packet network | |
Grant et al. | A gateway for linking local area networks and X. 25 networks | |
JPH0414164A (en) | Computer network system | |
JPS59161763A (en) | Network system of parallel processing system | |
JPH04344964A (en) | Data transfer controller | |
JPH02207321A (en) | Bidirectional fifo memory | |
JPH0556057A (en) | Loop network system | |
JPH04101265A (en) | System for controlling input-output between information processing device |