JPH0289326A - チップボンダ - Google Patents

チップボンダ

Info

Publication number
JPH0289326A
JPH0289326A JP24134888A JP24134888A JPH0289326A JP H0289326 A JPH0289326 A JP H0289326A JP 24134888 A JP24134888 A JP 24134888A JP 24134888 A JP24134888 A JP 24134888A JP H0289326 A JPH0289326 A JP H0289326A
Authority
JP
Japan
Prior art keywords
package base
package
bonding
point
alternately
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24134888A
Other languages
English (en)
Inventor
Yasuo Ito
康夫 伊藤
Yukio Yamaguchi
幸雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP24134888A priority Critical patent/JPH0289326A/ja
Publication of JPH0289326A publication Critical patent/JPH0289326A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体組立装置の1つであるチップボンダに
関するものである。
従来の技術 従来のチップボンダは、第2図および第3図に示すよう
な構成である。
位置決めが完了されたパッケージベース2に対し相対的
に位置決めされた半導体素子4がA点に供給される。次
にボンディング機構部1の先端にあるコレット5により
、この素子4を吸着し、B点まで移送し、ボンディング
を行う。その後、パッケージベース2が流れ方向6に、
1ピツチ移送され1回のボンディング動作が終了する。
上記の動作を繰り返すことによって、パッケージベース
上に連続的に半導体素子をボンディングする。
発明が解決しようとする課題 しかしながら、このような構成では、ひとつの半導体素
子をボンディングする時間(以下タクトタイムと称す)
がボンディング機構の機械的速さに依存しているためタ
クトタイムの短縮には限界があった。
本発明は、このような問題点を解決するもので、タクト
タイムを従来の1/2に短縮するチップボンダを提供す
るものである。
課題を解決するための手段 上記の問題点を解決するため、本発明は、半導体素子を
ボンディングするボンディング機構部を2つ持ち、一定
の位置より半導体素子をピックアップし、異なるパッケ
ージベース上にボンディングを行うようにボンディング
機構部を配置したものである。
作用 上記の構成により、半導体素子が、2つのボンディング
機構部により交互にピックアップされ、興なるパッケー
ジベース上にボンディングされることとなる。
実施例 本発明の一実施例を第1図により説明する。本発明によ
る半導体素子のボンディング装置が第2図に示した従来
例と興なる点は、2組のボンディング機構部lがそれぞ
れパッケージベース2゜パッケージベース3の流れ方向
に対して斜めに配置されている所である。従ってパッケ
ージベース2、パッケージベース3に対して相対的に位
置決めされたA点の半導体素子4は、2つのボンディン
グ機構部1によって交互にピックアップされ、パッケー
ジ2上B点およびパッケージベース3上C点に交互にボ
ンディングされる。この後パッケージベース2.パツケ
ージベース3が送り機構によって、流れ方向6に送られ
る。上記の動作を繰り返すことによって、連続的にパッ
ケージベース上に半導体素子がボンディングされる。
発明の詳細 な説明のように、本発明によれば、2つのボンディング
機構によって、交互にボンディングが行なえるため、タ
クトタイムが従来の1/2となり生産性が著しく向上す
る。
なお、本実施例では、パッケージベースは、同じ物を使
用しているが、異なるパッケージベースでも良い。
なお、本実施例では、パッケージベースを、2枚使用し
ているが、1枚のパッケージベース上において同じ中心
を持たない、ダイボンディング点を持つ物に用いても良
い。
【図面の簡単な説明】
第1図は、チップボンダの本発明による実施例装置の概
要図、第2図および第3図は従来例概要図を示す。 1・・・・・・ボンディング機構部、2・・・・・・パ
ッケージベース、3・・・・・・パッケージベース、4
・・・・・・半導体素子、5・・・・・・コレット、6
・・・・・・パッケージ流れ方向、A・・・・・・半導
体素子ピックアップ位置、B、 C・・・・・・半導体
素子ボンディング位置。 代理人の氏名 弁理士 粟野重孝 ほか1名6・−−ハ
tノケーじ5友収方勾 ノヘ・−−(ご−)2フーVブイ立コLδ・C−−ポ“
ンyづ立置

Claims (1)

    【特許請求の範囲】
  1. 所定の位置に位置決めされたパッケージベース上に半導
    体素子をボンディングするチップボンダにおいて、コレ
    ットを自在移動させてボンディング動作を行うボンディ
    ング機構部を2つ持ち、かつ、この2つのボンディング
    機構部により交互に1点から前記半導体素子をピックア
    ップして異なるパッケージベース上にボンディングでき
    るように配置したことを特徴とするチップボンダ。
JP24134888A 1988-09-27 1988-09-27 チップボンダ Pending JPH0289326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24134888A JPH0289326A (ja) 1988-09-27 1988-09-27 チップボンダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24134888A JPH0289326A (ja) 1988-09-27 1988-09-27 チップボンダ

Publications (1)

Publication Number Publication Date
JPH0289326A true JPH0289326A (ja) 1990-03-29

Family

ID=17072962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24134888A Pending JPH0289326A (ja) 1988-09-27 1988-09-27 チップボンダ

Country Status (1)

Country Link
JP (1) JPH0289326A (ja)

Similar Documents

Publication Publication Date Title
US5263246A (en) Bump forming method
US6995468B2 (en) Semiconductor apparatus utilizing a preparatory stage for a chip assembly
US20090078743A1 (en) Wire bonding system utilizing multiple positioning tables
JPH02278740A (ja) 半導体装置のパッケージング方法
JPH0289326A (ja) チップボンダ
US6857459B1 (en) Wirefilm bonding for electronic component interconnection
US9779965B2 (en) Systems and methods for bonding semiconductor elements
JPS6395631A (ja) ダイボンデイング装置
JPH02106046A (ja) チップボンダ
JPH1012669A (ja) フリップチップの接続方法
US4762267A (en) Wire bonding method
JPH08203962A (ja) チップ位置決め装置、チップステージおよびインナリードボンディング装置ならびに方法
JPH04255237A (ja) 半導体装置の製造方法
JP2003218154A (ja) 半導体装置およびその製造装置
JPH0322698B2 (ja)
JPS6334940A (ja) 半導体装置の製造方法
JPS63300522A (ja) 半導体装置
JPH01286450A (ja) バンプ形成方法
JPH0216746A (ja) ボンディング方法
JPH11289146A (ja) 複合配線材及びその製造方法
JP2664962B2 (ja) Ic製造装置用搬送爪
JPH0519814B2 (ja)
JPH0758162A (ja) 配線シート
JPH0497537A (ja) 半導体装置の実装方法
JPH03229423A (ja) バンプ形成方法