JPH0287889A - 広帯域信号結合装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＦＥＴ技術による結合点マトリ７クスを有
する広帯域信号゛結合装置に関する。

〔従来の技術〕

通信技術の最近の開発は、加入者接続線の範囲内の伝送
媒体として光導波路を設け、それを介して特に６４　ｋ
　ｂ　ｉ　ｔ　／　ｓのディジタル電話のような狭帯域
通信サービスも特に１４０Ｍｂｉｔ／ｓのテレビジョン
電話のような広帯域通信サービスも行う狭帯域および広
帯域通信サービスのための総合情報伝送および交換シス
テムに通じており、交換局には（好ましくは共通の制御
装置を有する）狭帯域信号結合装置および広帯域信号結
合装置が並び合って設けられていてよい（ドイツ連邦共
和国特許第２４２１００２号明細書）。

１つの（たとえばヨーロンパ特許第Ａｌ−０２６２４７
９号明細書から）公知の広帯域信号結合装置はＦＥＴ技
術による結合点マトリックスを有し、その結合要素がそ
れぞれ、その制御電極に１つの通過接続信号または阻止
信号を与えられ、１つの主？ｉｔ極で付属のマトリック
ス出力線に接続されている１つのスイッチトランジスタ
により形成されており、 結合要素がそれぞれ、スイッチトランジスタと共に１つ
の直列回路を形成する予切換トランジスタを有し、この
予切換トランジスタがその制御電極で付属のマトリック
ス入力線に接続されており、またその直列回路と反対側
の主ｔｔ極が走査トランジスタを介して動作電圧源の一
方の端子と接続されており、その他方の端子とそのつど
のマトリックス出力線が１つの予充電トランジスタを介
して接続されており、 また予充電トランジスタおよび走査トランジスタが互い
に逆向きにそれぞれその制御電極に、１つのピント通過
接続時間を１つの予充電相および本来の通過接続相に分
割するスインチングマトリックスネットワーク駆動クロ
ックを与えられており、こうして各予充電相で走査トラ
ンジスタの阻止状態においてマトリックス出力線が予充
電トランジスタを介して少なくとも近側的に、動作電圧
源の前記他方の端子に存在する電位に充電される結合点
マトリックスを有する。

結合要素個別の走査トランジスタまたはマトリックス入
力線またはマトリックス出力線個別の走査トランジスタ
を有し得るこの公知の広帯域信号結合装置は、これらの
走査トランジスタの駆動のために、結合点マトリックス
を通過する固有のクロンク線を必要とし、このことは相
応の６存面積を必要とし、またマトリックス出力線の相
応の容量性負荷を必然的に伴う、マトリックス入力線と
マトリックス出力線との間のクロック分配および結合は
十分なノイズイミユニティの保証のためにマトリックス
出力線上に十分に大きい信号振幅を必要とし、このこと
は比較的大きい電力消費と結び付いている。

〔発明が解決しようとする課題〕

本発明の課題は、このような欠点が回避されており、十
分なノイズイミユニティにおいて制限されたｔ０失電力
を有する広帯域信号結合装置を提供することである。

〔課題を解決するための手段〕

この課題は、本発明によれば、その入力端がそれぞれ入
力ドライバ回路を設けられていてよく、その出力端がそ
れぞれ出力増幅器回路を設けられていてよく、そのそれ
ぞれ保持メモリセルにより制御口される結合要素がそれ
ぞれ、その制御電極に通過接続または阻止信号を与えら
れるスイッチトランジスタとその制御電極で付属のマト
リックス出力線に接続されている入力トランジスタとの
直列回路により形成されており、直列回路は一方のトラ
ンジスタの直列回路と反対側の主電極で付属のマトリッ
クス出力線に接続されており、マトリックス出力線が予
充電電位源と予充電回路を介して接続されており、予充
電回路はアンラッチ入力端で、予充電相およびその他の
ビット通過接続時間に分割されるビット通過接続時間の
予充電相を定める予充電クロンク信号のクロック信号線
に接続されており、マトリックス出力線が各予充電相で
予充電電位に充電される広帯域信号結合装置において、
他方のトランジスタの直列回路と反対側の主電極が連続
的に動作電圧源の１つの端子と接続されていることを特
徴とする広帯域信号結合装置により解決される。

本発明によれば、他方のトランジスタの直列回路と反対
側の主ｉｉ権が、その制御電極でマトリックス出力線個
別の出力増幅器回路の出力端と接続されている１つのマ
トリックス出力線個別のトランジスタを介して動作電圧
源の１つの端子と接続されていてよい。この場合、出力
増幅器回路の出力端における相応の信号状態変化の際に
マトリックス出力線個別のトランジスタが阻止され、従
って出力線のその後の充放電が回避され、またこうして
信号スパンが制限される。

本発明によれば、各結合要素のトランジスタ直列回路が
その入力トランジスタでマトリックス出力線に接続され
ていてよい。

また本発明によれば、各結合要素のトランジスタ直列回
路がそのスイッチトランジスタでマトリックス出力線に
接続されていることも可能であり、このことは通過接続
されていない結合要素の予切換トランジスタのチャネル
キャパシタンスによるマトリックス出力線の容量性負荷
を回避する。

〔実施例］ 次に本発明の実施例を図面について説明する。

第１図には、本発明の理解に必要な範囲で、１つの広帯
域信号結合装置が示されており、その１つの結合点マト
リックスの列線ｓｌ・・・ｓｊ・・・ｓｎに通ずる入力
端ｅｌ・・・ｅｊ・・・ｅｎには入力ドライバ回路Ｅｌ
・・・Ｅｊ・・・Ｅｎが設けられており、またその結合
点マトリックスの行線ｚｌ・・・ｚｉ・・・ｚｍから到
達する出力端ａｌ・・・ａｉ・・・ａｍには出力増幅器
回路Ａ１・・・ＡＩ・・・Ａｍが設けられている。

結合屯マトリックスは結合点ＫＰＩＩ・・・ＫＰｉｊ・
・ＫＰｍｎを有し、それらの結合要素は、その結合要素
Ｋｉｊに対する結合点ＫＰｉｊにおいて詳細に示されて
いるように、それぞれ１つの結合点個別の（結合点ＫＰ
ｔｊにおける）保持メモリセルＨ１ｊにより制御されて
いてよく、またその出力端Ｓはそのつどの結合要素（結
合点ＫＰｉｊにおけるＫｉ　ｊ）の制御入力端に通じて
いる。

保持メモリセル・・・Ｈｌｊ・・・は、第１図によれば
、２つの駆動デコーダー、すなわち１つの行デコーダー
ＤＸおよび１つの列デコーダーＤＹにより２つの座標の
なかの相応の駆動線ｘｉ・・・ｘｉ・・・χｍ；ｙ１・
・・ｙｊ・・・ｙｎを介して駆動される。

そのために、第１図から明らかなように、両駆動デコー
ダーＤＸ、ＤＹは入力レジスタＲｅｇＸ、ＲｅｇＹから
それぞれ、結合点の１つのマトリックスｊテまたは列に
共通の結合点打または結合点列アドレスを与えられてい
てよく、それによって両駆動デコーダーはそれぞれその
つどのアドレスに相応する駆動線にそれぞれ１つの“°
ｌ°゛駆動信号を発する。相応の接続の形成の際に当該
のマトリンクス列との当該のマトリンクス行の交叉点に
おいて行駆動信号″“１パおよび列駆動信号°“１　”
が衝突すると、そこに位置する保持メモリセル、たとえ
ばメモリセルＨ１ｊが能動化され、その結果として、当
該の保持メモリセル（Ｈｉｊ）から制御される結合要素
、例では結合要素Ｋｉｊが導通状態になる。

例として考察されている結合要素Ｋｔｊが当該の接続の
解除の際に再び阻止されるように、再び駆動デコーダー
ＤＸは入力レジスタＲｅｇＸから当該の行アドレスを与
えられ、従って行デコーダーＤＸは再びその出力線ｘｉ
上に行駆動信号“１°゛を発し、また同時に列デコーダ
ーＤＹはその入力端レジスタＲｅｇＹからたとえば空ア
ドレスまたは接続されない結合点の１つの列のアドレス
を与えられ、従って列デコーダーＤＹはその出力線ｙｉ
上に１つの列駆動信号°“１゛°を発する。行駆動信号
“ｌ”および列駆動信号“０°゛が衝突すると、保持メ
モリセルＨ１ｊはリセットされ、その結果として、その
保持メモリセルにより制御される結合要素Ｋｉ３は阻止
される。

保持メモリセル・・・Ｈｌｊ・・・はそれ自体公知の仕
方で構成されていてよい。すなわち保持メモリセルは、
たとえばヨーロッパ特許筒Ａ−０２３８８３４号明細書
から公知でありまた第５図および第６図に示されている
ように、１つのｎチャネルトランジスタＴｎｈおよび２
つの交叉結合されたインバータ回路（第５図中のＣ−Ｍ
ＯＳインバータ回路ＴρＴｎ’　；Ｔｐ　　、Ｔｎ”、
第６図中のｎ−ＭＯＳインバータ回路Ｔｎｌ’、Ｔｎ　
　；Ｔｎｌ＃、Ｔｎ”）により形成されていてよく、１
つのインハタ回路は入力側で一方の駆動デコーダーの付
属のデコーダー出力端ｙｊとｎチャネルトランジスタＴ
ｎｈを介して接続されており、ｎチャネルトランジスタ
Ｔｎｈはその制御電極に他方の駆動デコーダーの付属の
デコーダー出力端ｘｉの出力信号を与えられており、ま
た１つのインバータ回路は出力側で付属の結合要素の制
御入力端Ｓに通じている。

結合要素・・・Ｋｉｊ・・・が回路技術的にどのように
実現されていてよいかが第２図、第３図および第４図に
示されている。結合要素・・・Ｋｉ」・・・はそれぞれ
、その制御電極に保持メモリセルから通過接続または阻
止信号を与えられるスイッチトランジスタＴｋとその制
’＋１１ｔＨ極で付属のマトリックス入力線ｓｊに接続
されている入力トランジスタＴｅとの直列回路により形
成されており、直列回路は一方のトランジスタＴｋ（第
３図および第４図中）またはＴｅ（第２図中）の直列回
路と反対４ＷＱの主電極で付属のマトリックス出力線ｚ
ｉに接続されている。

マトリックス出力線ｚｉは予充電回路を介して予充電電
位源と接続されており、それからマトリックス出力線ｚ
ｉは両動作電位の間に位置する１つの予充電電位にまた
は両動作電位の１つ自体に充電可能である。両動作電位
の間に位置する予充電電位に対する予充電電位源は特に
原理的に（たとえばヨーロンバ特許第Ａ−０２４９８３
７号明細書から）公知の仕方で負帰還されているＣ−Ｍ
ＯＳインハタにより形成されていてよく、それを介して
それぞれビット通過接続時間の予充電相の間にマトリッ
クス出力線が近イ以的にインバータの切換しきいに相当
する電位に充電される。それに対して、第２図ないし第
４図に示されている実施例ではマトリックス出力線ｚｉ
は動作電圧１１ｊｔＵｏｏ　　Ｕ−の一方の端子（第２
図中のＵ。；第３図、第４図中のＵｏ）と、第２図ない
し第４図からも明らかなようにそれ自体は（たとえばヨ
ーロッパ特許第八−０２６２４７９号明細書から）公知
の仕方で、その制御電極で予充電クロック線Ｔ、。に接
続されている予充電トランジスタＴｉｐｃにより形成さ
れている予充電回路を介して接続されている。

他方のトランジスタＴｅ（第３図および第４図中）また
は’ｒｋ（第２図中）の直列回路と反対側の主電極は連
続的に、すなわちクロンク制御されずに、動作電圧源の
他方の端子ＵＳＳ、接地（第３図および第４図中）また
はＵ−ｏ（第２図中）と接続されており、そのために第
２図および第３図による直接的な接続の際には結合点個
別の保持メモリセルＨ４ｊ（第１図、第５図および第６
図中）の相応の動作電圧端子（第５図および第６図中の
ｔＪ　ｓｓ、接地またはＵ。、）が利用され得るので、
いずれにせよ必要な結合点個別の保持メモリセルの動作
電圧供給がこれらの保持メモリセルから制御される結合
要素の供給のために共用される。第４図による実施例で
は、他方のトランジスタ（Ｔ　ｅ　）の直列回路と反対
側の主電極は、その制？ＩＩｌ電極でマトリックス出力
線個別の出力増幅器回路Ａｉの出力端ａｉと接続されて
いるマトリックス出力線個別のトランジスタＴａｉを介
して動作電圧源の他方の端子Ｕ。と接続されている。こ
の場合、出力増幅器回路Ａｉの出力端ａｉにおける相応
の信号状部変化の際にマトリックス出力線個別のトうン
ジスタＴａｌが阻止されるので、出力線のその後の充放
電が回避され、こうして信号スパンが制限される。

第２図から明らかなように、各結合要素Ｋｊｊのトラン
ジスタ直列回路Ｔｋ−Ｔａはその入力トランジスタＴｅ
でマトリックス出力線ｚｉに接続され得る。その際に入
力トランジスタＴｅは、マトリックス出力線ｚｉから見
て、ある程度まで透過性であり、従ってマトリックス人
力線ｓｊ上の信号状態変化が入力トランジスタＴｅのチ
ャネルキャパシタンスを介して、阻止されている結合点
Ｋｉｊにおいてもマトリックス出力線ｚｉに干渉する。

この干渉は、各結合要素Ｋｉｊのトランジスタ直列回路
Ｔｋ−Ｔｅのなかで入力トランジスタＴｅおよびスイッ
チトランジスタＴｋの順序が交換されているならば、回
避され得る。第３図および第４回からも明らかなように
、その場合、各結合要素ＫｉＪのトランジスタ直列回路
Ｔｋ−ＴｅはそのスイッチトランジスタＴｋでマトリッ
クス出力線ｚｉに接続されている。

トランジスタとしては好ましくはｎチャネルトランジス
タが使用される。それに応じて第２＠および第４図によ
る実施例ではトランジスタは統一的にｎチャネル形式で
あり、第３図による実施例では、結合要素・・・Ｋｉｊ
・・・のなかに設けられているトランジスタ（Ｔｅ、Ｔ
ｋ）はｎチャネル形式であり、また予充電トランジスタ
（Ｔｉｐｃ）はｐチャネル形式である。

各予充電トランジスタ（Ｔｉｐｃ）の制ｗｉｔ極に与え
られる相応の予充電クロック信号ＴＰＣにより、予充電
クロック信号により予充電相ｐｖおよびその他のビット
通過接続時間（第７図中のｐｈ）に分割されるビット周
期の各予充電相ｐｖ（第７図中）のなかで、各予充電ト
ランジスタ（Ｔｉｐｃ）は導通性であり、従って予充電
相ｐｖの間はマトリックス出力線・・・ｚｉ・・・はそ
のつどの予充電トランジスタ（第２図ないし第４図中の
Ｔｉｐｃ）を介して少なくとも近似的にそのつどの動作
電位（第２図中のＵ！！；第３図および第４図中のＵ。

、）に充電される。第２図および第３図による実施例に
適したこのような予充電クロック信号が第７図中に行Ｔ
ＰＣに示されている。第４図による実施例に対しては、
反転された予充電クロック信号を使用する必要がある。

それに続く主相ｐｈ（第７図参照、下）では、たとえば
°゛高°゛予充電クりック信号ＴＰＣ（第７図参照、行
’ｒ、ｃ）により予充電トランジスタＴｉｐＣ（第２図
ないし第４図中）が阻止される。いま結合要素Ｋｉｊの
なかで、その好ましくはｎチャネルトランジスタにより
与えられるスイッチトランジスタＴｋ（第２図ないし第
４図中）が制御入力端Ｓに与えられている（たとえば“
高″゛）通過接続信号（第７図参照、行Ｓ）に基づいて
導通しており、従ってまた結合点が通過接続状態にある
と、通過接続すべきビットに相応し当該のマトリックス
入力線Ｃ列線）・・・ｓＪ・・・上に存在する信号状態
に応じて、このマトリックス入力線（列線）・・・ｓｊ
・・・と当該の結合要素ＫｉＪを介して接続されている
マトリックス出力線（行線）ｚｉが放電され、または予
充電相ｐｖで占めた動作電位にとどまる。

第７図、行ｓｊに破線で示されているように、当該のマ
トリックス入力線（列線）ｓｊ上に“低″“信号状態が
存在し、またそれに応して当該の結合要素Ｋｉｊの（ｎ
チャネル）入力トランジスタＴｅ（第２図ないし第４図
中）が阻止されていると、当該のマトリックス出力線（
行線）ｚｉはこの結合要素Ｋｉｊを介して放電されずに
、このマトリックス出力線（行線）ｚｉに通ずる他の結
合点が通過接続状態にないという仮定のちとに、予充電
電位状Ｂ（第２図による実施例ではＵ。；第３図および
第４図による実施例ではＵｎｏ）を持続する。

それに対して、第７図、行ｓｊに実線で示されているよ
うに、いま考察しているマトリックス入力線（列線）ｓ
ｊ上に“高°“信号状態が存在し、またそれに応じて当
該の結合要素Ｋｉｊの入力トランジスタＴｅ（第２図な
いし第４図中）がスイッチトランジスタＴｋと同じく導
通していると、マトリックス出力線（行線）ｚｉはこの
結合要素Ｋｉｊを介して放電され、また相補性の動作電
位（第２図による実施例ではＵｏ。；第３図および第４
図による実施例ではＵ。）に引かれる。

その制御入力端Ｓからアンラッチされる結合点を介して
、こうしてそのつどの入力信号がそれぞれ反転されて通
過接続される。

本発明により得られる利点は、追加的なりロック線を必
要とせず、また場合によっては、結合点個別の保持メモ
リセルのいずれにせよ必要な動作電圧供給をこの保持メ
モリセルにより制御される結合要素の供給のためにも利
用し得ることとならんで、出力線がたとえば５■の動作
電圧においてたとえば１■の非常に小さい信号スパンで
作動し得ることであり、このことは消費される損失電力
の相応の減少をもたらす。同時に、マトリックス出力線
上の可能な信号スパン減少は広帯域信号結合装置の動作
電圧の、電流ピークに起因する擾乱の減少をももたらす
ものである。

【図面の簡単な説明】

第１図は広帯域信号結合装置の概要回路図、第２図ない
し第６図はその本発明による回路技術的実現の詳細図、
第７図は信号状態を示す図である。 Ａ１−Ａ１−Ａｍ・・・出力増幅器回路ａｌＡ−ａｉＡ
−ａｍ・・・出力端 ＤＸ・・・行デコーダー ＤＹ・・・列デコーダー Ｅ１〜Ｅｊ−Ｅｎ・・・入力ドライバ回路ｅ１〜ｅｊ〜
ｅｎ・・・入力端 Ｈｉｊ・・・保持メモリセル Ｋｉｊ・・・結合要素 ＫＰ　ｌ　１−ＫＰ　ｉ　ｊ＝ＫＰｍｎ−・・結合点Ｒ
ｅｇＸ、ＲｅｇＹ・・・入力レジスタｐｖ・・・予充電
相 ｐｈ・・・主相 Ｓ・・・出力端、制御入力端 ５ｌ−ｓｊ−ｓｎ・・・マトリックス入力（列）線Ｔａ
ｉ・・・マトリックス出力線個別のトランジスタ Ｔｅ・・・入力トランジスタ Ｔｋ・・・スイッチトランジスタ Ｔｉｐｃ・・・予充電回路 ＴＰＣ・・・クロック信号線 ＵＤＤ・・・予充電電位 ＵＳＳ・・・動作電圧源 ｘｉ・〜ｘｉ−ｘｍ・・・駆動線 ｙｌ〜ｙｊ〜ｙｎ・・・駆動線 ｚｌ−ｚｉ−ｚｍ・・・マトリックス出力（行）線ＩＧ
　１ ＳＳ

Claims (1)

1. 【特許請求の範囲】 １）ＦＥＴ技術による結合点マトリックスを有する広帯
   域信号結合装置であって、 その入力端（ｅｊ−ｓｊ）がそれぞれ入力ドライバ回路
   （Ｅｊ）を設けられていてよく、その出力端（ｚｉ−ｓ
   ｉ）がそれぞれ出力増幅器回路（Ａｉ）を設けられてい
   てよく、そのそれぞれ保持メモリセル（Ｈｉｊ）により
   制御される結合要素（Ｋｉｊ）がそれぞれ、その制御電
   極に通過接続または阻止信号を与えられるスイッチトラ
   ンジスタ（Ｔｋ）とその制御電極で付属のマトリックス
   入力線（ｓｊ）に接続されている入力トランジスタ（Ｔ
   ｅ）との直列回路により形成されており、直列回路は一
   方のトランジスタ（ＴｋまたはＴｅ）の直列回路と反対
   側の主電極で付属のマトリックス出力線（ｚｉ）に接続
   されておマトリックス出力線（ｚｉ）が予充電電位５（
   Ｕ＿ｐ＿ｐ）と予充電回路（Ｔｉｐｃ）を介して接続さ
   れており、予充電回路（Ｔｉｐｃ）はアンラッチ入力端
   で、予充電相（ｐｖ）およびその他のビット通過接続時
   間に分割されるビット通過接続時間の予充電相（ｐｖ）
   を定める予充電クロック信号のクロック信号線（Ｔ＿ｐ
   ＿ｃ）に接続されており、マトリックス出力線（ｚｉ）
   が各予充電相（ｐｖ）で予充電電位に充電される広帯域
   信号結合装置において、 他方のトランジスタ（ＴｅまたはＴｋ）の直列回路と反
   対側の主電極が連続的に動作電圧源の１つの端子（Ｕ＿
   ｓ＿ｓ、接地）と接続されていることを特徴とする広帯
   域信号結合装置。 ２）他方のトランジスタ（ＴｅまたはＴｋ）の直列回路
   と反対側の主電極が、その制御電極でマトリックス出力
   線個別の出力増幅器回路（Ａｉ）と接続されているマト
   リックス出力線個別のトランジスタ（Ｔａｉ）を介して
   動作電圧源の１つの端子（Ｕ＿ｓ＿ｓ、接地）と接続さ
   れていることを特徴とする請求項１記載の広帯域信号結
   合装置。 ３）各結合要素（Ｋｉｊ）のトランジスタ直列回路（Ｔ
   ｋ−Ｔｅ）がそのスイッチトランジスタ（Ｔｋ）でマト
   リックス出力線（ｚｉ）に接続されていることを特徴と
   する請求項１または２記載の広帯域信号結合装置。 ４）各結合要素（Ｋｉｊ）のトランジスタ直列回路（Ｔ
   ｋ−Ｔｅ）がその入力トランジスタ（Ｔｅ）でマトリッ
   クス出力線（ｚｉ）に接続されていることを特徴とする
   請求項１または２記載の広帯域信号結合装置。