JPH028458B2 - - Google Patents
Info
- Publication number
- JPH028458B2 JPH028458B2 JP58055225A JP5522583A JPH028458B2 JP H028458 B2 JPH028458 B2 JP H028458B2 JP 58055225 A JP58055225 A JP 58055225A JP 5522583 A JP5522583 A JP 5522583A JP H028458 B2 JPH028458 B2 JP H028458B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- gate
- gaas
- region
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 67
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 66
- 239000013078 crystal Substances 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 description 63
- 239000004065 semiconductor Substances 0.000 description 43
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 10
- 230000009467 reduction Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- -1 protons Chemical compound 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012470 diluted sample Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
- H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8126—Thin film MESFET's
Description
【発明の詳細な説明】
（本発明の属する技術分野）
本発明は、従来の金属・半導体接触により形成
されたるシヨツトキ障壁接合と同様の障壁接合を
有しかつ従来の上記シヨツトキ障壁接合では実現
され得ない高い障壁電位差から従来のシヨツトキ
障壁電位差までの範囲を任意に制御し得る新たな
ゲート構成を有する電界効果トランジスタに関す
るものである。
されたるシヨツトキ障壁接合と同様の障壁接合を
有しかつ従来の上記シヨツトキ障壁接合では実現
され得ない高い障壁電位差から従来のシヨツトキ
障壁電位差までの範囲を任意に制御し得る新たな
ゲート構成を有する電界効果トランジスタに関す
るものである。
（従来技術）
従来GaAs半絶縁性基板を用いた電界効果トラ
ンジスタ（以下「FET」という）はGaAs系−
族化合物半導体に対しシヨツトキ障壁を形成し
得る金属性電極を備えたものが主流であり、絶縁
膜ゲート及びＰ−Ｎ接合ゲートを用いたものは少
ない。これは絶縁膜ゲートを用いたFETでは
GaAs半導体と絶縁膜との界面での界面電荷量に
起因する閾値変動が極めて大きく、Ｐ−Ｎ接合ゲ
ートを用いたFETでは、製作技術の限界により
Ｐ−Ｎ接合ゲートのゲート長を1μｍ以下にする
ことが困難なためである。従つて以下の従来技術
としてはまずシヨツトキ障壁接合ゲートを有する
GaAsFETを取り上げて説明する。
ンジスタ（以下「FET」という）はGaAs系−
族化合物半導体に対しシヨツトキ障壁を形成し
得る金属性電極を備えたものが主流であり、絶縁
膜ゲート及びＰ−Ｎ接合ゲートを用いたものは少
ない。これは絶縁膜ゲートを用いたFETでは
GaAs半導体と絶縁膜との界面での界面電荷量に
起因する閾値変動が極めて大きく、Ｐ−Ｎ接合ゲ
ートを用いたFETでは、製作技術の限界により
Ｐ−Ｎ接合ゲートのゲート長を1μｍ以下にする
ことが困難なためである。従つて以下の従来技術
としてはまずシヨツトキ障壁接合ゲートを有する
GaAsFETを取り上げて説明する。
従来技術のGaAsシヨツトキ障壁接合ゲート
FET（以下「GaAs・MES・FET」という）で
は、ゲート構成用の金属性電極としてはAl、
Au、Ti、Mo、Pt、Ta等が用いられている。こ
れら種々の金属性電極の違いによつて惹起される
シヨツトキ障壁電気特性上の違いは、シヨツトキ
障壁電流Ioと、シヨツトキ電極・Ｎ形半導体層間
順方向バイアス電圧Ｖとの関係式Io∝exp〔ｑ（Ｖ
−ΦBN）／kT〕においてシヨツトキ障壁電位差
ΦBNに反映される。上式に於て、ｑは単位電荷、
ｋはボルツマン定数、Ｔは絶対温度である。この
シヨツトキ障壁電位差ΦBNはシヨツトキ障壁順方
向電流が急峻に増加し始めるバイアス電圧を支配
する因子である。
FET（以下「GaAs・MES・FET」という）で
は、ゲート構成用の金属性電極としてはAl、
Au、Ti、Mo、Pt、Ta等が用いられている。こ
れら種々の金属性電極の違いによつて惹起される
シヨツトキ障壁電気特性上の違いは、シヨツトキ
障壁電流Ioと、シヨツトキ電極・Ｎ形半導体層間
順方向バイアス電圧Ｖとの関係式Io∝exp〔ｑ（Ｖ
−ΦBN）／kT〕においてシヨツトキ障壁電位差
ΦBNに反映される。上式に於て、ｑは単位電荷、
ｋはボルツマン定数、Ｔは絶対温度である。この
シヨツトキ障壁電位差ΦBNはシヨツトキ障壁順方
向電流が急峻に増加し始めるバイアス電圧を支配
する因子である。
第１図はシヨツトキ障壁接合に於て、金属性電
極と半導体層との界面にエネルギ準位を含まぬ理
想上の接合モデルに関して、半導体の伝達帯Ev、
価電子帯Ec、フエルミ準位EF、シヨツトキ障壁
電位の形状等を含む接合断面模式図である。第１
図に示される理想モデルに対応したシヨツトキ障
壁電位差ΦBNは下式(1)である。
極と半導体層との界面にエネルギ準位を含まぬ理
想上の接合モデルに関して、半導体の伝達帯Ev、
価電子帯Ec、フエルミ準位EF、シヨツトキ障壁
電位の形状等を含む接合断面模式図である。第１
図に示される理想モデルに対応したシヨツトキ障
壁電位差ΦBNは下式(1)である。
ΦBN＝ΦM−ｘ ……(1)
ここにΦMは金属性電極の仕事関数、ｘは半導
体の電子親和力である。上記理想モデルによれ
ば、種々のシヨツトキ障壁電極側に付される金属
の持つ仕事関数上の差はただちのシヨツトキ障壁
電位差ΦBN上の差に反映する筈である。他方、こ
れらシヨツトキ障壁電位差ΦBNの実測結果が上記
モデルに基づく値と大幅に異なる所にある事は文
献等に於て記され公知の事実である。シヨツトキ
障壁電位差ΦBNに関する従来の実測結果には、以
下の傾向が見られる。即ちシヨツトキ障壁接合界
面に於けるフエルミ準位EFは、該半導体層禁制
帯幅をEGとすると、価電子帯から約（EG／３）
のエネルギー位置にいかなる金属性電極をもつて
しても固定される事、即ちＮ形半導体のシヨツト
キ障壁電位差ΦBNはほぼ（2EG／３）なる傾向を
もつて該Ｎ形半導体層の有する禁制帯幅EGに支
配される事が見られる。
体の電子親和力である。上記理想モデルによれ
ば、種々のシヨツトキ障壁電極側に付される金属
の持つ仕事関数上の差はただちのシヨツトキ障壁
電位差ΦBN上の差に反映する筈である。他方、こ
れらシヨツトキ障壁電位差ΦBNの実測結果が上記
モデルに基づく値と大幅に異なる所にある事は文
献等に於て記され公知の事実である。シヨツトキ
障壁電位差ΦBNに関する従来の実測結果には、以
下の傾向が見られる。即ちシヨツトキ障壁接合界
面に於けるフエルミ準位EFは、該半導体層禁制
帯幅をEGとすると、価電子帯から約（EG／３）
のエネルギー位置にいかなる金属性電極をもつて
しても固定される事、即ちＮ形半導体のシヨツト
キ障壁電位差ΦBNはほぼ（2EG／３）なる傾向を
もつて該Ｎ形半導体層の有する禁制帯幅EGに支
配される事が見られる。
例えばGaAsに於ては、ΦBN≒0.07ΦM＋0.49なる
実験則が数種の金属性電極に関する実測結果から
一般に知られている。この場合、金属性電極の仕
事関数ΦM上の相違はそれらのGaAsに対するシヨ
ツトキ障壁電位差ΦBN上の相違として（7/100）
に圧縮して反映されている。それ故、従来技術の
GaAsに於いて金属の種類を変えることによつて
実現し得るシヨツトキ障壁電位差ΦBNの範囲は、
せいぜい0.6Vから0.85Vの範囲であつた。
実験則が数種の金属性電極に関する実測結果から
一般に知られている。この場合、金属性電極の仕
事関数ΦM上の相違はそれらのGaAsに対するシヨ
ツトキ障壁電位差ΦBN上の相違として（7/100）
に圧縮して反映されている。それ故、従来技術の
GaAsに於いて金属の種類を変えることによつて
実現し得るシヨツトキ障壁電位差ΦBNの範囲は、
せいぜい0.6Vから0.85Vの範囲であつた。
また、一般工程技術におけるMES・FETの製
造プロセスに於て、各種のシヨツトキ障壁接合ゲ
ート用金属を、シヨツトキ障壁電位差ΦBNを多少
でも変える目的を以つて用途に応じ使い分けよう
とすると、ゲート用金属堆積用装置の複数化、又
はかかるゲート用金属に接続される配線金属種の
限定等の問題が生じてしまう欠点があつた。従つ
て一般にシヨツトキ障壁電位差ΦBNは一定所与の
ものとしたる限定のもとにかかるMES・FETの
設計するのが従来技術の方法であつた。
造プロセスに於て、各種のシヨツトキ障壁接合ゲ
ート用金属を、シヨツトキ障壁電位差ΦBNを多少
でも変える目的を以つて用途に応じ使い分けよう
とすると、ゲート用金属堆積用装置の複数化、又
はかかるゲート用金属に接続される配線金属種の
限定等の問題が生じてしまう欠点があつた。従つ
て一般にシヨツトキ障壁電位差ΦBNは一定所与の
ものとしたる限定のもとにかかるMES・FETの
設計するのが従来技術の方法であつた。
ところで、上述せるMES・FETに於けるシヨ
ツトキ障壁電位差ΦBNに対応して決まるシヨツト
キ障壁のビルトイン電圧Vbiと該FETの電流飽和
領域におけるドレイン電流Id対ゲート・ソース間
電圧の関係は下式の如く表現される。
ツトキ障壁電位差ΦBNに対応して決まるシヨツト
キ障壁のビルトイン電圧Vbiと該FETの電流飽和
領域におけるドレイン電流Id対ゲート・ソース間
電圧の関係は下式の如く表現される。
Id＝Ｋ（VT−VGS）2 ……(2)
Ｋ＝εμw／2dLg ……(3)
VT＝Vbi−d2（qNd／2ε） ……(4)
VbiVGS＞VT ……(5)
ここに
Id：ドレイン電流、VT：FETの閾値電圧、
VGS：ゲート・ソース間電圧、ε：半導体層誘電
率、μ：電子易動度、ｗ：ゲート幅、ｄ：半導体
層深さ、Lg：ゲート長、Nd：ドナー濃度、Vbi：
シヨツトキ障壁ビルトイン電圧 である。
VGS：ゲート・ソース間電圧、ε：半導体層誘電
率、μ：電子易動度、ｗ：ゲート幅、ｄ：半導体
層深さ、Lg：ゲート長、Nd：ドナー濃度、Vbi：
シヨツトキ障壁ビルトイン電圧 である。
上述の不等式(5)に示すようにゲート・ソース間
電圧の上限値は、ゲートに流れ込む電子流がドレ
イン電流に比べ無視し得ない量に増加する電圧と
して与えられ、ほぼビルトイン電圧Vbi（〜ΦBN）
に相等する。従つて、式(2)に示したドレイン電流
の最大値、即ち最大ドレイン出力電流Idnaxは、
下式で与えられる。
電圧の上限値は、ゲートに流れ込む電子流がドレ
イン電流に比べ無視し得ない量に増加する電圧と
して与えられ、ほぼビルトイン電圧Vbi（〜ΦBN）
に相等する。従つて、式(2)に示したドレイン電流
の最大値、即ち最大ドレイン出力電流Idnaxは、
下式で与えられる。
Idnax＝Ｋ（VT−Vbi）2 ……(6)
上式(6)の意味するところは、ビルトイン電圧
Vbiに比し閾値電圧の絶対値｜VT｜を小とする
FETに於ては、Idnaxは、ビルトイン電圧Vbiによ
りIdnax≒Ｋ・V2 biの関係で支配される事である。
Vbiに比し閾値電圧の絶対値｜VT｜を小とする
FETに於ては、Idnaxは、ビルトイン電圧Vbiによ
りIdnax≒Ｋ・V2 biの関係で支配される事である。
以上説明したように、シヨツトキ障壁電位差
ΦBN、換言すればシヨツトキ障壁のビルトイン電
圧Vbiは、ゲート・ソース間電圧の上限を現定し、
従つて論理用FETに於ける電圧振幅上限を規定
し、さらには閾値電圧の絶対値｜VT｜がビルト
イン電圧Vbiに比べ小なるFETに於てはその最大
ドレイン出力電流をVbiの二乗則で支配する。そ
れ故シヨツトキ障壁電位差ΦBNはMES・FETに
於て最も重要な定数の一つである。しかしなが
ら、従来技術では先述の如くGaAsの場合にシヨ
ツトキ障壁電位差ΦBNは0.6V＜ΦBN＜0.85Vと僅か
の範囲でしか設定し得ず、その最高値も低く、実
用的には金属種を変えることなしにはシヨツトキ
障壁電位差ΦBNを固定所与の定数として用いざる
を得なかつた。
ΦBN、換言すればシヨツトキ障壁のビルトイン電
圧Vbiは、ゲート・ソース間電圧の上限を現定し、
従つて論理用FETに於ける電圧振幅上限を規定
し、さらには閾値電圧の絶対値｜VT｜がビルト
イン電圧Vbiに比べ小なるFETに於てはその最大
ドレイン出力電流をVbiの二乗則で支配する。そ
れ故シヨツトキ障壁電位差ΦBNはMES・FETに
於て最も重要な定数の一つである。しかしなが
ら、従来技術では先述の如くGaAsの場合にシヨ
ツトキ障壁電位差ΦBNは0.6V＜ΦBN＜0.85Vと僅か
の範囲でしか設定し得ず、その最高値も低く、実
用的には金属種を変えることなしにはシヨツトキ
障壁電位差ΦBNを固定所与の定数として用いざる
を得なかつた。
このように、従来のGaAs・MES・FETでは、
シヨツトキ障壁電位差ΦBNを最大でも0.85Vと低
い固定の値にしか設定できないことに起因して、
次のような種々の欠点があつた。
シヨツトキ障壁電位差ΦBNを最大でも0.85Vと低
い固定の値にしか設定できないことに起因して、
次のような種々の欠点があつた。
まず、ゲート・ソース間電圧の上限が低い値に
制限されていた。また｜VT｜が小さなFETにお
ける最大ドレイン出力電流をあまり大きくするこ
とができなかつた。
制限されていた。また｜VT｜が小さなFETにお
ける最大ドレイン出力電流をあまり大きくするこ
とができなかつた。
ところで一般にGaAsノーマリオフ形MES・
FETを例えば論理インバータの駆動用FETとし
て用いる場合、その信号電圧の上限はビルトイン
電圧Vbiであるから、回路の論理電圧の上限値Vu
と下限値VLは次の不等式 VbiVu＞VT＞VL＞０ ……(7) で決められる。従つて従来のGaAs・MES・
FETを駆動用に用いる場合には、論理電圧の上
限値が前述のビルトイン電圧の上限値0.85Vに限
定されてしまつた。その結果、不等式(7)を満足す
る閾値電圧の許容範囲が狭く、回路の動作余裕度
を大きくすることができなかつた。また、従来技
術では論理電圧振幅｜Vu−VL｜も幅広く設定で
きなかつたので外部から侵入する雑音に対する余
裕度の向上にも限界があつた。
FETを例えば論理インバータの駆動用FETとし
て用いる場合、その信号電圧の上限はビルトイン
電圧Vbiであるから、回路の論理電圧の上限値Vu
と下限値VLは次の不等式 VbiVu＞VT＞VL＞０ ……(7) で決められる。従つて従来のGaAs・MES・
FETを駆動用に用いる場合には、論理電圧の上
限値が前述のビルトイン電圧の上限値0.85Vに限
定されてしまつた。その結果、不等式(7)を満足す
る閾値電圧の許容範囲が狭く、回路の動作余裕度
を大きくすることができなかつた。また、従来技
術では論理電圧振幅｜Vu−VL｜も幅広く設定で
きなかつたので外部から侵入する雑音に対する余
裕度の向上にも限界があつた。
また、一般にSi半導体を用いるMISFET集積
回路においては、その性能、集積密度の向上を図
るために、比例縮小則という方法論が成立してい
る。これは、縮小化の割合を示すスケールフアク
タをｎとした場合に、MISFETを構成する各種
の定数をこのｎを基準にｎ倍、１／ｎ、１／n2等
に設定することにより、電源電圧VDD論理電圧上
限Vu、論理電圧下限VL、FETの電圧閾値VT等の
電位パタメータを１／ｎにし微細で高密度化可能
な集積回路を実現しようとするものである。この
比例縮小則を適用する場合には、VDD：Vu：VT：
VLの比は原則上一定としておくことが必要であ
る。しかし、先にも述べたように、従来の
GaAs・MES・FETにおいては、ビルトイン電
圧Vbi自体が事実上固定された値であつてその値
を高く設定できなかつたために、上述のVDD：
Vu：VT：VLの相互関係はVDDVbi（＜0.85V）と
いう極めて限定された電源電圧条件においてしか
成立し得なかつた。従つて従来のGaAs・MES・
FETにおいては、比例縮小則の適用は極めて限
定された範囲でしかできないという欠点があつ
た。
回路においては、その性能、集積密度の向上を図
るために、比例縮小則という方法論が成立してい
る。これは、縮小化の割合を示すスケールフアク
タをｎとした場合に、MISFETを構成する各種
の定数をこのｎを基準にｎ倍、１／ｎ、１／n2等
に設定することにより、電源電圧VDD論理電圧上
限Vu、論理電圧下限VL、FETの電圧閾値VT等の
電位パタメータを１／ｎにし微細で高密度化可能
な集積回路を実現しようとするものである。この
比例縮小則を適用する場合には、VDD：Vu：VT：
VLの比は原則上一定としておくことが必要であ
る。しかし、先にも述べたように、従来の
GaAs・MES・FETにおいては、ビルトイン電
圧Vbi自体が事実上固定された値であつてその値
を高く設定できなかつたために、上述のVDD：
Vu：VT：VLの相互関係はVDDVbi（＜0.85V）と
いう極めて限定された電源電圧条件においてしか
成立し得なかつた。従つて従来のGaAs・MES・
FETにおいては、比例縮小則の適用は極めて限
定された範囲でしかできないという欠点があつ
た。
（本発明の目的）
本発明の目的は、従来のシヨツトキ障壁と同様
の障壁接合を有し、かつ従来よりも広範囲にしか
も従来より高い値にゲート接合障壁電位差を設定
し得る新たなゲート構成を有するFETを提供す
ることにある。
の障壁接合を有し、かつ従来よりも広範囲にしか
も従来より高い値にゲート接合障壁電位差を設定
し得る新たなゲート構成を有するFETを提供す
ることにある。
本発明の他の目的は、従来のGaAs・MES・
FETに比し、入力ゲート電圧が大きなGaAs・
FETを提供することにある。
FETに比し、入力ゲート電圧が大きなGaAs・
FETを提供することにある。
本発明の他の目的は、最大ドレイン出力電流の
大きなGaAs・FETを提供することにある。
大きなGaAs・FETを提供することにある。
本発明の他の目的は、論理電圧振幅が大きく、
回路動作余裕度や雑音に対する余裕度が大きな
GaAs・FETを提供することにある。
回路動作余裕度や雑音に対する余裕度が大きな
GaAs・FETを提供することにある。
本発明の他の目的は、広く比例縮小則を適用で
きるGaAs・FETを提供することにある。
きるGaAs・FETを提供することにある。
更に本発明の他の目的は、集積密度の向上に適
したGaAs・FETを提供することにある。
したGaAs・FETを提供することにある。
（本発明の概要）
本発明は上述の目的とするためのもので、その
代表的な構成例によれば、基板上に動作層として
用いるＮ形単結晶GaAs層を備え、このＮ形単結
晶GaAs層の主面の一部に少なくとも硼素（以下
「Ｂ」という）を10原子％以上を含むアモルフア
スシリコン（以下「ａ−Si」という）領域又は少
なくともＢを10原子％以上含み、かつゲルマニウ
ム（以下「Ge」という）を含むａ−Si領域を備
え、このａ−Si領域と前記Ｎ形単結晶GaAs層と
の接触によりゲート構成を形成し、前記Ｎ形単結
晶GaAs層の主面上で前記ゲート構成をはさんで
相対する位置にソース電極及びドレイン電極を備
えたことに特徴がある。
代表的な構成例によれば、基板上に動作層として
用いるＮ形単結晶GaAs層を備え、このＮ形単結
晶GaAs層の主面の一部に少なくとも硼素（以下
「Ｂ」という）を10原子％以上を含むアモルフア
スシリコン（以下「ａ−Si」という）領域又は少
なくともＢを10原子％以上含み、かつゲルマニウ
ム（以下「Ge」という）を含むａ−Si領域を備
え、このａ−Si領域と前記Ｎ形単結晶GaAs層と
の接触によりゲート構成を形成し、前記Ｎ形単結
晶GaAs層の主面上で前記ゲート構成をはさんで
相対する位置にソース電極及びドレイン電極を備
えたことに特徴がある。
（本発明の実施例）
以下、本発明を実施例に従つて説明する。
第２図は本発明の基本的な構成の一実施例を示
したものである。このFETは例えば105Ω・cm以
上の比抵抗のGaAs半絶縁性基板１上に、例えば
１〜５×1015cm-3のＮ形の不純物を含む例えば厚
さ1000ÅのGaAs半導体層２を備え、動作層とし
てこのGaAs半導体層２の表面の一部にこれと接
触して設けられた例えば厚さ1500Åのアモルフア
スシリコン領域３を備え、このａ−Si領域３上に
は必要に応じAl、Ti、Mo、Ｗ、Pt等から成るゲ
ート電極４を備え、GaAs半導体層２の表面には
ａ−Si領域３をはさんでAuGe、InAg等から成り
合金性オーミツク接触を有するようにソース電極
５及びトレイン電極６を備えている。ここで注意
して頂きたいのは、GaAs半導体層２上のａ−Si
領域３の存在である。このａ−Si領域３は少なく
ともＢを10原子％以上含むａ−Si又は少なくとも
Ｂを10原子％以上含みかつGeを含むａ−Siで構
成されている。そして、後に詳述するように、こ
のＢ又はGeの含有量をかえることによつて、ａ
−Si領域３とＮ形GaAs半導体層２との障壁電位
差Φ′BNを広い範囲で設定でき、しかも高い値に設
定できる。なお、上述のＢの含有量は、少なくと
もＮ形GaAs半導体層２とａ−Si領域３との界面
から少なくとも50〜200Åの厚さのａ−Si領域３
中で成立していればよい。少なくとも上述の厚さ
があれば、障壁電位差Φ′BNが確保されるからであ
る。
したものである。このFETは例えば105Ω・cm以
上の比抵抗のGaAs半絶縁性基板１上に、例えば
１〜５×1015cm-3のＮ形の不純物を含む例えば厚
さ1000ÅのGaAs半導体層２を備え、動作層とし
てこのGaAs半導体層２の表面の一部にこれと接
触して設けられた例えば厚さ1500Åのアモルフア
スシリコン領域３を備え、このａ−Si領域３上に
は必要に応じAl、Ti、Mo、Ｗ、Pt等から成るゲ
ート電極４を備え、GaAs半導体層２の表面には
ａ−Si領域３をはさんでAuGe、InAg等から成り
合金性オーミツク接触を有するようにソース電極
５及びトレイン電極６を備えている。ここで注意
して頂きたいのは、GaAs半導体層２上のａ−Si
領域３の存在である。このａ−Si領域３は少なく
ともＢを10原子％以上含むａ−Si又は少なくとも
Ｂを10原子％以上含みかつGeを含むａ−Siで構
成されている。そして、後に詳述するように、こ
のＢ又はGeの含有量をかえることによつて、ａ
−Si領域３とＮ形GaAs半導体層２との障壁電位
差Φ′BNを広い範囲で設定でき、しかも高い値に設
定できる。なお、上述のＢの含有量は、少なくと
もＮ形GaAs半導体層２とａ−Si領域３との界面
から少なくとも50〜200Åの厚さのａ−Si領域３
中で成立していればよい。少なくとも上述の厚さ
があれば、障壁電位差Φ′BNが確保されるからであ
る。
次に上述の第２図のFETの製法を説明する。
まずGaAs半絶縁性基板１上にＮ形のGaAs半
導体層２を形成する。このGaAs半導体層２は気
相エピタキシヤル成長若しくは分子線エピタキシ
ヤル成長によつて形成するか、又はGaAs半絶縁
性基板１にSi+、S+、Se+等のＮ形不純物をイオ
ン注入することによつて形成すればよい。例えば
Si+をイオン注入してGaAs半導体層２を形成す
る場合には、所望のドーズ量を60keVの加速電圧
でGaAs半絶縁性基板１中に注入した後、その上
にSi3N4膜を約1500Å気相成長法で形成し、その
後N2雰囲気のもとに800℃で20分の熱処理を行な
うことにより、結果格子の損傷の回復と注入不純
物の電気的活性化を行なう。いずれにしても
GaAs半導体層２の不純物濃度と厚さとの関係は
前述の式(2)〜(5)を以て設計した値になるよう形成
する。
導体層２を形成する。このGaAs半導体層２は気
相エピタキシヤル成長若しくは分子線エピタキシ
ヤル成長によつて形成するか、又はGaAs半絶縁
性基板１にSi+、S+、Se+等のＮ形不純物をイオ
ン注入することによつて形成すればよい。例えば
Si+をイオン注入してGaAs半導体層２を形成す
る場合には、所望のドーズ量を60keVの加速電圧
でGaAs半絶縁性基板１中に注入した後、その上
にSi3N4膜を約1500Å気相成長法で形成し、その
後N2雰囲気のもとに800℃で20分の熱処理を行な
うことにより、結果格子の損傷の回復と注入不純
物の電気的活性化を行なう。いずれにしても
GaAs半導体層２の不純物濃度と厚さとの関係は
前述の式(2)〜(5)を以て設計した値になるよう形成
する。
次に、GaAs半導体層２上に次のようにしてａ
−Si領域３を形成する。まずＮ形GaAs半導体層
２を形成した試料を反応管中に保持し、例えば反
応温度を450℃に設定した該反応管にHe希釈の
SiH4及びB2H6又はSiH4、B2H6及びGeH4の原料
ガスを例えば全ガス圧0.2Torrで導入することに
より少なくともＢを10原子％以上含むａ−Si膜又
は少なくともＢを10原子％以上含みかつGeを含
むａ−Si膜をGaAs半導体層２上に形成する。
−Si領域３を形成する。まずＮ形GaAs半導体層
２を形成した試料を反応管中に保持し、例えば反
応温度を450℃に設定した該反応管にHe希釈の
SiH4及びB2H6又はSiH4、B2H6及びGeH4の原料
ガスを例えば全ガス圧0.2Torrで導入することに
より少なくともＢを10原子％以上含むａ−Si膜又
は少なくともＢを10原子％以上含みかつGeを含
むａ−Si膜をGaAs半導体層２上に形成する。
上記ガスの流量比は
GeH4／（SiH4＋GeH4）＝０〜１×10-1
B2H6／（SiH4＋GeH4）＝１×10-3〜２×10-1
の範囲で調整する事によりゲート接合の障壁電位
差Φ′BNを変える事が可能である。その詳細は後述
する。
差Φ′BNを変える事が可能である。その詳細は後述
する。
次に形成したａ−Si膜の不必要な領域、即ちゲ
ート構成として用いられる以外の領域を公知のリ
ソグラフイ技術とエツチング技術例えば（CF4＋
O2）等のプラズマエツチングで除去し、ａ−Si
領域３を形成する。最後にソース電極５及びドレ
イン電極６は、Al等の金属を試料上に蒸着後所
定パターンに加工し窒素ガス雰囲気下に於て例え
ば450℃、20秒の温度処理して低抵抗のオーミツ
ク接触を得るように形成される。
ート構成として用いられる以外の領域を公知のリ
ソグラフイ技術とエツチング技術例えば（CF4＋
O2）等のプラズマエツチングで除去し、ａ−Si
領域３を形成する。最後にソース電極５及びドレ
イン電極６は、Al等の金属を試料上に蒸着後所
定パターンに加工し窒素ガス雰囲気下に於て例え
ば450℃、20秒の温度処理して低抵抗のオーミツ
ク接触を得るように形成される。
ここで、本発明の大きな特徴であるゲート構成
について説明する。ゲート構成とは、上の実施例
においてはGaAs半導体層２とこれに接して設け
られる少なくともＢを10原子％以上含むａ−Si領
域３又は少なくともＢを10原子％以上含みかつ
Geを含むａ−Si領域３とを指す。
について説明する。ゲート構成とは、上の実施例
においてはGaAs半導体層２とこれに接して設け
られる少なくともＢを10原子％以上含むａ−Si領
域３又は少なくともＢを10原子％以上含みかつ
Geを含むａ−Si領域３とを指す。
発明者らは前述した方法で形成した少なともＢ
を10原子％以上含むａ−Si領域３又は少なくとも
Ｂを10原子％以上含みかつGeを含むａ−Si領域
３とＮ形GaAs半導体層２とで形成する接合の持
つ電気特性は所謂one−side−abruptあるいはシ
ヨツトキ障壁特性に一致する事を見い出し、更に
シヨツトキ障壁電流・電圧特性の評価係数は1.1
〜1.3と良好である事を確認した。
を10原子％以上含むａ−Si領域３又は少なくとも
Ｂを10原子％以上含みかつGeを含むａ−Si領域
３とＮ形GaAs半導体層２とで形成する接合の持
つ電気特性は所謂one−side−abruptあるいはシ
ヨツトキ障壁特性に一致する事を見い出し、更に
シヨツトキ障壁電流・電圧特性の評価係数は1.1
〜1.3と良好である事を確認した。
かかる事実を前提に、上記ａ−Si領域３とＮ形
GaAs半導体層２との接合の電流・電圧特性から
求めた該接合における障壁電位差Φ′BNと、ａ−Si
膜形成条件である原料ガスの流量化との関係の１
例を示したのが第３図である。ａ−Si領域３とＮ
形GaAs半導体層２との接合に所望の障壁電位差
Φ′BNを与えんとする場合には、第３図中の３−ａ
〜３−ｄのいずれかの実線に従がう流量比関係を
満足するようにSiH4、B2H6及びGeH4の流量を
設定してａ−Si膜を形成すればよい。第３図中３
−ａ，３−ｂ，３−ｃ，３−ｄは障壁電位差Φ′BN
がそれぞれ0.90V、0.94V、0.98V、1.20Vとなる
流量比条件を示している。例えば障壁電位差Φ′BN
を1.20VにするためにはB2H6／（SiH4＋GeH4）
流量比及びGeH4／（SiH4＋GeH4）流量比を例
えばそれぞれ約８×10-2及び約１×10-2に、又は
例えばそれぞれ約1.05×10-2及び約５×10-2に設
定すればよい。
GaAs半導体層２との接合の電流・電圧特性から
求めた該接合における障壁電位差Φ′BNと、ａ−Si
膜形成条件である原料ガスの流量化との関係の１
例を示したのが第３図である。ａ−Si領域３とＮ
形GaAs半導体層２との接合に所望の障壁電位差
Φ′BNを与えんとする場合には、第３図中の３−ａ
〜３−ｄのいずれかの実線に従がう流量比関係を
満足するようにSiH4、B2H6及びGeH4の流量を
設定してａ−Si膜を形成すればよい。第３図中３
−ａ，３−ｂ，３−ｃ，３−ｄは障壁電位差Φ′BN
がそれぞれ0.90V、0.94V、0.98V、1.20Vとなる
流量比条件を示している。例えば障壁電位差Φ′BN
を1.20VにするためにはB2H6／（SiH4＋GeH4）
流量比及びGeH4／（SiH4＋GeH4）流量比を例
えばそれぞれ約８×10-2及び約１×10-2に、又は
例えばそれぞれ約1.05×10-2及び約５×10-2に設
定すればよい。
第４図はB2H6／（SiH4＋GeH4）流量比に対
するａ−Si膜中のＢの原子％の関係を示したもの
で、GeH4の流量をパラメータにしている。第４
図中４−ａはGeH4の流量が０の場合即ち形成さ
れるａ−Si膜中にＢは含まれるがGeが含まれな
い場合を示し、４−ｂは原料ガスとしてSiH4及
びB2H6の他にGeH4も用いGeH4／（SiH4＋
GeH4）流量比を５×10-2とした場合、即ち形成
されるａ−Si膜中にＢとGeとが含まれる場合を
示している。第４図は、B2H6の流量が増えるに
つれａ−Si膜中のＢ濃度が高くなることを示すと
共に、GeH4の流量によつてはａ−Si膜中のＢ濃
度がそれほど大きくは変動しないことを示してい
る。
するａ−Si膜中のＢの原子％の関係を示したもの
で、GeH4の流量をパラメータにしている。第４
図中４−ａはGeH4の流量が０の場合即ち形成さ
れるａ−Si膜中にＢは含まれるがGeが含まれな
い場合を示し、４−ｂは原料ガスとしてSiH4及
びB2H6の他にGeH4も用いGeH4／（SiH4＋
GeH4）流量比を５×10-2とした場合、即ち形成
されるａ−Si膜中にＢとGeとが含まれる場合を
示している。第４図は、B2H6の流量が増えるに
つれａ−Si膜中のＢ濃度が高くなることを示すと
共に、GeH4の流量によつてはａ−Si膜中のＢ濃
度がそれほど大きくは変動しないことを示してい
る。
第３図と第４図から、障壁電位差Φ′BNを従来の
シヨツトキ障壁接合では実現できなかつた値
（0.85V以上）に設定するにはａ−Si領域３中の
Ｂを少なくとも10原子％以上にすればよいことが
わかる。例えば、第３図３−ａからわかるように
GeH4／（SiH4＋GeH4）流量比を０、即ちGeH4
を流さない場合に障壁電位差Φ′BNを0.90V以上に
するためには、B2H6／（SiH4＋GeH4）流量比
を約５×10-3以上の範囲で設定することが必要で
ある。この場合には、第４図４−ａからわかるよ
うに、形成されたａ−Si膜が約15原子％以上のＢ
を含んでいる。第３図には図示していないが、従
来のシヨツトキ障壁電位差ΦBNの最大値0.85Vと
同等の障壁電位差Φ′BNを得るための流量比条件
は、曲線３−ａのより左側に存在する。このよう
な条件はB2H6／（SiH4＋GeH4）流量比を曲線
３−ａの場合に比べ小さくすることによつて実現
でき、そのとき形成されるａ−Si膜中のＢ濃度は
より低い値となる。従つて従来のシヨツトキ障壁
電位差ΦBNの最大値より大きな障壁電位差Φ′BNを
得るためには、ａ−Si膜中のＢ濃度を少なくとも
10原子％以上とすればよい。
シヨツトキ障壁接合では実現できなかつた値
（0.85V以上）に設定するにはａ−Si領域３中の
Ｂを少なくとも10原子％以上にすればよいことが
わかる。例えば、第３図３−ａからわかるように
GeH4／（SiH4＋GeH4）流量比を０、即ちGeH4
を流さない場合に障壁電位差Φ′BNを0.90V以上に
するためには、B2H6／（SiH4＋GeH4）流量比
を約５×10-3以上の範囲で設定することが必要で
ある。この場合には、第４図４−ａからわかるよ
うに、形成されたａ−Si膜が約15原子％以上のＢ
を含んでいる。第３図には図示していないが、従
来のシヨツトキ障壁電位差ΦBNの最大値0.85Vと
同等の障壁電位差Φ′BNを得るための流量比条件
は、曲線３−ａのより左側に存在する。このよう
な条件はB2H6／（SiH4＋GeH4）流量比を曲線
３−ａの場合に比べ小さくすることによつて実現
でき、そのとき形成されるａ−Si膜中のＢ濃度は
より低い値となる。従つて従来のシヨツトキ障壁
電位差ΦBNの最大値より大きな障壁電位差Φ′BNを
得るためには、ａ−Si膜中のＢ濃度を少なくとも
10原子％以上とすればよい。
なお、上述の実施例においてはａ−Si領域３と
して少なくともＢを10％以上含むａ−Siか少なく
ともＢを10％以上含みかつGeを含むａ−Siのい
ずれかを用いているが、Geを含有させた場合に
はａ−Si領域の抵抗をより低くすることができ
る。
して少なくともＢを10％以上含むａ−Siか少なく
ともＢを10％以上含みかつGeを含むａ−Siのい
ずれかを用いているが、Geを含有させた場合に
はａ−Si領域の抵抗をより低くすることができ
る。
（本発明の効果）
本発明によれば、先に述べたように、従来のシ
ヨツトキ障壁接合と同様の障壁接合を実現でき
る。更に第３図からわかるように、本発明ではａ
−Si膜中のＢ濃度を適当に設定することにより、
即ち原料ガスの流量比を適当に設定することによ
り、従来より広い範囲の障壁電位差Φ′BNを実現で
き、しかもその上限値は従来のものより約0.45V
程度高い1.3Vまで実現可能である。なお、第３
図には特に図示していないが、従来の金属種で実
現しえたシヨツトキ障壁電位差ΦBNをも、本発明
ではａ−Si膜中のＢ濃度をかえることによつて実
現できることも確認している。
ヨツトキ障壁接合と同様の障壁接合を実現でき
る。更に第３図からわかるように、本発明ではａ
−Si膜中のＢ濃度を適当に設定することにより、
即ち原料ガスの流量比を適当に設定することによ
り、従来より広い範囲の障壁電位差Φ′BNを実現で
き、しかもその上限値は従来のものより約0.45V
程度高い1.3Vまで実現可能である。なお、第３
図には特に図示していないが、従来の金属種で実
現しえたシヨツトキ障壁電位差ΦBNをも、本発明
ではａ−Si膜中のＢ濃度をかえることによつて実
現できることも確認している。
このように、本発明はゲート接合の障壁電位差
Φ′BNを従来のシヨツトキ障壁電位差ΦBNより広い
範囲にわかつてしかも高い値に設定できるという
顕著な効果を有している。そしてこれに関連して
以下のような種々の効果が得られる。
Φ′BNを従来のシヨツトキ障壁電位差ΦBNより広い
範囲にわかつてしかも高い値に設定できるという
顕著な効果を有している。そしてこれに関連して
以下のような種々の効果が得られる。
第１にゲート・ソース間電圧を最大1.3Vまで
高くすることができる。
高くすることができる。
第２に本発明によれば、最大ドレイン出力電流
を従来のFETに比べ最大約2.8倍までの範囲に設
定できる。一般にFET動作例は、ソース電極５
とドレイン電極６との間にバイアス電圧を印加し
た状態に於て、ゲート電極４に加える入力電圧信
号もしくはゲート電極４にバイアスを印加し、こ
れに重畳するところのゲート信号入力に対するド
レイン電流又はソース電流出力を外部配線に取り
出すことによつて実現される。
を従来のFETに比べ最大約2.8倍までの範囲に設
定できる。一般にFET動作例は、ソース電極５
とドレイン電極６との間にバイアス電圧を印加し
た状態に於て、ゲート電極４に加える入力電圧信
号もしくはゲート電極４にバイアスを印加し、こ
れに重畳するところのゲート信号入力に対するド
レイン電流又はソース電流出力を外部配線に取り
出すことによつて実現される。
第５図は第２図のFETに於いて示したソース
電極５とドレイン電極６との間に一定バイアス電
圧を印加し、ゲート電圧をその上限まで印加して
ドレイン電極６側から取り出し得るところの最大
ドレイン電流とゲート接合のビルトイン電圧Vbi
との関係を示したものである。比較のために従来
技術によるGaAs・MES・FETと本発明による
GaAs・FETとの特性をそれぞれ示してある。こ
の第５図は、先述した式(2)〜(5)に於てFETのゲ
ート幅ｗ、GaAs半導体層の厚みｄ、およびゲー
ト長Lgを一定として、論理回路用FETが有する
代表的閾値電圧値VTを０とし、ビルトイン電圧
Vbiのみを変えた場合に相当する。なお、ビルト
イン電圧Vbiを変えつつ閾値電圧VTを一定（ここ
では零）に保つには式(4)からわかるように Nd＝2ε／ｑ・Vbi／d2 ……(8) なる関係を保つべくＮ形GaAs半導体層の不純物
濃度Ndを変えることによつて実現できる。
電極５とドレイン電極６との間に一定バイアス電
圧を印加し、ゲート電圧をその上限まで印加して
ドレイン電極６側から取り出し得るところの最大
ドレイン電流とゲート接合のビルトイン電圧Vbi
との関係を示したものである。比較のために従来
技術によるGaAs・MES・FETと本発明による
GaAs・FETとの特性をそれぞれ示してある。こ
の第５図は、先述した式(2)〜(5)に於てFETのゲ
ート幅ｗ、GaAs半導体層の厚みｄ、およびゲー
ト長Lgを一定として、論理回路用FETが有する
代表的閾値電圧値VTを０とし、ビルトイン電圧
Vbiのみを変えた場合に相当する。なお、ビルト
イン電圧Vbiを変えつつ閾値電圧VTを一定（ここ
では零）に保つには式(4)からわかるように Nd＝2ε／ｑ・Vbi／d2 ……(8) なる関係を保つべくＮ形GaAs半導体層の不純物
濃度Ndを変えることによつて実現できる。
第５図で、５−ａは従来のGaAs・MES・
FETでゲート電極の金属種をかえることによつ
て得られる最大ドレイン電流相対値の範囲を示
し、５−ｂは本発明のFETでａ−Si領域３中の
Ｂ濃度を変えることによつて実現しうる最大ドレ
イン電流相対値の範囲を示している。第５図は、
本発明によるFETによれば、最大ドレイン電流
Idnaxを従来のFETのそれに比べ最大約2.8倍にま
ですることができることを示している。
FETでゲート電極の金属種をかえることによつ
て得られる最大ドレイン電流相対値の範囲を示
し、５−ｂは本発明のFETでａ−Si領域３中の
Ｂ濃度を変えることによつて実現しうる最大ドレ
イン電流相対値の範囲を示している。第５図は、
本発明によるFETによれば、最大ドレイン電流
Idnaxを従来のFETのそれに比べ最大約2.8倍にま
ですることができることを示している。
第３に、先に述べたゲート入力電圧上限を高く
設定できることに伴つて本発明はGaAsノーマリ
オフ論理回路の大幅な性能向上をもたらす。従来
技術の所で説明したように、一般にFETの論理
電圧の上限値Vuと下限値VLは不等式(7)で決めら
れており、従来はたかだか0.85Vにしか上限値Vu
を設定できなかつた。これに対し、本発明ではゲ
ート接合のビルトイン電圧Vbiを従来より高く設
定できることから、論理電圧の上限値Vuを従来
より最大0.45V程度高める事が可能となる。その
結果、本発明は式(7)の条件を満足するよう所与の
回路に於て設定する閾値電圧の許容範囲およびそ
のばらつき許容範囲を著るしく緩和でき、回路の
動作余裕度を著るしく拡大できる利点がある。ま
たかかる効果と共に、論理電圧振幅｜Vu−VL｜
も拡大できるため、本発明は外部から侵入する雑
音に対する余裕度をも増大できる利点がある。
設定できることに伴つて本発明はGaAsノーマリ
オフ論理回路の大幅な性能向上をもたらす。従来
技術の所で説明したように、一般にFETの論理
電圧の上限値Vuと下限値VLは不等式(7)で決めら
れており、従来はたかだか0.85Vにしか上限値Vu
を設定できなかつた。これに対し、本発明ではゲ
ート接合のビルトイン電圧Vbiを従来より高く設
定できることから、論理電圧の上限値Vuを従来
より最大0.45V程度高める事が可能となる。その
結果、本発明は式(7)の条件を満足するよう所与の
回路に於て設定する閾値電圧の許容範囲およびそ
のばらつき許容範囲を著るしく緩和でき、回路の
動作余裕度を著るしく拡大できる利点がある。ま
たかかる効果と共に、論理電圧振幅｜Vu−VL｜
も拡大できるため、本発明は外部から侵入する雑
音に対する余裕度をも増大できる利点がある。
第４に、本発明ではゲート接合のビルトイン電
圧Vbiをａ−Si領域３に含まれるＢ濃度を変える
ことにより広い範囲に設定可能なので、Si・
MIS・FETに於ける集積回路性能向上の原理た
る比例縮小則をGaAs・FETに広く適用すること
ができる。即ち、従来のGaAs・MES・FETに
於ては、先にも述べたようにビルトイン電圧Vbi
自体が事実上固定のものしか実現できずその値も
低い値であつたために比例縮小則を適用する際に
はVDD：Vu：VT：VL間の相互関係が、VDDVVbi
なる極めて限定された電源電圧VDD条件に於てし
か成立し得ず、比例縮小則の適用には限界があつ
た。
圧Vbiをａ−Si領域３に含まれるＢ濃度を変える
ことにより広い範囲に設定可能なので、Si・
MIS・FETに於ける集積回路性能向上の原理た
る比例縮小則をGaAs・FETに広く適用すること
ができる。即ち、従来のGaAs・MES・FETに
於ては、先にも述べたようにビルトイン電圧Vbi
自体が事実上固定のものしか実現できずその値も
低い値であつたために比例縮小則を適用する際に
はVDD：Vu：VT：VL間の相互関係が、VDDVVbi
なる極めて限定された電源電圧VDD条件に於てし
か成立し得ず、比例縮小則の適用には限界があつ
た。
これに対して、本発明によるFETを用いた場
合には、ゲート接合のビルトイン電圧Vbiを従来
に比し広い範囲でしかも高い値に設定できるの
で、その可変範囲に対応して比例縮小則が従来よ
り広い範囲において適用できる。
合には、ゲート接合のビルトイン電圧Vbiを従来
に比し広い範囲でしかも高い値に設定できるの
で、その可変範囲に対応して比例縮小則が従来よ
り広い範囲において適用できる。
第５に本発明によれば、集積密度の向上を図る
ことができる。先にも述べたように本発明ではゲ
ート接合のビルトイン電圧Vbiが従来より高い
FETを実現できる結果、第５図に示したように
従来技術のGaAs・MES・FETと同一のゲート
幅、ゲート長であつても、本発明のFETは従来
技術FETに比べ最大ドレイン電流Idnaxを最大約
2.8倍まで高めることができる。このことは、ま
た従来のFETと同様の出力電流を得るだけでよ
いとしたら、本発明のFETはゲート幅を従来に
比べ縮小でき、集積密度を向上できるという大き
な利点があることを意味してる。
ことができる。先にも述べたように本発明ではゲ
ート接合のビルトイン電圧Vbiが従来より高い
FETを実現できる結果、第５図に示したように
従来技術のGaAs・MES・FETと同一のゲート
幅、ゲート長であつても、本発明のFETは従来
技術FETに比べ最大ドレイン電流Idnaxを最大約
2.8倍まで高めることができる。このことは、ま
た従来のFETと同様の出力電流を得るだけでよ
いとしたら、本発明のFETはゲート幅を従来に
比べ縮小でき、集積密度を向上できるという大き
な利点があることを意味してる。
（本発明の他の実施例）
以上の説明は、Ｎ形GaAs半導体層を用いた一
実施例について説明したものであるが、本発明に
は種々の実施例が考えられるので以下に説明す
る。
実施例について説明したものであるが、本発明に
は種々の実施例が考えられるので以下に説明す
る。
本発明の各種の実施例を第６図〜第１６図に示
し、これらを簡単に説明する。同一部分には同一
符号を付して説明を省略する。
し、これらを簡単に説明する。同一部分には同一
符号を付して説明を省略する。
第６図のFETは、基本的には第２図のFETと
類似の構造で、ａ−Si領域３をそのままゲート電
極として用いている。ａ−Si領域３の抵抗率を低
くするためにはＢのみでなくGeも含むａ−Siを
用いることが好ましい。
類似の構造で、ａ−Si領域３をそのままゲート電
極として用いている。ａ−Si領域３の抵抗率を低
くするためにはＢのみでなくGeも含むａ−Siを
用いることが好ましい。
第７図のFETは、基本的には第２図のFETと
類似の構造で、ａ−Si領域３の幅を特に狭くし、
接合ゲート長が短い点に特徴がある。この構造の
FETは、ａ−Si領域３上にゲート電極４を形成
した後、例えばCF4＋O2等を用いたプラズマエツ
チングによりａ−Si領域３の側壁を適度に除去す
れば実現できる。この構造においては、ゲート電
極４の金属としては、ソース電極５及びドレイン
電極６の合金化処理（350℃〜500℃）時に変形す
ることを防止するため、熱的耐性の高い金属例え
ばMo、Ｗ等が望ましい。
類似の構造で、ａ−Si領域３の幅を特に狭くし、
接合ゲート長が短い点に特徴がある。この構造の
FETは、ａ−Si領域３上にゲート電極４を形成
した後、例えばCF4＋O2等を用いたプラズマエツ
チングによりａ−Si領域３の側壁を適度に除去す
れば実現できる。この構造においては、ゲート電
極４の金属としては、ソース電極５及びドレイン
電極６の合金化処理（350℃〜500℃）時に変形す
ることを防止するため、熱的耐性の高い金属例え
ばMo、Ｗ等が望ましい。
第８図のFETは、基本的には第７図のFETと
類似の構造で、ソース電極５及びドレイン電極６
がゲート電極４に対して自己整合的に配置されて
おり、かつゲート電極４上に更に金属４′が設け
られている点に特徴がある。このFETを製造す
るには、第７図のFETのソース電極５及びドレ
イン電極を形成する前の構造の試料全面に先述せ
るオーミツク金属を蒸着し、しかる後に動作層上
のソース電極５、ドレイン電極６部分およびゲー
ト電極４をレジスト等で被覆し、かかる被覆領域
外にある上記金属をイオンミーリング等によりエ
ツチング除去したる後に、上記被覆を除去し、そ
の後先に述べたオーミツク合金処理を行なえばよ
い。
類似の構造で、ソース電極５及びドレイン電極６
がゲート電極４に対して自己整合的に配置されて
おり、かつゲート電極４上に更に金属４′が設け
られている点に特徴がある。このFETを製造す
るには、第７図のFETのソース電極５及びドレ
イン電極を形成する前の構造の試料全面に先述せ
るオーミツク金属を蒸着し、しかる後に動作層上
のソース電極５、ドレイン電極６部分およびゲー
ト電極４をレジスト等で被覆し、かかる被覆領域
外にある上記金属をイオンミーリング等によりエ
ツチング除去したる後に、上記被覆を除去し、そ
の後先に述べたオーミツク合金処理を行なえばよ
い。
第９図のFETは、基本的には第２図のFETと
類似の構造で、ソース電極５及びドレイン電極６
下にａ−Si領域３下のＮ形GaAs半導体層２より
Ｎ形不純物濃度の高いN+領域７を設けている点
に特徴がある。このN+領域７は先述したＮ形半
導体層２形成技術をより高濃度ドーピングあるい
は高濃度注入条件で該動作層のゲート接合領域外
に適用することにより可能となる。例えばＮ形半
導体層２の所定領域にSi+イオンを100kevで加速
し、ドーズ量２×1013cm-2以上で注入し、しかる
後にSi3N4をCVD法により1500Å付着せしめ、
800℃で20分間のアニールを行ない、１×1018cm
-3台のピーク不純物濃度を有する約1500ÅのN+
領域７を形成する。そしてその後上記Si3N4膜を
上述のプラズマエツチ等一般の方法により除去す
ることにより再びＮ形GaAs半導体層２表面を露
出せしめ、第２図のFETの製法と同様の工程に
よりFETを実現する。
類似の構造で、ソース電極５及びドレイン電極６
下にａ−Si領域３下のＮ形GaAs半導体層２より
Ｎ形不純物濃度の高いN+領域７を設けている点
に特徴がある。このN+領域７は先述したＮ形半
導体層２形成技術をより高濃度ドーピングあるい
は高濃度注入条件で該動作層のゲート接合領域外
に適用することにより可能となる。例えばＮ形半
導体層２の所定領域にSi+イオンを100kevで加速
し、ドーズ量２×1013cm-2以上で注入し、しかる
後にSi3N4をCVD法により1500Å付着せしめ、
800℃で20分間のアニールを行ない、１×1018cm
-3台のピーク不純物濃度を有する約1500ÅのN+
領域７を形成する。そしてその後上記Si3N4膜を
上述のプラズマエツチ等一般の方法により除去す
ることにより再びＮ形GaAs半導体層２表面を露
出せしめ、第２図のFETの製法と同様の工程に
よりFETを実現する。
第１０図のFETは、基本的に第９図のFETと
類似の構造で、N+領域７の外側に複数のFETを
電気的に分離するための絶縁領域８を備えている
点が特徴である。この絶縁領域８は基板１に酸
素、プロトン、クロム等のイオン注入、例えば酸
素イオン0+を100〜300kevで注入することにより
形成できる。この場合、FET領域の上方を0.5〜
5μｍのレジストあるいはレジストとSiO2膜、
Si3N4膜等の被覆することにより、該注入時の
FETに対する損傷を防止する事が可能である。
類似の構造で、N+領域７の外側に複数のFETを
電気的に分離するための絶縁領域８を備えている
点が特徴である。この絶縁領域８は基板１に酸
素、プロトン、クロム等のイオン注入、例えば酸
素イオン0+を100〜300kevで注入することにより
形成できる。この場合、FET領域の上方を0.5〜
5μｍのレジストあるいはレジストとSiO2膜、
Si3N4膜等の被覆することにより、該注入時の
FETに対する損傷を防止する事が可能である。
第１１図のFETは、基本的には第１０図の
FETと類似の構造で、ソース電極５又はドレイ
ン電極６とａ−Si領域３との間のＮ形GaAs半導
体層表面にSiO2又はSi3N4等の絶縁膜９を備えて
いる点に特徴がある。
FETと類似の構造で、ソース電極５又はドレイ
ン電極６とａ−Si領域３との間のＮ形GaAs半導
体層表面にSiO2又はSi3N4等の絶縁膜９を備えて
いる点に特徴がある。
第１２図のFETは、基本的には第１１図の
FETと類似の構造で、ａ−Si領域３上にゲート
電極４がない点に特徴がある。
FETと類似の構造で、ａ−Si領域３上にゲート
電極４がない点に特徴がある。
第１３図のFETは、基本的には第１１図の
FETと類似の構造で、ゲート構成及びゲート電
極数が複数である点に特徴がある。このように複
数ゲートを有するFETは相互に独立な入力信号
をそれぞれ別個のゲート電極４を介し各ゲート構
成へ導入しこれら多入力の論理和をもつて単一ゲ
ートFETと同等のインバータ出力を行なうもの
であり、該論理和機能が追加されたる事以外の本
発明における特徴、効果はこれまで詳述する所と
全く同一である。
FETと類似の構造で、ゲート構成及びゲート電
極数が複数である点に特徴がある。このように複
数ゲートを有するFETは相互に独立な入力信号
をそれぞれ別個のゲート電極４を介し各ゲート構
成へ導入しこれら多入力の論理和をもつて単一ゲ
ートFETと同等のインバータ出力を行なうもの
であり、該論理和機能が追加されたる事以外の本
発明における特徴、効果はこれまで詳述する所と
全く同一である。
第１４図のFETは、基本的には第９図のFET
と類似の構造で、ゲート電極４が複数個ａ−Si領
域３上に配置されている点に特徴がある。機能的
には第１３図のFETと同一である。この実施例
に於ては、ａ−Si領域３の厚さを極めて薄いもの
となし、複数個のゲート電極４間に存在する電位
差を維持するよう充分な高抵抗にしなければなら
ない。例えば、ａ−Si領域３の厚さを50Å以下と
し、接合ゲート幅10μｍを有する二個のゲート電
極を5μｍ以上離した場合には、前記二つのゲー
ト電極４とａ−Si領域３とのなす電気抵抗は1M
Ωを越す値にすることができる。
と類似の構造で、ゲート電極４が複数個ａ−Si領
域３上に配置されている点に特徴がある。機能的
には第１３図のFETと同一である。この実施例
に於ては、ａ−Si領域３の厚さを極めて薄いもの
となし、複数個のゲート電極４間に存在する電位
差を維持するよう充分な高抵抗にしなければなら
ない。例えば、ａ−Si領域３の厚さを50Å以下と
し、接合ゲート幅10μｍを有する二個のゲート電
極を5μｍ以上離した場合には、前記二つのゲー
ト電極４とａ−Si領域３とのなす電気抵抗は1M
Ωを越す値にすることができる。
第１５図に示す実施例のFETは、半絶縁性単
結晶GaAs基板３１上にメサ構造のＮ型単結晶
GaAs層３２を備え、メサ構造の頂部にソース電
極３５を備え、その両側のＮ型単結晶GaAs層３
２上にＢを少なくとも10原子％以上含むａ−Si領
域３またはＢを少なくとも10原子％以上含みかつ
Geを含むａ−Si領域３を備え、Ｎ型単結晶GaAs
層３２の表面でａ−Si領域３をはさむように外側
にドレイン電極３６を備えている。
結晶GaAs基板３１上にメサ構造のＮ型単結晶
GaAs層３２を備え、メサ構造の頂部にソース電
極３５を備え、その両側のＮ型単結晶GaAs層３
２上にＢを少なくとも10原子％以上含むａ−Si領
域３またはＢを少なくとも10原子％以上含みかつ
Geを含むａ−Si領域３を備え、Ｎ型単結晶GaAs
層３２の表面でａ−Si領域３をはさむように外側
にドレイン電極３６を備えている。
第１６図に示す実施例のFETは、各種電極の
配置が基本的には第１５図のFETに類似する構
造であるが、Ｎ形半導体層３２はメサ構造でな
く、ソース電極３５及びドレイン電極３６下に
N+領域３７を備えていることに特徴がある。
配置が基本的には第１５図のFETに類似する構
造であるが、Ｎ形半導体層３２はメサ構造でな
く、ソース電極３５及びドレイン電極３６下に
N+領域３７を備えていることに特徴がある。
以上述べた第６図〜第１６図に示した実施例に
おいても、先に説明した効果と同様の効果を達成
できる。
おいても、先に説明した効果と同様の効果を達成
できる。
本発明は、以上説明した実施例に限定されず、
障壁電位差Φ′BNを従来より広い範囲で又は高い値
に設定するために、各種半導体装置の電極に適用
できることはいうまでもない。
障壁電位差Φ′BNを従来より広い範囲で又は高い値
に設定するために、各種半導体装置の電極に適用
できることはいうまでもない。
第１図は理想のシヨツトキ障壁接合のエネルギ
ーバンド図、第２図は本発明の一実施例、第３図
は本発明のゲート構成を成すａ−Si領域の形成条
件と障壁電位差Φ′BNの関係を示す図、第４図はａ
−Si領域の形成条件とａ−Si領域中のＢ濃度の関
係を示す図、第５図は本発明のFETのビルトイ
ン電圧Vbiと最大ドレイン電流相対値との関係を
示す図、第６図〜第１６図は本発明の他の実施例
である。 １……半絶縁性基板、２……Ｎ形半導体層、３
……少なくともＢを10原子％以上含むａ−Si領域
又は少なくともＢを10原子％以上含みかつGeを
含むａ−Si領域、４……ゲート電極、５……ソー
ス電極、６……ドレイン電極、７……N+領域、
８……絶縁領域、９……絶縁膜。
ーバンド図、第２図は本発明の一実施例、第３図
は本発明のゲート構成を成すａ−Si領域の形成条
件と障壁電位差Φ′BNの関係を示す図、第４図はａ
−Si領域の形成条件とａ−Si領域中のＢ濃度の関
係を示す図、第５図は本発明のFETのビルトイ
ン電圧Vbiと最大ドレイン電流相対値との関係を
示す図、第６図〜第１６図は本発明の他の実施例
である。 １……半絶縁性基板、２……Ｎ形半導体層、３
……少なくともＢを10原子％以上含むａ−Si領域
又は少なくともＢを10原子％以上含みかつGeを
含むａ−Si領域、４……ゲート電極、５……ソー
ス電極、６……ドレイン電極、７……N+領域、
８……絶縁領域、９……絶縁膜。
Claims (1)
- 【特許請求の範囲】 １ Ｎ型単結晶GaAs層の主面の一部に少なくと
も硼素を10原子％以上含むアモルフアスシリコン
領域を備え、前記アモルフアスシリコン領域と前
記Ｎ型単結晶GaAs層との接触によりゲート構成
を形成し、前記Ｎ型単結晶GaAs層の主面上で前
記ゲート構成をはさんで相対する位置にソース電
極及びドレイン電極とを備えたことを特徴とする
電界効果トランジスタ。 ２ 前記アモルフアスシリコン領域は硼素の他に
更にゲルマニウムを含むことを特徴とする特許請
求の範囲第１項記載の電界効果トランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5522583A JPS59182574A (ja) | 1983-04-01 | 1983-04-01 | 電界効果トランジスタ |
| EP19840302192 EP0124277B1 (en) | 1983-04-01 | 1984-03-30 | Field effect transistor for integrated circuits |
| DE8484302192T DE3475858D1 (en) | 1983-04-01 | 1984-03-30 | Field effect transistor for integrated circuits |
| CA000450999A CA1200621A (en) | 1983-04-01 | 1984-03-30 | Field effect transistor for integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5522583A JPS59182574A (ja) | 1983-04-01 | 1983-04-01 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59182574A JPS59182574A (ja) | 1984-10-17 |
| JPH028458B2 true JPH028458B2 (ja) | 1990-02-23 |
Family
ID=12992659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5522583A Granted JPS59182574A (ja) | 1983-04-01 | 1983-04-01 | 電界効果トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0124277B1 (ja) |
| JP (1) | JPS59182574A (ja) |
| CA (1) | CA1200621A (ja) |
| DE (1) | DE3475858D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0634654U (ja) * | 1992-10-13 | 1994-05-10 | ナショナル住宅産業株式会社 | 防火ダンパ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61260678A (ja) * | 1985-05-15 | 1986-11-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JPH03227529A (ja) * | 1990-02-01 | 1991-10-08 | Nec Corp | ＧａＡｓを用いた半導体デバイス構造 |
| WO2019175471A1 (en) * | 2018-03-14 | 2019-09-19 | Emberion Oy | Surface mesfet |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3996656A (en) * | 1974-08-28 | 1976-12-14 | Harris Corporation | Normally off Schottky barrier field effect transistor and method of fabrication |
-
1983
- 1983-04-01 JP JP5522583A patent/JPS59182574A/ja active Granted
-
1984
- 1984-03-30 CA CA000450999A patent/CA1200621A/en not_active Expired
- 1984-03-30 DE DE8484302192T patent/DE3475858D1/de not_active Expired
- 1984-03-30 EP EP19840302192 patent/EP0124277B1/en not_active Expired
Non-Patent Citations (1)
| Title |
|---|
| JAPAN.J.APPL.PHYS.VOL.21 NO11 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0634654U (ja) * | 1992-10-13 | 1994-05-10 | ナショナル住宅産業株式会社 | 防火ダンパ |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1200621A (en) | 1986-02-11 |
| EP0124277B1 (en) | 1988-12-28 |
| DE3475858D1 (en) | 1989-02-02 |
| JPS59182574A (ja) | 1984-10-17 |
| EP0124277A1 (en) | 1984-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067721B1 (en) | Heterojunction semiconductor device | |
| EP0256363B1 (en) | Algaas/gaas complementary ic structure | |
| US4814851A (en) | High transconductance complementary (Al,Ga)As/gas heterostructure insulated gate field-effect transistor | |
| US4960718A (en) | MESFET device having a semiconductor surface barrier layer | |
| KR20000006005A (ko) | 비소화갈륨계반도체본체위에산화층을구비한아티클,및아티클의제조방법 | |
| JPH0371776B2 (ja) | ||
| EP0064829B1 (en) | High electron mobility semiconductor device and process for producing the same | |
| US7187045B2 (en) | Junction field effect metal oxide compound semiconductor integrated transistor devices | |
| KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0259624B2 (ja) | ||
| JPH0260063B2 (ja) | ||
| JPH03774B2 (ja) | ||
| US5227644A (en) | Heterojunction field effect transistor with improve carrier density and mobility | |
| JPH028458B2 (ja) | ||
| JPS6356710B2 (ja) | ||
| US5192701A (en) | Method of manufacturing field effect transistors having different threshold voltages | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| EP0338251B1 (en) | Method of manufacturing metal-semiconductor field effect transistors | |
| JPH0212927A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPS6261363A (ja) | 半導体装置 | |
| JPH04246836A (ja) | 電界効果トランジスタの製造方法および結晶成長用保護膜の形成方法 | |
| JPH01125985A (ja) | 半導体装置 | |
| JP2633009B2 (ja) | 化合物半導体電界効果トランジスタとその製造方法 | |
| JPS59165460A (ja) | 半導体装置およびその製造方法 | |
| WO1987003742A1 (en) | Mesfet device having a semiconductor surface barrier layer |