JPH0283974A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH0283974A JPH0283974A JP63234945A JP23494588A JPH0283974A JP H0283974 A JPH0283974 A JP H0283974A JP 63234945 A JP63234945 A JP 63234945A JP 23494588 A JP23494588 A JP 23494588A JP H0283974 A JPH0283974 A JP H0283974A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- transistors
- transistor
- line
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 48
- 239000003990 capacitor Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 230000001052 transient effect Effects 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 235000006693 Cassia laevigata Nutrition 0.000 description 1
- 241000735631 Senna pendula Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003705 background correction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229940124513 senna glycoside Drugs 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は光電変換装置に係り、特に同導電型領域よりな
る二つの主電極領域と該主電極領域と反対導1[型の制
御電極領域よりなる半導体トランジスタの該制御電極領
域に光を照射し、電荷を蓄積させる光電変換セルを有す
る複数のラインセンサが配J9された光電変換装置に関
する。
る二つの主電極領域と該主電極領域と反対導1[型の制
御電極領域よりなる半導体トランジスタの該制御電極領
域に光を照射し、電荷を蓄積させる光電変換セルを有す
る複数のラインセンサが配J9された光電変換装置に関
する。
[従来の技術]
ラインセンサはファクシミリ等の情報処理装置に用いら
れており、例えばCCD (Charge CaupI
ed Device)型ラインセンサが知られている。
れており、例えばCCD (Charge CaupI
ed Device)型ラインセンサが知られている。
第9UgJはCCD型ラインセンナの一構成例を示す構
成図である。
成図である。
第9図に示すように、CCD型ラインセンナにおいて、
センサ部301の信号は転送ゲート302を通して各偶
・奇数画素ごとに別個に設けられた二つのアナログシフ
トレジスタ303に送られ、これらのアナログシフトレ
ジスタ303で転送されて、出力グー)304で再び1
列の信号に整列され、その後プリアンプ305で増幅さ
れて、外部に送り出される。アナログシフトレジスタ3
03および転送ゲート302は駆動パルス回路によって
制御される。
センサ部301の信号は転送ゲート302を通して各偶
・奇数画素ごとに別個に設けられた二つのアナログシフ
トレジスタ303に送られ、これらのアナログシフトレ
ジスタ303で転送されて、出力グー)304で再び1
列の信号に整列され、その後プリアンプ305で増幅さ
れて、外部に送り出される。アナログシフトレジスタ3
03および転送ゲート302は駆動パルス回路によって
制御される。
近年、カラー[稿を扱う読取装置の需要が高まってきて
おり、かかる読取装置に用いるカラーラインセンサとし
て、上記のようなラインセンサをモ行に五本配設してR
GBの各ラインセンサごとにRGBの信号を取り出すも
のが検討されている。
おり、かかる読取装置に用いるカラーラインセンサとし
て、上記のようなラインセンサをモ行に五本配設してR
GBの各ラインセンサごとにRGBの信号を取り出すも
のが検討されている。
〔発1fJが解決しようとする課題]
このようなカラーラインセンサを構成する場合、巾に一
ヒ述したCCD5ラインセンナを配設したものはセンサ
部とセンサ部との[111の非センサ部の占有面積が広
くなり、カラーラインセンサを設けるチップの大きさが
大きくなる問題点があった。
ヒ述したCCD5ラインセンナを配設したものはセンサ
部とセンサ部との[111の非センサ部の占有面積が広
くなり、カラーラインセンサを設けるチップの大きさが
大きくなる問題点があった。
[課題を解決するための手段]
本発明の光゛准変換装社は、同導電型領域よりなる二つ
の主電極領域と該主電極領域と反対導電型の制御電極領
域よりなる半導体トランジスタの該制御電極領域に光を
照射し、電荷を蓄積させる光′准変換セルを有する複数
のラインセンナが配設された光電変換装とにおいて、 前記複数のラインセンサの少なくとも一ラインの光電変
換セルにおける前記主電極領域の一方にスイッチ手段を
設けたことを特徴とする。
の主電極領域と該主電極領域と反対導電型の制御電極領
域よりなる半導体トランジスタの該制御電極領域に光を
照射し、電荷を蓄積させる光′准変換セルを有する複数
のラインセンナが配設された光電変換装とにおいて、 前記複数のラインセンサの少なくとも一ラインの光電変
換セルにおける前記主電極領域の一方にスイッチ手段を
設けたことを特徴とする。
[作用]
本発明の光電変換装置は、前記ラインセンサの少なくと
も一ラインの光電変換セルの主電極領域の−・方にスイ
ッチ手段を設けることにより、当該光゛屯変換セルから
の信号をスイッチ手段で0N−OFF制御とし、出力信
号ラインを共通に接続することを回走とするものである
。
も一ラインの光電変換セルの主電極領域の−・方にスイ
ッチ手段を設けることにより、当該光゛屯変換セルから
の信号をスイッチ手段で0N−OFF制御とし、出力信
号ラインを共通に接続することを回走とするものである
。
[実施例]
以F、本発明の実施例を図面を用いて詳細に説明する。
本発明の説明に先だって本発明に用いるラインセンサの
光電変換セルの構成について説明する。
光電変換セルの構成について説明する。
第8図は5本発明に用いるラインセンサの光電変換セル
の模式的断面図である。
の模式的断面図である。
同図において、n型シリコン基板201上にエピタキシ
ャル成長によりコレクタ領域となるn−層202が形成
され、その中にpベース領域203、更にn十エミッタ
領域204が形成され、バイポーラトランジスタを構成
している。
ャル成長によりコレクタ領域となるn−層202が形成
され、その中にpベース領域203、更にn十エミッタ
領域204が形成され、バイポーラトランジスタを構成
している。
Pベース領域203には光が照射されて電荷が蓄積され
る。
る。
隣接するPベース領域203の間には、酸化膜207を
挟んでグー)712M20Bが形成されている。したが
って、隣接するpベース領域203を各々ソース・トレ
イン領域としてPチャネルMOSトランジスタが構成さ
れている。
挟んでグー)712M20Bが形成されている。したが
って、隣接するpベース領域203を各々ソース・トレ
イン領域としてPチャネルMOSトランジスタが構成さ
れている。
このMOS)ランジスタはノーマリオフ型であり、ゲー
ト電極208の電位が接地電位又は正電位であればOF
F状態である。したがって、隣接セル間のpベース領域
203は電気的に分離された状、8となる。逆にゲート
′1「極208の電位がしきい値電位vthを超える負
電位であると、ON状態となり、各セルのpベース領域
203は相qに導通した状態となる。
ト電極208の電位が接地電位又は正電位であればOF
F状態である。したがって、隣接セル間のpベース領域
203は電気的に分離された状、8となる。逆にゲート
′1「極208の電位がしきい値電位vthを超える負
電位であると、ON状態となり、各セルのpベース領域
203は相qに導通した状態となる。
ゲート電極208は不図示の駆動ラインに共通に接続さ
れている。これらの駆動ラインは酸化膜上に形成される
。
れている。これらの駆動ラインは酸化膜上に形成される
。
さらに透明絶縁層211を形成した後、エミッタ電8i
212を形成し、エミッタ電極212は列ごとに垂直ラ
イン213に接続されている。また、コレクタ電極21
4が基板201の裏面にオーミックコンタクト層を挟ん
で形成されている。
212を形成し、エミッタ電極212は列ごとに垂直ラ
イン213に接続されている。また、コレクタ電極21
4が基板201の裏面にオーミックコンタクト層を挟ん
で形成されている。
第1図は本発明の光電変換装2の第一実施例の回路構成
図である。
図である。
なお、同図において光電変換セルのセンサ部となるnp
n)ランジスタは簡易化のために、5ll−532の6
つのみ示しである(後述する他の実施例についても同様
とする)。
n)ランジスタは簡易化のために、5ll−532の6
つのみ示しである(後述する他の実施例についても同様
とする)。
同図において、センナ部となるnpn)ランデスタ51
1〜Sコ2のコレクタ電極には一定の正電圧Vccが印
加されている* npn)ランジスタS目I S21
1531のエミッタはそれぞれMOS)ランジスタQR
I 、 QGI + QGIを介して垂直信号線L+
に共通に接続され、npnトランジスタ512 、52
2 、532のエミッタはそれぞれMOS)ランジスタ
Ql+2 、 Qll;2 * Q82を介して垂直信
号線L2に共通に接続される。MOS)ランジスタQR
+、Qglのゲートには読出し動作を行うためのパルス
φ+ (R)が印加され、MOS)ランジスタQs+、
QC2のゲートには読出し動作を行うためのパルスφr
(G)が印加され、MOS)ランジスタQ[ll 、
Qa2のゲートには読出し動作を行うためのパルスφ
r (B)が印加される。
1〜Sコ2のコレクタ電極には一定の正電圧Vccが印
加されている* npn)ランジスタS目I S21
1531のエミッタはそれぞれMOS)ランジスタQR
I 、 QGI + QGIを介して垂直信号線L+
に共通に接続され、npnトランジスタ512 、52
2 、532のエミッタはそれぞれMOS)ランジスタ
Ql+2 、 Qll;2 * Q82を介して垂直信
号線L2に共通に接続される。MOS)ランジスタQR
+、Qglのゲートには読出し動作を行うためのパルス
φ+ (R)が印加され、MOS)ランジスタQs+、
QC2のゲートには読出し動作を行うためのパルスφr
(G)が印加され、MOS)ランジスタQ[ll 、
Qa2のゲートには読出し動作を行うためのパルスφ
r (B)が印加される。
npn)ランジスタS++ 、 S12. S21 、
522 。
522 。
S31.S3’のベースにはMOS)ランジスタQ目、
Q10 、 Q21 r Q22 r Q31 #
Q37がW続され、パルスφRFによってnpn)ラン
ジスタSIl”S32のベース電位を基準電圧Vll+
にリセットすることができる。なお、npn)ランジス
タS++ 、 512. S21 + 522(7)画
素分離はMOSトランジスタ921 * Q22によっ
て行うことができ、ラインセンナ間のスペースを最小に
設計することができる。
Q10 、 Q21 r Q22 r Q31 #
Q37がW続され、パルスφRFによってnpn)ラン
ジスタSIl”S32のベース電位を基準電圧Vll+
にリセットすることができる。なお、npn)ランジス
タS++ 、 512. S21 + 522(7)画
素分離はMOSトランジスタ921 * Q22によっ
て行うことができ、ラインセンナ間のスペースを最小に
設計することができる。
垂直ラインL1.L2は各々MO5)ランジスタQr+
、Q+zを介して蓄砧用コンデンサcrt 、Cr2
に接続され2またMOSトランジスタQvc+ 、Q
llc2に接続される。MOSトランジスタQ目、Q1
2のゲート電極は共通に接続され、パルスφ「が印加さ
れる。MOS)ランジスタQvc+ + QIllC
2のゲート電極は共通に接続され、パルスφVCが印加
される。このパルスφvc、φ+(R)、φr(G)、
φt (B)によりnpn)テンジスタS目〜S31の
エミッタに所定の電圧VVCを印加することができる。
、Q+zを介して蓄砧用コンデンサcrt 、Cr2
に接続され2またMOSトランジスタQvc+ 、Q
llc2に接続される。MOSトランジスタQ目、Q1
2のゲート電極は共通に接続され、パルスφ「が印加さ
れる。MOS)ランジスタQvc+ + QIllC
2のゲート電極は共通に接続され、パルスφVCが印加
される。このパルスφvc、φ+(R)、φr(G)、
φt (B)によりnpn)テンジスタS目〜S31の
エミッタに所定の電圧VVCを印加することができる。
また、蓄積コンデンサC目 * CT 2はMOSトラ
ンジスタQu+ 、QH2を介してバッファAI およ
びトランジスタQBCに接続される。MOS)ランジス
タQ旧、QH2は水乎走査回路によって制御され、順次
JM用コンデンサC目、C【2に蓄積された信号が転送
される。MOS)ランジスタQacはパルスφRCによ
って制御される。
ンジスタQu+ 、QH2を介してバッファAI およ
びトランジスタQBCに接続される。MOS)ランジス
タQ旧、QH2は水乎走査回路によって制御され、順次
JM用コンデンサC目、C【2に蓄積された信号が転送
される。MOS)ランジスタQacはパルスφRCによ
って制御される。
なお、バッファは個々の蓄積コンデンサに対応して設け
ず、複数の蓄積用コンデンサ(本実施例では2個の蓄積
用コンデンサが示されている)に共通に接続され、浮遊
容量の低減を図っている。
ず、複数の蓄積用コンデンサ(本実施例では2個の蓄積
用コンデンサが示されている)に共通に接続され、浮遊
容量の低減を図っている。
バッファAl は出力ラインHに接続され、この出力ラ
インは出力回路に接続される。出力ラインHは、リフレ
ッシュするためのトランジスタQ u cを介して所定
の電位VHCが印加される。
インは出力回路に接続される。出力ラインHは、リフレ
ッシュするためのトランジスタQ u cを介して所定
の電位VHCが印加される。
第2図および第3図は、上記第一実施例の光電変換装置
の動作を説明するためのタイミングチャートである。
の動作を説明するためのタイミングチャートである。
第2図において、THは−サイクルの区間を示す。
マス、パルスφR[を“L”レベルにスルトnpn)ラ
ン、ジスタSll〜S32のベースは基準電圧VRFに
リセットされる。この区間を完全リフレッシュ区間と呼
ぶ(図中T1は完全リフレッシュ区間)。
ン、ジスタSll〜S32のベースは基準電圧VRFに
リセットされる。この区間を完全リフレッシュ区間と呼
ぶ(図中T1は完全リフレッシュ区間)。
次に、垂直信号線Ll、L7 に接続されたMOS)ラ
ンジスタQvc+ 、 QIIC2をパルスφVCに
よりON状態とするとともに、パルスφt (R)、
φt (B)、φr (G)によッテトランジスタQ
RI、 QR2、QGI、 QG2、Qs+、Q82を
ON状態として、npn)ランジスタ5IINS32(
7)エミッタ電位をVIICとする。このとき、ベース
に蓄積されたホールはエミッタから注入される電子と再
結合して消滅する。この区間を過渡リフレッシュ区間と
呼ぶ(図中T2は過渡リフレッシュ区間)。
ンジスタQvc+ 、 QIIC2をパルスφVCに
よりON状態とするとともに、パルスφt (R)、
φt (B)、φr (G)によッテトランジスタQ
RI、 QR2、QGI、 QG2、Qs+、Q82を
ON状態として、npn)ランジスタ5IINS32(
7)エミッタ電位をVIICとする。このとき、ベース
に蓄積されたホールはエミッタから注入される電子と再
結合して消滅する。この区間を過渡リフレッシュ区間と
呼ぶ(図中T2は過渡リフレッシュ区間)。
この過渡リフレッシュ動作によりベース電位は低下し、
その段階で不均一であったセンサ部のnpnトランジス
タのベース電位のバラツキは低減する。
その段階で不均一であったセンサ部のnpnトランジス
タのベース電位のバラツキは低減する。
次に、パルスφr (R)、φ■(B)、φT(G)に
よってトランジスタQ大1. Q R2、Q G I
、 Q e 2・QBI・QB2をOFF状態として、
npn)ランジスタS目〜532のエミッタを浮遊状態
とする。
よってトランジスタQ大1. Q R2、Q G I
、 Q e 2・QBI・QB2をOFF状態として、
npn)ランジスタS目〜532のエミッタを浮遊状態
とする。
この状態でnpn)ランジスタSll”’S31の受光
部に光が入射すると、光量に対応したキャリア(ここ゛
ではホール)がベースに蓄積される(図中T3は蓄粒区
間、このような蓄精勤作を順バイアス蓄積と呼ぶ)。
部に光が入射すると、光量に対応したキャリア(ここ゛
ではホール)がベースに蓄積される(図中T3は蓄粒区
間、このような蓄精勤作を順バイアス蓄積と呼ぶ)。
このようにnpn)ランジスタ511〜Solについて
、蓄積状態に移行させることができる。なお、本実施例
の光電変換装置においては、各npnトラ7ジスタのベ
ースに蓄積された電荷による信号を選択的に読み出すこ
とができる。これは、npn)ランジスタS11〜33
1のエミッタが、MOS)ランジスタQ RI、QIB
、QGI、Q c z 、 Q e +、Qa2によっ
て垂直信号線と遮断状態となっているからである。すな
わち、各npn)ランジスタからの信号を読み出す順序
は基本的にどの色のラインセンサからであってもよい、
ff通出来るだけ、各色の信号レベルのバランスを揃え
たいので、本実施例では信号G、B、Hの順に読出すこ
とにする。
、蓄積状態に移行させることができる。なお、本実施例
の光電変換装置においては、各npnトラ7ジスタのベ
ースに蓄積された電荷による信号を選択的に読み出すこ
とができる。これは、npn)ランジスタS11〜33
1のエミッタが、MOS)ランジスタQ RI、QIB
、QGI、Q c z 、 Q e +、Qa2によっ
て垂直信号線と遮断状態となっているからである。すな
わち、各npn)ランジスタからの信号を読み出す順序
は基本的にどの色のラインセンサからであってもよい、
ff通出来るだけ、各色の信号レベルのバランスを揃え
たいので、本実施例では信号G、B、Hの順に読出すこ
とにする。
Gのnpn)ランジスタSol 、 S22 の苓桔
を終了して蓄積されたフし荷に対応する信号を読み出す
前に、パルスφ丁によってMOS)ランジスタQz 、
Q10をON状態、パルスφvcによタテMOSトラン
ジスタQvc+ + Qvc2 をON状態として蓄
積用コンデンサCr+、Crz上の残留電荷の除去を行
う(図中Tcは゛重荷除去区間)。
を終了して蓄積されたフし荷に対応する信号を読み出す
前に、パルスφ丁によってMOS)ランジスタQz 、
Q10をON状態、パルスφvcによタテMOSトラン
ジスタQvc+ + Qvc2 をON状態として蓄
積用コンデンサCr+、Crz上の残留電荷の除去を行
う(図中Tcは゛重荷除去区間)。
その後、パルスφr (G)を”H”レベルとすると、
Gのnpn)ランジスタ521 、 S72のベースは
順バイアス状態となり、信号が蓄積用コンデンサCIl
、CT2に転送される(図中T4は転送区間)。
Gのnpn)ランジスタ521 、 S72のベースは
順バイアス状態となり、信号が蓄積用コンデンサCIl
、CT2に転送される(図中T4は転送区間)。
次に、水平走査回路の走査により、順次蓄績用コンデン
サCT1.CM上の電荷を出力バッファA1に送り、か
かる電荷による信号を出力回路を経てチップ外に読み出
す、なお、出力回路には不図示のサンプル書ホールド回
路を含み、S/H信号によって制御される(図中T5は
読出区間)。
サCT1.CM上の電荷を出力バッファA1に送り、か
かる電荷による信号を出力回路を経てチップ外に読み出
す、なお、出力回路には不図示のサンプル書ホールド回
路を含み、S/H信号によって制御される(図中T5は
読出区間)。
この時、出力ラインHの浮遊容量に蓄積される電荷は水
平走査回路に加えられる小H+、φH2によって各蓄積
コンデンサからの信号が読み出されるたびに、MOS)
ランジスタQHCによって所定の電位VHCにリセット
される。
平走査回路に加えられる小H+、φH2によって各蓄積
コンデンサからの信号が読み出されるたびに、MOS)
ランジスタQHCによって所定の電位VHCにリセット
される。
次にBのnpnトランジスタ331 、532の蓄積を
終了し、蓄積された電荷に対応する信号の転送、読み出
し動作に移る。
終了し、蓄積された電荷に対応する信号の転送、読み出
し動作に移る。
信号を転送する前に垂直信号線Ll、L? と蓄積コン
デンサCr1.Cry上の残留電荷をクリアし、φr(
B)をON状態としてセンサ信号を蓄積用コンデンサc
rt、crzへ転送させる。転送が終了し、次にGの信
号読み出しと同様にして信号の読み出しが行われる。
デンサCr1.Cry上の残留電荷をクリアし、φr(
B)をON状態としてセンサ信号を蓄積用コンデンサc
rt、crzへ転送させる。転送が終了し、次にGの信
号読み出しと同様にして信号の読み出しが行われる。
Bの信号の読み出しが終了すると、次はRのnpn)ラ
ンジスタS目、S12の信号Rの転送。
ンジスタS目、S12の信号Rの転送。
読み出しが行なわれる。
信号を転送する前に垂直信号線Ll、L2 と蓄積用コ
ンデンサC++ 、CI2上の残留電荷をクリアし、φ
+ (R)をON状態としてセンサ信号を蓄積用コンデ
ンサCTI、CT2へ転送させる。転送が終了し、次に
Gの信号読み出しと同様にして信号の読み出しが行われ
る。
ンデンサC++ 、CI2上の残留電荷をクリアし、φ
+ (R)をON状態としてセンサ信号を蓄積用コンデ
ンサCTI、CT2へ転送させる。転送が終了し、次に
Gの信号読み出しと同様にして信号の読み出しが行われ
る。
第4図は本発明の光電変換装置の第二実施例の回路構成
図である。
図である。
同図に示すように、本実施例の光電変換装置は、npn
)ランジスタS21 、522のベースにコンデンサを
取り付けた構成を取り、第一実施例におけるMOS)ラ
ンジスタQ21 、 Q22を設けず、第8図に示すよ
うなキャパシタ電極209(図中破線で図示)を設けた
ものである。
)ランジスタS21 、522のベースにコンデンサを
取り付けた構成を取り、第一実施例におけるMOS)ラ
ンジスタQ21 、 Q22を設けず、第8図に示すよ
うなキャパシタ電極209(図中破線で図示)を設けた
ものである。
以下の説明において、キャパシタ電極以外の第一実施例
の光電変換装置と同一構成部材については、同一符号を
付して説明を略すものとする。
の光電変換装置と同一構成部材については、同一符号を
付して説明を略すものとする。
なお1本実施例の光電変換装置は、キャパシタ電極20
9を設けることにより、ベース8竹が大きくなり出力信
号レベルが低下するが、npnトランジスタS、!l
、S22のエミッタ部にスイッチ手段を設ける必要がな
いため、!1成が簡易化される長所を有している0本実
施例ではカラーラインセンサ間の非受光部の占有面積を
減少させるために、中央部のnpn)ランジスタSi’
l、S22にキャパシタ電極を設けている。なお、np
n)ランジスタ521 、322の受光部は出力信号レ
ベルが低下するため、光エネルギーが一番大きい色分解
フィルタを対応させた方がよい。
9を設けることにより、ベース8竹が大きくなり出力信
号レベルが低下するが、npnトランジスタS、!l
、S22のエミッタ部にスイッチ手段を設ける必要がな
いため、!1成が簡易化される長所を有している0本実
施例ではカラーラインセンサ間の非受光部の占有面積を
減少させるために、中央部のnpn)ランジスタSi’
l、S22にキャパシタ電極を設けている。なお、np
n)ランジスタ521 、322の受光部は出力信号レ
ベルが低下するため、光エネルギーが一番大きい色分解
フィルタを対応させた方がよい。
以下、上記光電変換装置の動作について説明する。なお
、キャパシタ電極を有するnpn)ランジスタ以外の他
の構成部の動作については、第一実施例と同様なので説
明を省略する。キャパシタ電極が影響をケえるのは過渡
りフレッシュ動作、蓄りa動作、転送動作においてであ
る。
、キャパシタ電極を有するnpn)ランジスタ以外の他
の構成部の動作については、第一実施例と同様なので説
明を省略する。キャパシタ電極が影響をケえるのは過渡
りフレッシュ動作、蓄りa動作、転送動作においてであ
る。
第5図は、E記第二実施例の光電変換装置の動作を説明
するためのタイミングチャートである。
するためのタイミングチャートである。
過渡リフレッシュ区間T2において、垂直信号線LI
、L2に接続されたMOS)ランジスタQvc+ 、
Qvcz をパルスφvcによりON状慝としてnp
nトランジスタS21 、 S22のエミッタ電位をV
VCとするとともに、パルスφV* (G)を“H″と
して、キャパシタ電極を介してnpn)ランジスタSx
、Szzのベース′准位を所定の電位VB (VD
>Vvc)とする、このとき、ベースに蓄積されたホー
ルはエミッタから注入される電子と再結合して消滅し過
渡リフレッシュが行われる。
、L2に接続されたMOS)ランジスタQvc+ 、
Qvcz をパルスφvcによりON状慝としてnp
nトランジスタS21 、 S22のエミッタ電位をV
VCとするとともに、パルスφV* (G)を“H″と
して、キャパシタ電極を介してnpn)ランジスタSx
、Szzのベース′准位を所定の電位VB (VD
>Vvc)とする、このとき、ベースに蓄積されたホー
ルはエミッタから注入される電子と再結合して消滅し過
渡リフレッシュが行われる。
J N IK−II!IT 3K B イテ、φVR(
G)e ”r、”状態とすると、ベース電位はエミッタ
電位に対して負′;E位となって逆バイアス状態となる
。この状態でnpnトランジスタ521 、 S22の
受光部に光が入射すると、光量に対応したキャリア(こ
こではホール)がベースに蓄積される。
G)e ”r、”状態とすると、ベース電位はエミッタ
電位に対して負′;E位となって逆バイアス状態となる
。この状態でnpnトランジスタ521 、 S22の
受光部に光が入射すると、光量に対応したキャリア(こ
こではホール)がベースに蓄積される。
このとき、npn)ランジスタのベース電位はエミッタ
電位に対して、逆バイアス状態となっており1強制的に
ベース電位がエミッタ電位に対して順方向にバイアスさ
れない限り、信号が読み出されることはない、従ってベ
ースに蓄積された電荷による信号を選択的に読み出すこ
とができる。
電位に対して、逆バイアス状態となっており1強制的に
ベース電位がエミッタ電位に対して順方向にバイアスさ
れない限り、信号が読み出されることはない、従ってベ
ースに蓄積された電荷による信号を選択的に読み出すこ
とができる。
転送区間T4において、パルスφVR(G)を′H″レ
ベルとすると、Gのnpnl−ランジスタ521 、5
72のベースの電位が上昇して順バイアス状態となり、
信号がコンデンサCrl 、 CH2に転送される。
ベルとすると、Gのnpnl−ランジスタ521 、5
72のベースの電位が上昇して順バイアス状態となり、
信号がコンデンサCrl 、 CH2に転送される。
第6図は本発明の光電変換!Icrlの第三実施例の回
路構成図である。
路構成図である。
同図に示すように、本実施例の光電変換装置は、npn
)ランジスタ521 、 S72のベースが直接、垂直
信号線Ll、L7に接続されており、第一実施例におけ
るMOS)ランジスタQ21゜Q22のない構成となっ
ている。
)ランジスタ521 、 S72のベースが直接、垂直
信号線Ll、L7に接続されており、第一実施例におけ
るMOS)ランジスタQ21゜Q22のない構成となっ
ている。
以下の説明において、第一実施例の光電変換装置と同一
構成部材については、同一符号を付して説明を略すもの
とする。
構成部材については、同一符号を付して説明を略すもの
とする。
本実施例の光電変換装置は、単一実施例のように、np
n)ランジスタS21 、 S22のエミッタにスイッ
チ手段を設けず、また第二実施例のように、npn)ラ
ンジスタs、l 522のベース玉にキャパシタ電極を
設けないため、構成がさらに簡易化される長所を有して
いる0本実施例ではカラーラインセンサ間の非受光部の
占有面積を減少させるために、中央部のnpnトランジ
スタS月、S22のエミッタを垂直信号線Ll、L7に
接続している。
n)ランジスタS21 、 S22のエミッタにスイッ
チ手段を設けず、また第二実施例のように、npn)ラ
ンジスタs、l 522のベース玉にキャパシタ電極を
設けないため、構成がさらに簡易化される長所を有して
いる0本実施例ではカラーラインセンサ間の非受光部の
占有面積を減少させるために、中央部のnpnトランジ
スタS月、S22のエミッタを垂直信号線Ll、L7に
接続している。
以下、上記光電変換装置の動作について説明する。なお
、第一実施例と同一構成部材の動作については説明を省
略し、特徴部分となるnpnトランジスタS21 、5
22の動作についてのみ説明するものとする。
、第一実施例と同一構成部材の動作については説明を省
略し、特徴部分となるnpnトランジスタS21 、5
22の動作についてのみ説明するものとする。
第7図は、上記第三実施例の光電変換装置の動作を説明
するためのタイミングチャートである。
するためのタイミングチャートである。
まず、完全リフレッシュ区間T1において、パルスφL
F2を“L”レベルにするとnpnトランジスタ521
、522のベースは基準電圧VRFにリセットされる
。
F2を“L”レベルにするとnpnトランジスタ521
、522のベースは基準電圧VRFにリセットされる
。
次に、過渡リフレッシュ区間T?において、垂直信号線
L1.L2 に接続されたMO3+−ランジスタQLI
CI 、 QVC2をパルスφvcによりON状態と
し、パルスφRF2によって、MOS)ランジスタQz
1. Q22をOFF状席すると、npn)ランジスタ
S21 、 S22のエミッタ電位はVvCなる。この
とき、ベースに蓄積されたホールはエミッタから注入さ
れる電子と再結合して消滅する。この過渡リフレッシュ
動作によりベース電位は低下し。
L1.L2 に接続されたMO3+−ランジスタQLI
CI 、 QVC2をパルスφvcによりON状態と
し、パルスφRF2によって、MOS)ランジスタQz
1. Q22をOFF状席すると、npn)ランジスタ
S21 、 S22のエミッタ電位はVvCなる。この
とき、ベースに蓄積されたホールはエミッタから注入さ
れる電子と再結合して消滅する。この過渡リフレッシュ
動作によりベース電位は低下し。
その段階で不均一であったセンサ部のnpnベース電位
のバラツキは低減する。
のバラツキは低減する。
次に、蓄積区間T3において、パルスφVCによって、
トランジスタQvc+ + QVC2をOFF状態と
して、npn)テンジスタS21.322のエミッタを
浮遊状層とする。
トランジスタQvc+ + QVC2をOFF状態と
して、npn)テンジスタS21.322のエミッタを
浮遊状層とする。
この状態でJ1Pnトランジスタ321 、 S72の
受光部に光が入射すると、光量に対応したキャリア(こ
こではホール)がベースにJaされる。
受光部に光が入射すると、光量に対応したキャリア(こ
こではホール)がベースにJaされる。
次に、転送区1fJf T 4において、パルスφrに
よってMOSトランジスタQr+r Q+2をON状態
とし、Gのnpn)ランジスタ5211522に対応す
る信号を蓄積コンデンサC丁1.C[に転送する。なお
、ここでは、パルスφVCによってMOSトランジスタ
Qvc+ 、 Qvc2をON状態として蓄積コンデ
ンサCII I C10上の残留電荷の除去を行う、い
わゆる電荷除動作は行わない。
よってMOSトランジスタQr+r Q+2をON状態
とし、Gのnpn)ランジスタ5211522に対応す
る信号を蓄積コンデンサC丁1.C[に転送する。なお
、ここでは、パルスφVCによってMOSトランジスタ
Qvc+ 、 Qvc2をON状態として蓄積コンデ
ンサCII I C10上の残留電荷の除去を行う、い
わゆる電荷除動作は行わない。
次に、読み出し区間T5において、パルスφRF2 よ
ッテ、MosトランジスタQ21、Q2zeON状態ト
シ、npn)う7ジスタS21 、522(7)ベース
電位を所定の電位以下に保持する。ベース電位が所定の
電位以下に保持されるために、npn)ランジスタ52
1 、 S22のエミッタが接続されている垂直信号線
に影響を与えることはない、パルスφRF2はR,Bの
信号の転送、aみ出し時においてもON状態が保持され
、R,Hの読出し信号に影響を与えることはない。
ッテ、MosトランジスタQ21、Q2zeON状態ト
シ、npn)う7ジスタS21 、522(7)ベース
電位を所定の電位以下に保持する。ベース電位が所定の
電位以下に保持されるために、npn)ランジスタ52
1 、 S22のエミッタが接続されている垂直信号線
に影響を与えることはない、パルスφRF2はR,Bの
信号の転送、aみ出し時においてもON状態が保持され
、R,Hの読出し信号に影響を与えることはない。
次に1本発明を適用した画像読取装置の一例を示す。
第10図は、画像読取装置の一例の概略的構成図である
。
。
同図において、原稿501は読取り部505に対して相
対的に矢印Y方向に機械的に移動する。
対的に矢印Y方向に機械的に移動する。
また、画像の読み取りは、イメージセンサ504によっ
て矢印X方向に走査することで行われる。
て矢印X方向に走査することで行われる。
まず、光源502からの光は原稿501で反射し、その
反射光が結像光学系503を通してイメージセンサ50
4上に像を結像する。これによって、イメージセンサ5
04には入射光の強さに対応したキャリアが蓄積され、
光電変換されて画像信号として出力する。
反射光が結像光学系503を通してイメージセンサ50
4上に像を結像する。これによって、イメージセンサ5
04には入射光の強さに対応したキャリアが蓄積され、
光電変換されて画像信号として出力する。
この画像信号は、AD変換器506によりデジタル変換
され、画像処理部507内のメモリに画像データとして
取り込まれる。そして、シェーディング補正1色補正等
の処理が行われ、パソコン508又はプリンタ等へ送信
される。
され、画像処理部507内のメモリに画像データとして
取り込まれる。そして、シェーディング補正1色補正等
の処理が行われ、パソコン508又はプリンタ等へ送信
される。
こうしてX方向の走査の画像信号転送が終了すると、*
稿501がY方向へ相対的に移動し、以下同様の動作を
繰り返すことで、原稿501の前画像を電気信号に変換
し画像情報として取り出すことができる。
稿501がY方向へ相対的に移動し、以下同様の動作を
繰り返すことで、原稿501の前画像を電気信号に変換
し画像情報として取り出すことができる。
[発明の効果ゴ
以上詳細に説明したように、本発明の光電変換によれば
、ラインセンサの光電変換セルの1電極領域の一方にス
イッチ手段を設けることにより、当該光電変換セルから
の信号をスイッチ手段で0N−OFF制御可渣2なって
信号ラインを共通に接続することかを可能となり、その
結果として、ラインセンサの配線を簡易化することがで
き、また蓄積コンデンサ等の回路構成部材を共有化する
ことができるので、センサ部(受光部)以外の非センサ
部(非受光部)の占有面積を減少させ、チップの大きさ
を小さくすることができる。
、ラインセンサの光電変換セルの1電極領域の一方にス
イッチ手段を設けることにより、当該光電変換セルから
の信号をスイッチ手段で0N−OFF制御可渣2なって
信号ラインを共通に接続することかを可能となり、その
結果として、ラインセンサの配線を簡易化することがで
き、また蓄積コンデンサ等の回路構成部材を共有化する
ことができるので、センサ部(受光部)以外の非センサ
部(非受光部)の占有面積を減少させ、チップの大きさ
を小さくすることができる。
t51図は本発明の光電変!i!装置の第一実施例の回
路Ml成因である。 第2図および第3図は、上記第一実施例の光電変換装置
の動作を説明するためのタイミングチャートである。 第4図は本発明の光電変換装置の第二実施例の回路構成
図である。 第5図は、上記第二実施例の光電変換装置の動作を説明
するためのタイミングチャートである。 第6図は本発明の光電変換装置の第三実施例の回路構成
図である。 第7図は、上記第三実施例の光電変換装置の動作を説明
するためのタイミングチャートである。 第8図は2本発明に用いるラインセンサのセンサ部の模
式的断面図である。 第9図はCCD型ラインセンサの一構成例を示すa成因
である。 第10図は1画像読取装置の一例の概略的構成図である
。 S口〜S32・・・光電変換セル、 Q11〜にh2 、 Qr+ 、 Qr2+ Qvc+
t QvczQHI r Qu2* Qac +
QHC・・・MOS)ランジスタ、 Ll、L2・・・垂直信号線。
路Ml成因である。 第2図および第3図は、上記第一実施例の光電変換装置
の動作を説明するためのタイミングチャートである。 第4図は本発明の光電変換装置の第二実施例の回路構成
図である。 第5図は、上記第二実施例の光電変換装置の動作を説明
するためのタイミングチャートである。 第6図は本発明の光電変換装置の第三実施例の回路構成
図である。 第7図は、上記第三実施例の光電変換装置の動作を説明
するためのタイミングチャートである。 第8図は2本発明に用いるラインセンサのセンサ部の模
式的断面図である。 第9図はCCD型ラインセンサの一構成例を示すa成因
である。 第10図は1画像読取装置の一例の概略的構成図である
。 S口〜S32・・・光電変換セル、 Q11〜にh2 、 Qr+ 、 Qr2+ Qvc+
t QvczQHI r Qu2* Qac +
QHC・・・MOS)ランジスタ、 Ll、L2・・・垂直信号線。
Claims (3)
- (1)同導電型領域よりなる二つの主電極領域と該主電
極領域と反対導電型の制御電極領域よりなる半導体トラ
ンジスタの該制御電極領域に光を照射し、電荷を蓄積さ
せる光電変換セルを有する複数のラインセンサが配設さ
れた光電変換装置において、 前記複数のラインセンサの少なくとも一ラインの光電変
換セルにおける前記主電極領域の一方にスイッチ手段を
設けたことを特徴とする光電変換装置。 - (2)三つのカラーラインセンサが配設された光電変換
装置において、 外側に配置する二つのラインセンサの光電変換セルの前
記主電極領域の一方にスイッチ手段を設け、中央部に配
置するラインセンサの光電変換セルの制御電極領域に絶
縁体を介してキャパシタ電極を設けたことを特徴とする
請求項1記載の光電変換装置。 - (3)三つのカラーラインセンサが配設された光電変換
装置において、 外側に配置するラインセンサの光電変換セルの前記主電
極領域の一方にスイッチ手段を設け、中央部に配置する
ラインセンサの光電変換セルの前記主電極領域にスイッ
チ手段を設けないことを特徴とする請求項1記載の光電
変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63234945A JPH0283974A (ja) | 1988-09-21 | 1988-09-21 | 光電変換装置 |
US07/879,462 US5262850A (en) | 1988-09-20 | 1992-05-04 | Photoelectric converting device having reduced line sensor space |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63234945A JPH0283974A (ja) | 1988-09-21 | 1988-09-21 | 光電変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0283974A true JPH0283974A (ja) | 1990-03-26 |
Family
ID=16978727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63234945A Pending JPH0283974A (ja) | 1988-09-20 | 1988-09-21 | 光電変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0283974A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007163419A (ja) * | 2005-12-16 | 2007-06-28 | Ricoh Elemex Corp | 膜式ガスメータ |
-
1988
- 1988-09-21 JP JP63234945A patent/JPH0283974A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007163419A (ja) * | 2005-12-16 | 2007-06-28 | Ricoh Elemex Corp | 膜式ガスメータ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0155017B1 (ko) | 고체촬상장치 | |
US4816910A (en) | Image sensing apparatus | |
US4967067A (en) | Signal read-out circuit which lowers diffusion capacitance by limiting emitting current with resistive elements | |
US4117514A (en) | Solid state imaging device | |
US4571624A (en) | Two-dimensional solid-state image sensor device | |
JPH0444465B2 (ja) | ||
US5274459A (en) | Solid state image sensing device with a feedback gate transistor at each photo-sensing section | |
US5386108A (en) | Photoelectric conversion device for amplifying and outputting photoelectrically converted signal, and a method thereof | |
US4524391A (en) | Two-dimensional solid-state image sensor device | |
US4525742A (en) | Two-dimensional solid-state image sensor device | |
JPH0548071A (ja) | 固体撮像装置 | |
JPS5831669A (ja) | 固体撮像装置 | |
US5262850A (en) | Photoelectric converting device having reduced line sensor space | |
JPH0562869B2 (ja) | ||
JPH0283974A (ja) | 光電変換装置 | |
JP4300872B2 (ja) | 増幅型固体撮像素子 | |
US20050151867A1 (en) | Solid-state image pickup device with CMOS image sensor having amplified pixel arrangement | |
US5483283A (en) | Three level high speed clock driver for an image sensor | |
JPH02224481A (ja) | 増幅型固体撮像素子 | |
JPH05232907A (ja) | リセット回路及びそれを有する装置 | |
JP2512723B2 (ja) | 光電変換装置 | |
JPH0282880A (ja) | 光電変換装置 | |
JP2699895B2 (ja) | イメージセンサの駆動方法 | |
JPH05183820A (ja) | Ccd型固体撮像素子 | |
JPH02362A (ja) | 固体撮像装置 |