JPH0283619A - Random data generation circuit - Google Patents

Random data generation circuit

Info

Publication number
JPH0283619A
JPH0283619A JP63237383A JP23738388A JPH0283619A JP H0283619 A JPH0283619 A JP H0283619A JP 63237383 A JP63237383 A JP 63237383A JP 23738388 A JP23738388 A JP 23738388A JP H0283619 A JPH0283619 A JP H0283619A
Authority
JP
Japan
Prior art keywords
random number
control information
data
random
information storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63237383A
Other languages
Japanese (ja)
Inventor
Kazushige Kono
河野 一繁
Yuji Yoshida
裕司 吉田
Shigemi Uemoto
重美 上元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63237383A priority Critical patent/JPH0283619A/en
Publication of JPH0283619A publication Critical patent/JPH0283619A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To generate random data of desired radix by providing a random number generating means which generates random number data consisting of a binary number with prescribed number of bits, a control information storage means which stores control information to designate the desired radix, and a conversion means which converts the random number data to the random number of desired radix based on the control information. CONSTITUTION:The random number generating means 111 generates the random number data consisting of the binary number with prescribed number of bits, and the control information storage means 121 stores the control information to designate the desired radix, and the conversion means 131 converts the random number data to the random number of desired radix based on the control information stored in the control information storage means 121. In other words, the random number data generated by the random number generating means 111 is introduced to the conversion means 131, and the random number data is converted to the random number of desired radix by the conversion means 131 based on the control information stored in the control information storage means 121. In such a way, it is possible to obtain the random number of desired radix designated by the control information based on the random number data of binary number with the prescribed number of bits.

Description

【発明の詳細な説明】 〔概 要〕 ランダムデータ発生回路に関し、 所望の基数のランダムデータを発生することを目的とし
、 所定ビット数の2進数からなる乱数データを発生する乱
数発生手段と、所望の基数を指定する制御情報を格納す
る制御情報格納手段と、制御情報格納手段に格納された
制御情報に基づいて、乱数データを所望の基数の乱数に
変換する変換手段とを具えるように構成する。
[Detailed Description of the Invention] [Summary] A random data generation circuit, which aims to generate random data of a desired base number, comprises a random number generation means for generating random number data consisting of a binary number of a predetermined number of bits, and a desired number of base numbers. a control information storage means for storing control information specifying a base number; and a conversion means for converting random number data into random numbers of a desired base number based on the control information stored in the control information storage means. do.

また、複数の乱数発生手段と、複数の乱数発生手段のそ
れぞれに対応する複数の制御情報格納手段と、複数の乱
数発生手段のそれぞれに対応する複数の変換手段とを具
え、複数桁の所望の乱数を生成するように構成する。
The invention also includes a plurality of random number generation means, a plurality of control information storage means corresponding to each of the plurality of random number generation means, and a plurality of conversion means corresponding to each of the plurality of random number generation means. Configure to generate random numbers.

〔産業上の利用分野〕[Industrial application field]

本発明は、ランダムデータ発生回路に関し、特に、所望
の基数の乱数を発生するようにしたランダムデータ発生
回路に関するものである。
The present invention relates to a random data generation circuit, and particularly to a random data generation circuit that generates random numbers of a desired base number.

〔従来の技術〕[Conventional technology]

コンピュータなどの演算処理装置においては、演算処理
装置の回路が、正常に動作するか否かを確認する必要が
ある。
In an arithmetic processing device such as a computer, it is necessary to confirm whether the circuit of the arithmetic processing device operates normally.

このような確認を行なうために、演算処理装置にナス1
〜用のプログラムを実行させ、処理結果を’6M認する
方法が一般的に行なわれている。ここで、予め作成した
データを用いて、テスト用のプログラムを実行させた場
合、演算処理装置の一部の回路が一度も動作しない可能
性がある。
In order to perform this kind of confirmation, the arithmetic processing unit is
A commonly used method is to run a program for ~ and check the processing results. Here, if a test program is executed using data created in advance, some circuits of the arithmetic processing device may never operate.

ところで、充分多数の乱数データを用いれば、演算処理
装置の全ての回路が少なくとも一度は動作すると考えら
れる。しかし、ソフトウェアによって乱数を発生すると
処理時間が遅くなるので、一定の時間で発生させて処理
させることのできるデータの数が少なくなる。一方、乱
数発生回路を用いれば、一定の時間内に大量のデータを
発生させて処理することができる。
By the way, if a sufficiently large number of random number data are used, it is considered that all the circuits of the arithmetic processing device operate at least once. However, generating random numbers using software slows down processing time, which reduces the amount of data that can be generated and processed in a given period of time. On the other hand, if a random number generation circuit is used, a large amount of data can be generated and processed within a certain period of time.

第4図に、従来の乱数発生回路の構成を示す。FIG. 4 shows the configuration of a conventional random number generation circuit.

4ビツトカウンタ401は、導入されたクロック信号を
計数し、計数結果を出力端子OA、O!10゜、0.に
出力する。
The 4-bit counter 401 counts the introduced clock signals and outputs the counting results to output terminals OA, O! 10°, 0. Output to.

乱数発生回路の出力端子0..0.は、4ビットカウン
タ401の出力端子OA、OI、に接続されている。4
ビツトカウンタ401の出力端子Onは、乱数発生回路
の出力端子03に接続され、出力端子Ocは出力端子0
4に接続されている。
Output terminal 0 of the random number generation circuit. .. 0. are connected to output terminals OA and OI of the 4-bit counter 401. 4
The output terminal On of the bit counter 401 is connected to the output terminal 03 of the random number generation circuit, and the output terminal Oc is connected to the output terminal 0
Connected to 4.

このようにして、“OH”“〜“”FH“′(“H”は
16進数を表す添え字)の疑似的な乱数が生成される。
In this way, pseudo random numbers "OH" to "FH"'("H" is a subscript representing a hexadecimal number) are generated.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、上述したテスト用プログラムにおいては、′
0°”〜“9゛′を基数とした10進数の乱数のテスト
データが必要とされる命令がある。そのような命令のオ
ペランドデータとして、10進数以外のデータが入力さ
れると、演算処理装置はデータ例外を認識し、通常の演
算処理は行なわれなし 一方、上述した従来の乱数発生回路にあっては、16進
数に対応する4ビツトの乱数が発生される。
By the way, in the test program mentioned above, ′
There is an instruction that requires test data of decimal random numbers with a base number of 0° to 9′. When data other than a decimal number is input as operand data for such an instruction, the arithmetic processing unit recognizes a data exception and does not perform normal arithmetic processing. A 4-bit random number corresponding to a hexadecimal number is generated.

このため、10進数の乱数のテストデータが必要な場合
でも、演算処理装置がデータ例外を認識してしまうよう
なデータ(例えば“’AH”〜” F H′″)も入力
されてしまい、また、その確率が大きいために通常の演
算処理動作を行なう場合のテストが十分できないという
問題点があった。
For this reason, even if test data of decimal random numbers is required, data that would cause the arithmetic processing unit to recognize a data exception (for example, "'AH" to "F H'") may also be input. , there is a problem in that the probability of such occurrence is large, so that it is not possible to sufficiently test the case of performing normal arithmetic processing operations.

本発明は、このような点にかんがみて創作されたもので
あり、所望の基数の乱数を生成するようにしたランダム
データ発生回路を提供することを目的としている。
The present invention was created in view of these points, and an object of the present invention is to provide a random data generation circuit that generates random numbers of a desired base number.

〔課題を解決するための手段〕[Means to solve the problem]

ユ土り茅上皇ユ 第1図(A)は、第1発明のランダムデータ発生回路の
原理ブロック図である。
FIG. 1(A) is a block diagram of the principle of the random data generation circuit of the first invention.

図において、乱数発生手段111は、所定ビット数の2
進数からなる乱数データを発生する。
In the figure, random number generation means 111 has a predetermined number of bits.
Generates random number data consisting of base numbers.

制御情報格納手段121は、所望の基数を指定する制御
情報を格納する。
The control information storage means 121 stores control information specifying a desired radix.

変換手段131は、制御情報格納手段121に格納され
た制御情報に基づいて、乱数データを所望の基数の乱数
に変換する。
The conversion means 131 converts the random number data into a random number of a desired base number based on the control information stored in the control information storage means 121.

工m星主光凱 第1図(B)は、第2発明のランダムデータ発生回路の
原理ブロック図である。
Figure 1 (B) is a block diagram of the principle of the random data generation circuit of the second invention.

図において、複数の乱数発生手段111は、所定ビット
数の2進数からなる乱数データを発生する。
In the figure, a plurality of random number generating means 111 generate random number data consisting of binary numbers of a predetermined number of bits.

複数の制御情報格納手段121は、複数の乱数発生手段
111のそれぞれに対応し、所望の基数を指定する制御
情報を格納する。
The plurality of control information storage means 121 corresponds to each of the plurality of random number generation means 111, and stores control information specifying a desired radix.

複数の変換手段131は、複数の乱数発生手段111の
それぞれに対応し、対応する制御情報格納手段121に
格納された制御情報に基づいて、対応する乱数データを
所望の基数の乱数に変換する。
The plurality of conversion means 131 correspond to each of the plurality of random number generation means 111, and convert the corresponding random number data into a random number of a desired base number based on the control information stored in the corresponding control information storage means 121.

従って、全体として、複数桁の所望の乱数を生成するよ
うに構成する。
Therefore, the system is configured to generate a desired random number of multiple digits as a whole.

〔作 用〕[For production]

乱数発生手段111によって発生された乱数データは、
変換手段131に導入され、この乱数データは、制御情
報格納手段121に格納された制御情報に基づいて、変
換手段131によって所望の基数の乱数に変換される。
The random number data generated by the random number generation means 111 is
This random number data is introduced into the conversion means 131, and is converted into a random number of a desired base by the conversion means 131 based on the control information stored in the control information storage means 121.

本発明にあっては、所定のビット数の2進数の乱数デー
タに基づいて、制御情報によって指定された所望の基数
の乱数が得られる。
In the present invention, a random number of a desired base specified by control information is obtained based on binary random number data of a predetermined number of bits.

また、複数の乱数発生手段111.制御情報格納手段1
21、変換手段131を並列に動作させることにより、
複数桁の所望の乱数が一度に得られる。
Further, a plurality of random number generation means 111. Control information storage means 1
21. By operating the conversion means 131 in parallel,
A desired random number with multiple digits can be obtained at once.

(実施例) 以下、図面に基づいて本発明の実施例について詳細に説
明する。
(Example) Hereinafter, an example of the present invention will be described in detail based on the drawings.

第2図は、第1実施例におけるランダムデータ発生回路
の構成を示す。
FIG. 2 shows the configuration of the random data generation circuit in the first embodiment.

第3図は、第2実施例におけるランダムデータ発生回路
の構成を示す。
FIG. 3 shows the configuration of a random data generation circuit in the second embodiment.

■、    と 1 との ここで、本発明の実施例と第1図との対応関係を示して
おく。
(1) Here, the correspondence between the embodiment of the present invention and FIG. 1 will be shown.

乱数発生手段111は、乱数発生部201,301に相
当する。
The random number generation means 111 corresponds to the random number generation sections 201 and 301.

制御情報格納手段121は、制御情報レジスタ202.
302に相当する。
The control information storage means 121 has a control information register 202.
This corresponds to 302.

変換手段131は、変換回路203,303に相当する
The conversion means 131 corresponds to the conversion circuits 203 and 303.

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
Examples of the present invention will be described below assuming that the correspondence relationship as described above exists.

表2 ■  1   の   ゛よび 第2図において、制御情報レジスタ202は、それぞれ
2ビツトの制御情報を格納している8つの格納領域CO
,C1,C2,C3,C4,C5C6,C7に分割され
ている。
In Table 2.1 and Figure 2, the control information register 202 has eight storage areas CO each storing 2-bit control information.
, C1, C2, C3, C4, C5, C6, and C7.

表1に、この2ビツトの制御情報とその略称および制御
情報によって指定される基数を示す。
Table 1 shows this 2-bit control information, its abbreviation, and the radix specified by the control information.

表1 ここで、略称Sの制御情報によって指定される基数゛A
”〜“F”′は、それぞれ10進数の正負を示す符号パ
+”またはパ一パの意味を持つものとする。表2に基数
゛″A”〜“F”″が意味する符号を示す。
Table 1 Here, the base ゛A specified by the control information of the abbreviation S
``F'' to ``F'' have the meaning of a sign ``pa+'' or ``pa-pa'' indicating the positive or negative decimal number, respectively. Table 2 shows the symbols meant by the base numbers "A" to "F".

データレジスタ206は、それぞれ4ビツトのランダム
データを格納する8つの格納領域り。
The data register 206 has eight storage areas each storing 4-bit random data.

DI、D2.D3.D4.D5.D6.D7に分割され
ている。
DI, D2. D3. D4. D5. D6. It is divided into D7.

制御情報レジスタ202の各格納領域C0−C7とデー
タレジスタ206の格納領域DO〜D7とは、それぞれ
対応している。例えば、制御情報レジスタ202の格納
領域COで指定された基数のランダムデータが、データ
レジスタ206の格納領域DOに格納される。
Each of the storage areas C0 to C7 of the control information register 202 and the storage areas DO to D7 of the data register 206 correspond to each other. For example, random data of the radix specified in the storage area CO of the control information register 202 is stored in the storage area DO of the data register 206.

制御部205は、選択回路204に対して制御情報レジ
スタ202の格納領域CO〜C7の何れか一つを指定し
て、選択回路204による制御情報の選択を制御する。
The control unit 205 controls selection of control information by the selection circuit 204 by specifying one of the storage areas CO to C7 of the control information register 202 to the selection circuit 204.

選択回路204によって選択された制御情報は、変換回
路203に導入される。
The control information selected by the selection circuit 204 is introduced into the conversion circuit 203.

乱数発生部201は、4ビットの乱数(“OH゛〜“”
FH”°の乱数)を発生し、この4ビツトの乱数は、変
換回路203に導入される。
The random number generation unit 201 generates a 4-bit random number (“OH゛~“”
This 4-bit random number is introduced into the conversion circuit 203.

変換回路203は、この4ビツトの乱数を、選択回路2
04によって選択された制御情報で示される基数のラン
ダムデータに変換する。
The conversion circuit 203 transfers this 4-bit random number to the selection circuit 2.
It is converted into random data of the base number indicated by the control information selected by 04.

表3に、乱数発生部201の出力の4ビア)の乱数と、
出力されるランダムデータとの対応関係を示す。
Table 3 shows the random numbers (4 vias) output from the random number generator 201, and
It shows the correspondence with the output random data.

表3において、r入力データ」は、201によって発生
された4ビツトの乱数である。ここで、入力データの各
ピノI−を上位から83.  az 、 a+。
In Table 3, "r input data" is a 4-bit random number generated by 201. Here, each Pino I- of the input data is 83. az, a+.

ao と称する。It is called ao.

また、制御情報は表1に示した略称で示す。Further, the control information is indicated by the abbreviations shown in Table 1.

(本頁以下余白) 表3 ここで、例えば、制御情報レジスタ202の格納領域C
o−C6には、10進数を指定する略称りの制御情報゛
01″゛が格納されており、格納領域C7には、符号を
指定する略称Sの制御情報“10”が格納されているも
のとする。
(Margin below this page) Table 3 Here, for example, storage area C of the control information register 202
o-C6 stores control information ``01'', an abbreviation that specifies a decimal number, and storage area C7 stores control information ``10'', an abbreviation S that specifies a code. shall be.

例えば、選択回路204によって制御情報レジスタ20
2の格納領域COが選択されると、変換回路203には
略号りで示される制御情報“01”が導入される。
For example, the selection circuit 204 selects the control information register 20
When storage area CO 2 is selected, control information “01” indicated by an abbreviation is introduced into the conversion circuit 203.

このとき乱数発生部201によって発生された4ビツト
の乱数データ(例えば“1011”)は、変換回路20
3により、10進数のランダムデータ゛3′″に変換さ
れる(表3参照)。
At this time, the 4-bit random number data (for example, "1011") generated by the random number generator 201 is sent to the conversion circuit 20.
3, it is converted into decimal random data "3" (see Table 3).

また、制御部205は選択回路204によって選択され
た制御情報レジスタ202の格納領域COに対応するデ
ータレジスタ206の格納領域DOを指定し、変換回路
203の出力のランダムデータの書き込みを制御する。
Further, the control unit 205 specifies the storage area DO of the data register 206 corresponding to the storage area CO of the control information register 202 selected by the selection circuit 204, and controls writing of random data output from the conversion circuit 203.

このようにして、制御情報レジスタ202の格納領域C
Oにおいて指定した基数(例えばlO進数)のランダム
データが、データレジスタ206の格納領域Doに書き
込まれる。
In this way, the storage area C of the control information register 202
Random data of the base number specified in O (for example, lO base number) is written to the storage area Do of the data register 206.

同様にして、制御情報レジスタ202の格納領域C1〜
C7を次々に選択して、変換回路203によって乱数発
生部201で発生された乱数データを変換する。これに
より、制御情報レジスタ202の格納領域01〜C7に
おいて指定した基数のランダムデータが、データレジス
タ206の格納領域D1〜D7に書き込まれる。
Similarly, storage areas C1 to C1 of the control information register 202
C7 is selected one after another, and the conversion circuit 203 converts the random number data generated by the random number generation unit 201. As a result, random data of the radix specified in the storage areas 01 to C7 of the control information register 202 is written to the storage areas D1 to D7 of the data register 206.

上述したようにして、データレジスタ206に4ビット
×8桁のランダムデータを得ることができる。ここで、
データレジスタ206の格納領域DO〜D6には、略称
りで示される制御情報で指定される10進数のランダム
データが得られ、格納領域D7には略称Sで示される制
御情報で指定される正または負の符号が得られる。
As described above, 4-bit×8-digit random data can be obtained in the data register 206. here,
In the storage areas DO to D6 of the data register 206, decimal random data specified by the control information indicated by the abbreviation is obtained, and in the storage area D7, positive or random data specified by the control information indicated by the abbreviation S is obtained. A negative sign is obtained.

■  2   の  および 第3図に、本発明の第2実施例によるランダムデータ発
生回路の構成を示す。
(2) and FIG. 3 show the configuration of a random data generation circuit according to a second embodiment of the present invention.

制御情報レジスタ302は1.各2ビツトの制御情報を
格納する格納領域Ca、Cb、Cc、CdCe、Cf、
Cg、Chとで形成されており、これらの制御情報は、
それぞれ変換回路303 a。
The control information register 302 is 1. Storage areas Ca, Cb, Cc, CdCe, Cf, each storing 2-bit control information.
It is formed by Cg and Ch, and these control information are
Each conversion circuit 303a.

303b  303c  303d  303e、30
3f、303g、303hに導入されている。
303b 303c 303d 303e, 30
It has been introduced in 3f, 303g, and 303h.

乱数発生部301a、301b、30ic、301、d
、301e  301f、301g、301hば、それ
ぞれ4ビツトの乱数を発生し、この乱数は、それぞれ変
換回路303a、303b、303c、303d  3
03e、303f、303g、303hに入力される。
Random number generators 301a, 301b, 30ic, 301, d
, 301e, 301f, 301g, and 301h each generate a 4-bit random number, and these random numbers are used by conversion circuits 303a, 303b, 303c, and 303d, respectively.
It is input to 03e, 303f, 303g, and 303h.

変換回路303a〜303hは、それぞれ上述したよう
に、4ビツトの乱数の入力データを同時に指定された基
数のランダムデータに変換する。
As described above, each of the conversion circuits 303a to 303h simultaneously converts input data of 4-bit random numbers into random data of a designated radix.

このようにして、所望の基数の8桁のランダムデータが
得られる。
In this way, 8-digit random data of the desired radix is obtained.

N−虞JEfl様 なお、上述した本発明の実施例にあっては、4ビツトの
2進数の乱数を4種類の基数の乱数に変換する場合を考
えたが、変換回路203および変換回路303に入力す
る乱数データのビット数および変換する基数の種類に制
限はない。また、得られる乱数の桁数にも制限はない。
Dear N-Yu JEfl, In the embodiment of the present invention described above, a case was considered in which a 4-bit binary random number was converted into random numbers of four types of radix, but the conversion circuit 203 and the conversion circuit 303 There are no restrictions on the number of bits of input random number data or the type of radix to be converted. Furthermore, there is no limit to the number of digits of the random number that can be obtained.

更に、「1.実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
Furthermore, in "1. Correspondence between Examples and FIG. 1",
Although the correspondence between the present invention and the embodiments has been described, those skilled in the art will easily assume that the present invention is not limited to this and that there are various modifications.

〔発明の効果] 上述したように、本発明によれば、所定ビット数の2進
数の乱数データを変換して、所望の基数の乱数が得られ
る。この所望の乱数は、例えば、演算処理装置の動作試
験におけるテストデータとして用いることができるので
、実用的には極めて有用である。
[Effects of the Invention] As described above, according to the present invention, random numbers of a desired base number can be obtained by converting binary random number data of a predetermined number of bits. This desired random number can be used, for example, as test data in an operation test of an arithmetic processing device, so it is extremely useful in practice.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のラング1、データ発生回路の原理ブロ
ック図、 第2図は本発明の第1実施例によるランダムデータ発生
回路の構成図、 第3図は本発明の第2実施例によるランダムデータ発生
回路の構成図、 第4図は従来の乱数発生回路の構成図である。 図において、 111は乱数発生手段、 121は制御情報格納手段、 131は変換手段、 201.301は乱数発生部、 202.302は制御情報レジスタ、 203.303は変換回路、 204は選択回路、 205は制御部、 206はデータレジスタ、 401はカウンタである。 つ 、、t>桧岨の加珪7“ロ1.77図 第1図(A) ル込帽め斧捏7°ロ1,7フ図 第 図 CB)
FIG. 1 is a block diagram of the principle of the rung 1 data generation circuit of the present invention. FIG. 2 is a block diagram of the random data generation circuit according to the first embodiment of the present invention. FIG. 3 is a block diagram of the random data generation circuit according to the first embodiment of the present invention. 1. Block diagram of random data generation circuit FIG. 4 is a block diagram of a conventional random number generation circuit. In the figure, 111 is a random number generation means, 121 is a control information storage means, 131 is a conversion means, 201.301 is a random number generation section, 202.302 is a control information register, 203.303 is a conversion circuit, 204 is a selection circuit, 205 206 is a data register, and 401 is a counter.          1.77 Figure 1 (A)        1.7 Figure 1 (A)       1,7 Figure CB

Claims (2)

【特許請求の範囲】[Claims] (1)所定ビット数の2進数からなる乱数データを発生
する乱数発生手段(111)と、 所望の基数を指定する制御情報を格納する制御情報格納
手段(121)と、 制御情報格納手段(121)に格納された制御情報に基
づいて、前記乱数データを所望の基数の乱数に変換する
変換手段(131)と、 を具えるように構成したことを特徴とするランダムデー
タ発生回路。
(1) Random number generation means (111) that generates random number data consisting of binary numbers of a predetermined number of bits; Control information storage means (121) that stores control information specifying a desired radix; Control information storage means (121) ); converting means (131) for converting the random number data into random numbers of a desired base number based on control information stored in the random data generating circuit.
(2)所定ビット数の2進数からなる乱数データを発生
する複数の乱数発生手段(111)と、前記複数の乱数
発生手段(111)のそれぞれに対応し、所望の基数を
指定する制御情報を格納する複数の制御情報格納手段(
121)と、前記複数の乱数発生手段(111)のそれ
ぞれに対応し、対応する前記制御情報格納手段(121
)に格納された前記制御情報に基づいて、対応する乱数
データを所望の基数の乱数に変換する複数の変換手段(
131)と、 を具え、複数桁の前記所望の乱数を生成するように構成
したことを特徴とするランダムデータ発生回路。
(2) A plurality of random number generation means (111) that generate random number data consisting of binary numbers of a predetermined number of bits, and control information that specifies a desired radix corresponding to each of the plurality of random number generation means (111). A plurality of control information storage means (
121), and the corresponding control information storage means (121) corresponding to each of the plurality of random number generation means (111).
) a plurality of converting means (
131); and a random data generation circuit configured to generate the desired random number of multiple digits.
JP63237383A 1988-09-20 1988-09-20 Random data generation circuit Pending JPH0283619A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63237383A JPH0283619A (en) 1988-09-20 1988-09-20 Random data generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63237383A JPH0283619A (en) 1988-09-20 1988-09-20 Random data generation circuit

Publications (1)

Publication Number Publication Date
JPH0283619A true JPH0283619A (en) 1990-03-23

Family

ID=17014576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63237383A Pending JPH0283619A (en) 1988-09-20 1988-09-20 Random data generation circuit

Country Status (1)

Country Link
JP (1) JPH0283619A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268875A (en) * 2001-03-12 2002-09-20 Nec Corp Random number generating device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268875A (en) * 2001-03-12 2002-09-20 Nec Corp Random number generating device

Similar Documents

Publication Publication Date Title
JPH01182992A (en) Semiconductor memory device
TWI728357B (en) Method and device for generating serial number
JPH11353225A (en) Memory that processor addressing gray code system in sequential execution style accesses and method for storing code and data in memory
JP2551167B2 (en) Microcomputer
JPH0283619A (en) Random data generation circuit
US6691211B2 (en) Method of selecting registers from a primitive register set
JPH0855011A (en) Method for converting data between different machine kinds
JP2781658B2 (en) Address generation circuit and CD-ROM device using the same
JP2766921B2 (en) Layout pattern generator
RU1815636C (en) Device for microprogram control
JPH05205038A (en) Data converter
JP2830075B2 (en) Binary to decimal converter
JPS5844551A (en) Data writing control system
JPH03139741A (en) History information storing system
JP2507399B2 (en) Database equipment
JPH03108130A (en) Modulation circuit
JPS5895386A (en) Graphic japanese character pattern memory system
JPS60189539A (en) Queuing circuit
Walters et al. Strategy for an Extensible Microcomputer-Based Mumps System for Private Practice
JPS60123946A (en) Address translating mechanism
JPH0758642A (en) Time exchange switch
JPH09282267A (en) Bus width conversion circuit
JPH01207822A (en) Data converter
JPH03168853A (en) Input/output processor
JPH04113469A (en) Logic simulation processor