JPH028293B2 - - Google Patents
Info
- Publication number
- JPH028293B2 JPH028293B2 JP15622078A JP15622078A JPH028293B2 JP H028293 B2 JPH028293 B2 JP H028293B2 JP 15622078 A JP15622078 A JP 15622078A JP 15622078 A JP15622078 A JP 15622078A JP H028293 B2 JPH028293 B2 JP H028293B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- liquid crystal
- region
- crystal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/462—Buried-channel CCD
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
この発明は交流駆動型の液晶装置に関する。
この発明の目的は高解像度で、効率良く信号電
荷を読出すところの交流駆動型の液晶装置を提供
することである。
荷を読出すところの交流駆動型の液晶装置を提供
することである。
この目的は、透明電極と、この透明電極上に設
けられた液晶層と、入射光を反射する領域および
光の透過を阻止する領域をもつところの、前記液
晶層に隣接して設けられた中間手段と、中間手段
と隣接して設けられた誘電体層と、この誘電体層
に隣接して設けられたところの、所定厚さをもつ
一導電型の半導体層と、この半導体層内において
前記誘電体層に隣接して設けられて、前記半導体
層と共同して複数のPN接合ダイオードを形成す
る反対導電型の複数の半導体の島領域とを含むと
ころの基板構体を有し、更に、前記基板構体、中
間手段および液晶層に交流電圧を印加して、この
交流電圧の１サイクル中の一方の極性の電圧期間
において、前記PN接合ダイオードに順方向バイ
アス電圧を印加して前記半導体層と島領域内に半
導体層の多数キヤリア電荷を発生させ次いで他方
の極性の電圧期間にPN接合ダイオードに逆方向
バイアス電圧をかけて、前記半導体層の厚さ方向
全体および前記島領域の一部分にわたつて延びる
空乏層を形成し、この半導体層内に電界を形成す
ると共に、前記島領域内に入力情報信号に応じて
前記逆方向バイアス電圧下における半導体層内に
与えられる少数キヤリアの電荷と反対極性の前記
多数キヤリアの電荷集中部分を形成することによ
り、前記半導体層内の電界の影響下において前記
空乏層内を移動できるところの、入力情報信号に
応じた前記少数キヤリアの電荷を前記多数キヤリ
アの電荷集中部分へと引きつけて再結合させ、前
記島領域に対応して誘電体層の反対側に存在して
いる電荷を液晶層に供給して活性化して解像度を
上げるところの電圧印加手段とを具備した、入力
情報信号に応動する液晶装置を提供することによ
り達成される。
けられた液晶層と、入射光を反射する領域および
光の透過を阻止する領域をもつところの、前記液
晶層に隣接して設けられた中間手段と、中間手段
と隣接して設けられた誘電体層と、この誘電体層
に隣接して設けられたところの、所定厚さをもつ
一導電型の半導体層と、この半導体層内において
前記誘電体層に隣接して設けられて、前記半導体
層と共同して複数のPN接合ダイオードを形成す
る反対導電型の複数の半導体の島領域とを含むと
ころの基板構体を有し、更に、前記基板構体、中
間手段および液晶層に交流電圧を印加して、この
交流電圧の１サイクル中の一方の極性の電圧期間
において、前記PN接合ダイオードに順方向バイ
アス電圧を印加して前記半導体層と島領域内に半
導体層の多数キヤリア電荷を発生させ次いで他方
の極性の電圧期間にPN接合ダイオードに逆方向
バイアス電圧をかけて、前記半導体層の厚さ方向
全体および前記島領域の一部分にわたつて延びる
空乏層を形成し、この半導体層内に電界を形成す
ると共に、前記島領域内に入力情報信号に応じて
前記逆方向バイアス電圧下における半導体層内に
与えられる少数キヤリアの電荷と反対極性の前記
多数キヤリアの電荷集中部分を形成することによ
り、前記半導体層内の電界の影響下において前記
空乏層内を移動できるところの、入力情報信号に
応じた前記少数キヤリアの電荷を前記多数キヤリ
アの電荷集中部分へと引きつけて再結合させ、前
記島領域に対応して誘電体層の反対側に存在して
いる電荷を液晶層に供給して活性化して解像度を
上げるところの電圧印加手段とを具備した、入力
情報信号に応動する液晶装置を提供することによ
り達成される。
前記逆バイアスの状態において前記半導体層内
に生じる空乏層によつて、この半導体層の少数キ
ヤリアでなるキヤリア信号がこの半導体層内に導
入された場合に、このキヤリア信号はこの半導体
層内の空乏層による電界で加速されて通過し、半
導体層およびPN接合ダイオード間の界面に到達
し、このPN接合ダイオード内の多数キヤリアに
引きつけられ、島状に集束する。これにより、前
記誘電体を挾んで島状のPN接合ダイオードの反
対側に集積されていた反対極性のキヤリアが液晶
層内を流れ、この液晶層を活性化する。
に生じる空乏層によつて、この半導体層の少数キ
ヤリアでなるキヤリア信号がこの半導体層内に導
入された場合に、このキヤリア信号はこの半導体
層内の空乏層による電界で加速されて通過し、半
導体層およびPN接合ダイオード間の界面に到達
し、このPN接合ダイオード内の多数キヤリアに
引きつけられ、島状に集束する。これにより、前
記誘電体を挾んで島状のPN接合ダイオードの反
対側に集積されていた反対極性のキヤリアが液晶
層内を流れ、この液晶層を活性化する。
前記PN接合ダイオードは、前記半導体層内の
誘電体層と隣接する位置に反対導電型の島領域を
複数個設けることにより形成される。これらのダ
イオードに逆バイアスをかけることにより、前記
半導体層内に空乏層が形成されると共に前記島領
域の一部においても空乏層が生じる。このときこ
れらの島領域内には、前記半導体層の空乏層が形
成された領域に存在する少数キヤリアと反対極性
をもつところの、多数キヤリアが存在している。
これらの多数キヤリアは前記半導体層内の反対極
性の少数キヤリアの信号電荷を前記島領域内に引
きつけて、これらの信号キヤリアを集束させて再
結合し、結果として液晶装置の解像度を上げてい
る。尚、必要に応じて個々のダイオード間に誘電
体グリツドを形成し、浮游容量の発生を抑制し、
暗電流を減少させることができる。
誘電体層と隣接する位置に反対導電型の島領域を
複数個設けることにより形成される。これらのダ
イオードに逆バイアスをかけることにより、前記
半導体層内に空乏層が形成されると共に前記島領
域の一部においても空乏層が生じる。このときこ
れらの島領域内には、前記半導体層の空乏層が形
成された領域に存在する少数キヤリアと反対極性
をもつところの、多数キヤリアが存在している。
これらの多数キヤリアは前記半導体層内の反対極
性の少数キヤリアの信号電荷を前記島領域内に引
きつけて、これらの信号キヤリアを集束させて再
結合し、結果として液晶装置の解像度を上げてい
る。尚、必要に応じて個々のダイオード間に誘電
体グリツドを形成し、浮游容量の発生を抑制し、
暗電流を減少させることができる。
この発明の１つの特徴は、情報信号を表わす半
導体層の少数キヤリアでなるキヤリア群を同時に
かつ並列的に、前記空乏層により形成された電界
により加速させて半導体層の一面から反対面へと
高解像度で転送させることである。この半導体層
内に空乏層を形成するダイオードは、少数キヤリ
アである信号キヤリアがこの半導体層を通過する
場合にこれらの信号キヤリアを集束させ、解像度
を上げている。
導体層の少数キヤリアでなるキヤリア群を同時に
かつ並列的に、前記空乏層により形成された電界
により加速させて半導体層の一面から反対面へと
高解像度で転送させることである。この半導体層
内に空乏層を形成するダイオードは、少数キヤリ
アである信号キヤリアがこの半導体層を通過する
場合にこれらの信号キヤリアを集束させ、解像度
を上げている。
信号キヤリアを発生させる手段は少数キヤリア
を発生するものであればどのようなものでもよ
く、例えば光学的装置、Ｘ線装置、高エネルギ電
子発生装置が使用可能である。またCCD型レジ
スタを使用して、前記空乏層が形成された半導体
層内に少数キヤリアとして入力信号を導入するこ
とが可能である。一方、これらの信号キヤリアは
前記誘電体層を挾んで島状のダイオードの反対側
に集積されている逆極性のキヤリアを解放し液晶
層を活性化する。これらの逆極性のキヤリアは、
前記液晶層と隣接する電極を介してこの液晶層に
導びかれ、更にこれらのキヤリアは前記中間層を
介して、前記キヤパシタの誘電体層に到達してい
たものである。
を発生するものであればどのようなものでもよ
く、例えば光学的装置、Ｘ線装置、高エネルギ電
子発生装置が使用可能である。またCCD型レジ
スタを使用して、前記空乏層が形成された半導体
層内に少数キヤリアとして入力信号を導入するこ
とが可能である。一方、これらの信号キヤリアは
前記誘電体層を挾んで島状のダイオードの反対側
に集積されている逆極性のキヤリアを解放し液晶
層を活性化する。これらの逆極性のキヤリアは、
前記液晶層と隣接する電極を介してこの液晶層に
導びかれ、更にこれらのキヤリアは前記中間層を
介して、前記キヤパシタの誘電体層に到達してい
たものである。
以下、図面を参照してこの発明の一実施例に係
る液晶装置をより詳細に説明する。
る液晶装置をより詳細に説明する。
第１図はCCDにより駆動される液晶光学装置
の断面図を示す。この装置はCCDから得らDC信
号をAC信号に変換して液晶層を活性化する。こ
の液晶光学装置は透明電極５、液晶層８、多層鏡
１０、光阻止層１２、二酸化シリコン層（SiO2）
１４、Ｐ型の高抵抗シリコン層（Si）１６、Ｐ型
のシリコン・エピタキシアル層１８、二酸化シリ
コン層２０およびCCD入力レジスタのCCD電極
２２を備えている。多層鏡１０および光阻止層１
２により、液晶部が基板部およびCCD部から光
学的に隔離される。高抵抗のシリコン層１６内に
おいては、Ｎ型の反対導電型の島状の不純物領域
２５が形成され、PN接合部を形成している。こ
こではＰ型シリコン層１６を使用しているが、Ｎ
型シリコン基板または別の半導体基板を使用して
もよい。このシリコン層１６は例えば＜100＞の
結晶方位をもつＰ型のシリコン層により形成され
る。このシリコン層１６の抵抗は、より良い解像
度を得るために例えば1kΩ−cm以上に選ばれる。
またこのシリコン層１６は例えば３ないし10ミル
の厚さをもつように研磨される。この厚さはシリ
コンの抵抗値および使用電圧により決定される。
AC電源２６が液晶電極５およびエピタキシアル
層１８間に結合されている。
の断面図を示す。この装置はCCDから得らDC信
号をAC信号に変換して液晶層を活性化する。こ
の液晶光学装置は透明電極５、液晶層８、多層鏡
１０、光阻止層１２、二酸化シリコン層（SiO2）
１４、Ｐ型の高抵抗シリコン層（Si）１６、Ｐ型
のシリコン・エピタキシアル層１８、二酸化シリ
コン層２０およびCCD入力レジスタのCCD電極
２２を備えている。多層鏡１０および光阻止層１
２により、液晶部が基板部およびCCD部から光
学的に隔離される。高抵抗のシリコン層１６内に
おいては、Ｎ型の反対導電型の島状の不純物領域
２５が形成され、PN接合部を形成している。こ
こではＰ型シリコン層１６を使用しているが、Ｎ
型シリコン基板または別の半導体基板を使用して
もよい。このシリコン層１６は例えば＜100＞の
結晶方位をもつＰ型のシリコン層により形成され
る。このシリコン層１６の抵抗は、より良い解像
度を得るために例えば1kΩ−cm以上に選ばれる。
またこのシリコン層１６は例えば３ないし10ミル
の厚さをもつように研磨される。この厚さはシリ
コンの抵抗値および使用電圧により決定される。
AC電源２６が液晶電極５およびエピタキシアル
層１８間に結合されている。
動作時において、CCD入力レジスタは一連の
入力データを受け、各CCD電極２２に応じて記
憶し、並列的データに変換する。これは、例えば
CCD入力レジスタを情報で満たした後に、この
情報を並列出力段に移し変えることにより実行さ
れる。この直列レジスタが新たな情報により満た
された時には、前の一連の情報は並列方向におい
て一段上にシフトされている。この新たな情報は
並列出力段に移される。この工程は、並列出力段
がすべてのフレーム情報を格納するまで続けられ
る。このすべての情報は読出回路により液晶層に
移され、ここでレーザ・ビームを入力データに応
じて変調する。この読出回路はACモードで動作
し、直流電流がこの回路に流れるのを禁止してい
る。すなわち、この読出回路はMOSキヤパシタ
と同様に動作する。第１図に示したAC電源２６
の交流サイクル中の充分短かい正の期間tfにおい
て、所定電圧Vfをもつ正パルスがＰ型のエピタ
キシアル層１８に印加される。
入力データを受け、各CCD電極２２に応じて記
憶し、並列的データに変換する。これは、例えば
CCD入力レジスタを情報で満たした後に、この
情報を並列出力段に移し変えることにより実行さ
れる。この直列レジスタが新たな情報により満た
された時には、前の一連の情報は並列方向におい
て一段上にシフトされている。この新たな情報は
並列出力段に移される。この工程は、並列出力段
がすべてのフレーム情報を格納するまで続けられ
る。このすべての情報は読出回路により液晶層に
移され、ここでレーザ・ビームを入力データに応
じて変調する。この読出回路はACモードで動作
し、直流電流がこの回路に流れるのを禁止してい
る。すなわち、この読出回路はMOSキヤパシタ
と同様に動作する。第１図に示したAC電源２６
の交流サイクル中の充分短かい正の期間tfにおい
て、所定電圧Vfをもつ正パルスがＰ型のエピタ
キシアル層１８に印加される。
これによりＰ型のシリコン層１６およびＮ型の
島領域２５により構成されるダイオード構体の
PN接合が順方向にバイアスされ、Ｐ型層１８，
１６の多数キヤリアによる電流がこのダイオード
を介して島領域２５内に流れると共に、シリコン
層１６の二酸化シリコン層１４に隣接した界面に
正電荷を貯えることにより、MOSキヤパシタを
充電する。同時に、この正電荷に対応する負電荷
が液晶層８を介して流れ、二酸化シリコン層１４
の反対側に貯えられる。この場合、電圧Vfの印
加により液晶層８内に流れる平均電流は充分に小
さく、これを活性化することはない。ACサイク
ルのその他の負の期間tdにおいては、エピタキシ
アル層１８が接地されて透明電極５に対して負と
なり、キヤパシタは放電し、ダイオード構体を逆
バイアスし、PN接合の両側のシリコン層１６、
エピタキシアル層１８全体および島領域２５の一
部に空乏層を形成する。この結果、島領域２５内
以外の正電荷は層１８に吸収される。従つて島領
域２５に対応した誘電体層１４の反対側の部分に
のみ負の電荷が集積される。この期間tdにおいて
は、Ｐ型層１６，１８の少数キヤリアである電子
がエピタキシアル層１８内において信号キヤリア
としてCCD電極２２の制御から解除され、エピ
タキシアル層１８内で解決される。換言すれば、
この電子にとつてはこの期間tdにおいてPN接合
は順方向にバイアスされていると言える。即ち、
これらの電子は前記空乏層により形成された電界
の影響によりエピタキシアル層１８からシリコン
層１６を介して島領域２５との界面のPN接合に
到達してその中の正電荷に吸引される。この電子
は、ACサイクル中の期間tfにおいてキヤパシタ
を充電している時に発生し、島領域２５に貯えら
れた非可動の正キヤリアと再結合する。入力信号
が供給され続ける限り、この再結合により、誘電
体層１４の反対側に存在する負電荷の一部を解放
し、液晶層８を介して電流として流し、この液晶
層８を活性化する。エピタキシアル層１８からシ
リコン層１６に注入された少数キヤリアの電子
（信号電荷）は空乏層による電界の作用でこのシ
リコン層１６中を移動し、反対極性の電荷が多数
存在する島領域２５に吸いこまれる。これは、こ
の状態においては、ダイオードは逆バイアスされ
ているので、島領域２５には高濃度の非可動正イ
オンが取残されているためである。こうして、こ
れらの少数キヤリアである電子は島領域２５に収
束され、入力信号の解像度を上げている。AC電
源２６の周波数はフレーム周波数と同じに設定さ
れている。
島領域２５により構成されるダイオード構体の
PN接合が順方向にバイアスされ、Ｐ型層１８，
１６の多数キヤリアによる電流がこのダイオード
を介して島領域２５内に流れると共に、シリコン
層１６の二酸化シリコン層１４に隣接した界面に
正電荷を貯えることにより、MOSキヤパシタを
充電する。同時に、この正電荷に対応する負電荷
が液晶層８を介して流れ、二酸化シリコン層１４
の反対側に貯えられる。この場合、電圧Vfの印
加により液晶層８内に流れる平均電流は充分に小
さく、これを活性化することはない。ACサイク
ルのその他の負の期間tdにおいては、エピタキシ
アル層１８が接地されて透明電極５に対して負と
なり、キヤパシタは放電し、ダイオード構体を逆
バイアスし、PN接合の両側のシリコン層１６、
エピタキシアル層１８全体および島領域２５の一
部に空乏層を形成する。この結果、島領域２５内
以外の正電荷は層１８に吸収される。従つて島領
域２５に対応した誘電体層１４の反対側の部分に
のみ負の電荷が集積される。この期間tdにおいて
は、Ｐ型層１６，１８の少数キヤリアである電子
がエピタキシアル層１８内において信号キヤリア
としてCCD電極２２の制御から解除され、エピ
タキシアル層１８内で解決される。換言すれば、
この電子にとつてはこの期間tdにおいてPN接合
は順方向にバイアスされていると言える。即ち、
これらの電子は前記空乏層により形成された電界
の影響によりエピタキシアル層１８からシリコン
層１６を介して島領域２５との界面のPN接合に
到達してその中の正電荷に吸引される。この電子
は、ACサイクル中の期間tfにおいてキヤパシタ
を充電している時に発生し、島領域２５に貯えら
れた非可動の正キヤリアと再結合する。入力信号
が供給され続ける限り、この再結合により、誘電
体層１４の反対側に存在する負電荷の一部を解放
し、液晶層８を介して電流として流し、この液晶
層８を活性化する。エピタキシアル層１８からシ
リコン層１６に注入された少数キヤリアの電子
（信号電荷）は空乏層による電界の作用でこのシ
リコン層１６中を移動し、反対極性の電荷が多数
存在する島領域２５に吸いこまれる。これは、こ
の状態においては、ダイオードは逆バイアスされ
ているので、島領域２５には高濃度の非可動正イ
オンが取残されているためである。こうして、こ
れらの少数キヤリアである電子は島領域２５に収
束され、入力信号の解像度を上げている。AC電
源２６の周波数はフレーム周波数と同じに設定さ
れている。
光阻止層１２は例えばサーメツトにより形成さ
れ、誘電体層１０を通過してきた光をすべて吸収
する。このサーメツト層はSn、In、Pb等の金属
粒子と、Al2O3等の誘電体層とにより構成されて
いる。金属粒子は、薄膜状に配置されると、電気
的には不連続で可視光に対する光学的性質をその
まま保持しながら、小さな金属領域を作るように
凝結される。このように絶縁領域により分離され
た複数の金属領域を形成することにより、この金
属膜面上の導電度は減少され、隣接する金属膜上
の金属領域間の容量結合が減少される。この金属
領域間の間隔が絶縁層の厚さに比してかなり大き
い場合には、電荷転送に対するインピーダンスが
金属膜間のインピーダンスよりも大きくなり、光
学的に異方性を示す導電部材を形成することにな
る。多数の金属膜を使用して１枚の層１２を形成
した場合、種々の位置にまばらに配置された金属
領域により光が拡散され、透明度は更に悪くな
る。各金属領域は金属粒子を含み、自由電子を励
起させることにより入射光線を吸収するので、サ
ーメツト層は、禁示帯のギヤツプ幅により透明度
が制限されるTdTe等の半導体と比較して、より
広いスペクトル範囲にわたつて低い透明度を示
す。第１図に示す装置はAC駆動されるように構
成されているので、金属膜に対して直交方向にお
いて低い直流導電度をサーメツト層にもたせる必
要がない。層１０はTrO2／SiO2等により形成さ
れた誘電体鏡である。
れ、誘電体層１０を通過してきた光をすべて吸収
する。このサーメツト層はSn、In、Pb等の金属
粒子と、Al2O3等の誘電体層とにより構成されて
いる。金属粒子は、薄膜状に配置されると、電気
的には不連続で可視光に対する光学的性質をその
まま保持しながら、小さな金属領域を作るように
凝結される。このように絶縁領域により分離され
た複数の金属領域を形成することにより、この金
属膜面上の導電度は減少され、隣接する金属膜上
の金属領域間の容量結合が減少される。この金属
領域間の間隔が絶縁層の厚さに比してかなり大き
い場合には、電荷転送に対するインピーダンスが
金属膜間のインピーダンスよりも大きくなり、光
学的に異方性を示す導電部材を形成することにな
る。多数の金属膜を使用して１枚の層１２を形成
した場合、種々の位置にまばらに配置された金属
領域により光が拡散され、透明度は更に悪くな
る。各金属領域は金属粒子を含み、自由電子を励
起させることにより入射光線を吸収するので、サ
ーメツト層は、禁示帯のギヤツプ幅により透明度
が制限されるTdTe等の半導体と比較して、より
広いスペクトル範囲にわたつて低い透明度を示
す。第１図に示す装置はAC駆動されるように構
成されているので、金属膜に対して直交方向にお
いて低い直流導電度をサーメツト層にもたせる必
要がない。層１０はTrO2／SiO2等により形成さ
れた誘電体鏡である。
第２図は第１図に示す液晶光学装置の一部を示
す。第２図において、高抵抗シリコン層１６の下
側には二酸化シリコン層１４が形成され、上側に
はＰ型エピタキシアル・シリコン層１８が形成さ
れている。このエピタキシアル層１８上には、
CCD電極２２が配置された二酸化シリコン層２
０が形成されている。
す。第２図において、高抵抗シリコン層１６の下
側には二酸化シリコン層１４が形成され、上側に
はＰ型エピタキシアル・シリコン層１８が形成さ
れている。このエピタキシアル層１８上には、
CCD電極２２が配置された二酸化シリコン層２
０が形成されている。
第３図はCCDの代りに光３２により入力信号
が与えられる液晶装置の一部の断面図を示す。Ｐ
型高抵抗シリコン層１６の下側面上には二酸化シ
リコン層１４が形成され、上側面には、高不純物
濃度で比較的薄いＰ型不純物層により形成された
透明電極２８が設けられている。二酸化シリコン
層１４と隣接する位置において島状の複数のＮ型
不純物領域２５がこのシリコン層１６内に形成さ
れ、PN接合部を形成している。また透明電極２
８と隣接して透明な薄い二酸化シリコン層３０が
形成されている。電源２６は透明電極５および２
８間に接続されている。信号入力光線３２は、二
酸化シリコン層３０およびＰ型不純物層２８を通
過してシリコン層１６に到達する。このシリコン
層１６は受入光に応動して少数キヤリアを生成す
る。この光付勢型の液晶装置はCCD駆動型の液
晶装置と同様に動作する。
が与えられる液晶装置の一部の断面図を示す。Ｐ
型高抵抗シリコン層１６の下側面上には二酸化シ
リコン層１４が形成され、上側面には、高不純物
濃度で比較的薄いＰ型不純物層により形成された
透明電極２８が設けられている。二酸化シリコン
層１４と隣接する位置において島状の複数のＮ型
不純物領域２５がこのシリコン層１６内に形成さ
れ、PN接合部を形成している。また透明電極２
８と隣接して透明な薄い二酸化シリコン層３０が
形成されている。電源２６は透明電極５および２
８間に接続されている。信号入力光線３２は、二
酸化シリコン層３０およびＰ型不純物層２８を通
過してシリコン層１６に到達する。このシリコン
層１６は受入光に応動して少数キヤリアを生成す
る。この光付勢型の液晶装置はCCD駆動型の液
晶装置と同様に動作する。
第４ａ図および第４ｂ図は第２図および第３図
に示す装置のAC電源２６により正負に付勢され
る２つの状態における等価回路図である。すなわ
ち、第４ａ図は正パルスVfが与えられている期
間tfにおいてAC駆動された液晶装置の等価回路
を示す。第２図において、２つのN+領域２５お
よびシリコン層１６により形成された２つのダイ
オードが第４ａ図において並列結合された２つの
ダイオード３５として示されている。エピタキシ
アル層１８と透明電極５との間で２つのN+領域
２５およびこれらの領域と隣接する二酸化シリコ
ン層１４により形成されたキヤパシタは、夫々ダ
イオード３５に直列に結合されたキヤパシタ３７
として示されている。キヤパシタ３９はN+領域
２５に対する寄生容量を示す。ACサイクルの期
間tfからtdに移行する期間において、バイアス電
圧がゼロになると、等価回路は第４ｂ図に示すよ
うになる。この状態において、ダイオード３５は
キヤパシタ３７にかかる電圧により逆バイアスさ
れる。入力信号がない場合には、液晶装置にはキ
ヤパシタ３９の放電電流のみが暗電流として流れ
る。この暗電流は信号電流に重畳され、この液晶
装置の感度を下げてしまう雑音電流として作用す
るので好ましいものではない。この電流レベルを
下げるためには内部キヤパシタンスを小さくする
ことが必要である。このためにN+領域２５相互
に絶縁することが必要とされる。第５図および第
６図はこの解決方法の一例を示す。第５図の装置
はシリコン層１６内に誘電体層１４に隣接して誘
電体グリツド４６を形成してN+島状領域２５相
互を絶縁したことを除いて第２図に示すものと同
一である。この島状領域２５間に埋設された誘電
体グリツド４６は、誘電体層１４に接するシリコ
ン層１６表面を局部的にグリツド状に酸化させて
二酸化シリコン層４６を形成することにより得ら
れ、この後、その表面は化学−機械研磨処理され
適正な光学面を提供する。この酸化処理は、例え
ば、化学的に除去可能なフオトレジストまたは
Al2O3マスクを使用する陽極酸化法、機械的に除
去可能なSiO2マスクを使用する熱酸化法、また
は高熱酸化雰囲気中においてグリツド領域４６に
酸素を注入する注入酸化法により実行される。
に示す装置のAC電源２６により正負に付勢され
る２つの状態における等価回路図である。すなわ
ち、第４ａ図は正パルスVfが与えられている期
間tfにおいてAC駆動された液晶装置の等価回路
を示す。第２図において、２つのN+領域２５お
よびシリコン層１６により形成された２つのダイ
オードが第４ａ図において並列結合された２つの
ダイオード３５として示されている。エピタキシ
アル層１８と透明電極５との間で２つのN+領域
２５およびこれらの領域と隣接する二酸化シリコ
ン層１４により形成されたキヤパシタは、夫々ダ
イオード３５に直列に結合されたキヤパシタ３７
として示されている。キヤパシタ３９はN+領域
２５に対する寄生容量を示す。ACサイクルの期
間tfからtdに移行する期間において、バイアス電
圧がゼロになると、等価回路は第４ｂ図に示すよ
うになる。この状態において、ダイオード３５は
キヤパシタ３７にかかる電圧により逆バイアスさ
れる。入力信号がない場合には、液晶装置にはキ
ヤパシタ３９の放電電流のみが暗電流として流れ
る。この暗電流は信号電流に重畳され、この液晶
装置の感度を下げてしまう雑音電流として作用す
るので好ましいものではない。この電流レベルを
下げるためには内部キヤパシタンスを小さくする
ことが必要である。このためにN+領域２５相互
に絶縁することが必要とされる。第５図および第
６図はこの解決方法の一例を示す。第５図の装置
はシリコン層１６内に誘電体層１４に隣接して誘
電体グリツド４６を形成してN+島状領域２５相
互を絶縁したことを除いて第２図に示すものと同
一である。この島状領域２５間に埋設された誘電
体グリツド４６は、誘電体層１４に接するシリコ
ン層１６表面を局部的にグリツド状に酸化させて
二酸化シリコン層４６を形成することにより得ら
れ、この後、その表面は化学−機械研磨処理され
適正な光学面を提供する。この酸化処理は、例え
ば、化学的に除去可能なフオトレジストまたは
Al2O3マスクを使用する陽極酸化法、機械的に除
去可能なSiO2マスクを使用する熱酸化法、また
は高熱酸化雰囲気中においてグリツド領域４６に
酸素を注入する注入酸化法により実行される。
この誘電体グリツド４６を形成した後に、N+
領域がこのグリツドの内の酸化されていない各室
に拡散またはイオン注入法により形成される。こ
のグリツドを拡散またはイオン注入用マスクとし
て使用することも可能である。シリコン層１６お
よび二酸化シリコン層４６の界面による悪影響が
逆バイアス時の空乏層における電界に与えられる
のを防止し、暗電流の発生を禁示するように前記
層１６，２５間のPN接合部は埋設された酸化物
領域４６よりシリコン層１６側に深く設定され
る。N+領域２５の不純物濃度を充分高くしてあ
るので、シリコン層１６およびN+領域２５の接
合部においてN+領域２５側に生ずる空乏層は無
視し得、かつ暗電流に寄与するN+領域２５に対
する寄生容量の電流がシリコン層１６から発生さ
れる電流成分と比較して無視し得る程小さく抑え
られる。
領域がこのグリツドの内の酸化されていない各室
に拡散またはイオン注入法により形成される。こ
のグリツドを拡散またはイオン注入用マスクとし
て使用することも可能である。シリコン層１６お
よび二酸化シリコン層４６の界面による悪影響が
逆バイアス時の空乏層における電界に与えられる
のを防止し、暗電流の発生を禁示するように前記
層１６，２５間のPN接合部は埋設された酸化物
領域４６よりシリコン層１６側に深く設定され
る。N+領域２５の不純物濃度を充分高くしてあ
るので、シリコン層１６およびN+領域２５の接
合部においてN+領域２５側に生ずる空乏層は無
視し得、かつ暗電流に寄与するN+領域２５に対
する寄生容量の電流がシリコン層１６から発生さ
れる電流成分と比較して無視し得る程小さく抑え
られる。
内部容量を減少させる別の技術が第６図に示さ
れている。ここでは、N+領域２５間に誘電体層
４６を形成する代わりに、このN+領域２５より
小さな不純物濃度をもつＮ領域４４が形成されて
いる。AC電源２６によるACサイクル中におい
て、エピタキシアル層１８およびシリコン層１６
に空乏層が形成される期間tdに、領域４４全体が
シリコン層１６および二酸化シリコン層１４間の
界面まで延びる空乏層が形成され、領域４４内の
易動キヤリアが完全に消失されるように、領域４
４の不純物濃度は充分小さく抑えることが必要で
ある。N+領域２５は完全に空乏層化する必要は
ない。この装置は第１図に示したものとほぼ同様
に動作する。N+領域２５はＮ領域４４よりもは
るかに高い不純物濃度をもち、このN+領域２５
内には多数の非可動正イオンが存在しているの
で、空乏層が形成されたエピタキシアル層１８か
らシリコン層１６へ注入された少数キヤリアの信
号電子は領域４４ではなく領域２５方向に引きつ
けられる。
れている。ここでは、N+領域２５間に誘電体層
４６を形成する代わりに、このN+領域２５より
小さな不純物濃度をもつＮ領域４４が形成されて
いる。AC電源２６によるACサイクル中におい
て、エピタキシアル層１８およびシリコン層１６
に空乏層が形成される期間tdに、領域４４全体が
シリコン層１６および二酸化シリコン層１４間の
界面まで延びる空乏層が形成され、領域４４内の
易動キヤリアが完全に消失されるように、領域４
４の不純物濃度は充分小さく抑えることが必要で
ある。N+領域２５は完全に空乏層化する必要は
ない。この装置は第１図に示したものとほぼ同様
に動作する。N+領域２５はＮ領域４４よりもは
るかに高い不純物濃度をもち、このN+領域２５
内には多数の非可動正イオンが存在しているの
で、空乏層が形成されたエピタキシアル層１８か
らシリコン層１６へ注入された少数キヤリアの信
号電子は領域４４ではなく領域２５方向に引きつ
けられる。
上述べた如くこの発明によれば、一導電型の半
導体層内に反対導電型の複数の半導体の島領域を
設けてPN接合ダイオードを複数形成し、逆バイ
アス時に入力情報信号に応じて半導体層内に導入
された少数キヤリアを、島領域内の多数キヤリア
の集中部分へ引きつけて再結合させるように構成
したので、高解像度で、効率良く信号電荷を読出
すことができる、交流駆動型の液晶装置が提供で
きる。
導体層内に反対導電型の複数の半導体の島領域を
設けてPN接合ダイオードを複数形成し、逆バイ
アス時に入力情報信号に応じて半導体層内に導入
された少数キヤリアを、島領域内の多数キヤリア
の集中部分へ引きつけて再結合させるように構成
したので、高解像度で、効率良く信号電荷を読出
すことができる、交流駆動型の液晶装置が提供で
きる。
第１図はこの発明の一実施例に係るCCD駆動
型の液晶光学装置の断面図、第２図は第１図の装
置の一部の断面図、第３図は感光型液晶光学装置
の一部の断面図、第４ａ図および第４ｂ図は第２
図および第３図に示す装置の夫々異なる２動作状
態における等価回路図、第５図および第６図は
夫々第２図に示す装置の変形例を示す。 ８……液晶層、１０……誘電体鏡、１２……光
阻止層、１４……誘電体層、１６……シリコン
層、……CCD電極、２５……島領域、２６……
AC電源。
型の液晶光学装置の断面図、第２図は第１図の装
置の一部の断面図、第３図は感光型液晶光学装置
の一部の断面図、第４ａ図および第４ｂ図は第２
図および第３図に示す装置の夫々異なる２動作状
態における等価回路図、第５図および第６図は
夫々第２図に示す装置の変形例を示す。 ８……液晶層、１０……誘電体鏡、１２……光
阻止層、１４……誘電体層、１６……シリコン
層、……CCD電極、２５……島領域、２６……
AC電源。
Claims (1)
- 【特許請求の範囲】 １ 透明電極と、この透明電極上に設けられた液
晶層と、前記透明電極からの入射光を反射する領
域および光の透過を阻止する領域をもつところ
の、前記液晶層に隣接して設けられた中間手段
と、この中間手段と隣接して設けられた誘電体層
と、この誘電体層に隣接して設けられたところ
の、所定厚さをもつ一導電型の半導体層と、この
半導体層内において前記誘電体層に隣接して設け
られて、前記半導体層と共同して複数のPN接合
ダイオードを形成する反対導電型の複数の半導体
の島領域とを含むところの、入力情報信号に応じ
た電荷が供給される基板構体と、前記透明電極と
基板構体に交流電圧を印加する電圧印加手段とを
具備してなる液晶装置において、前記電圧印加手
段は、前記交流電圧の１サイクル中の一方の極性
の電圧期間において、前記PN接合ダイオードに
順方向バイアス電圧を印加して前記半導体層と島
領域内に半導体層の多数キヤリア電荷を発生させ
次いで他方の極性の電圧期間にPN接合ダイオー
ドに逆方向バイアス電圧をかけて、前記半導体層
の厚さ方向全体および前記島領域の一部分にわた
つて延びる空乏層を形成し、この半導体層内に電
界を形成すると共に、前記島領域内に入力情報信
号に応じて前記逆方向バイアス電圧下における半
導体層内に与えられる少数キヤリアの電荷と反対
極性の前記多数キヤリアの電荷集中部分を形成す
ることにより、前記半導体層内の電界の影響下に
おいて前記空乏層内を移動できるところの、入力
情報信号に応じた前記少数キヤリアの電荷を前記
多数キヤリアの電荷集中部分へと引きつけて再結
合させ、前記島領域に対応して誘電体層の反対側
に存在している電荷を液晶層に供給して、前記液
晶層を活性化することを特徴とする液晶装置。 ２ 前記半導体層は、前記島領域相互を隔離する
ために誘電体グリツドを有することを特徴とする
特許請求の範囲第１項記載の液晶装置。 ３ 前記複数の半導体の島領域は、夫々前記半導
体層の不純物濃度より高い不純物濃度を持つこと
を特徴とする特許請求の範囲第１項記載の液晶装
置。 ４ 前記島領域を取り囲む半導体層は、この島領
域よりも低い不純物濃度およびこの島領域と同一
導電型の半導体領域が形成され、前記PN接合ダ
イオードに逆方向電圧が印加されている期間にお
いて、前記半導体層全体にわたつて空乏層が形成
されることを特徴とする特許請求の範囲第３項記
載の液晶装置。 ５ 前記電圧印加手段は、互いに逆極性の第１お
よび第２所定レベルに交互にセツトされるバイア
ス電圧が印加される電極部を備え、前記誘電体
層、半導体層および電極部はMOS型キヤパシタ
を構成し、前記半導体層およびダイオード領域に
より構成されたPN接合ダイオード構体は前記バ
イアス電圧が第１レベルにある時に順方向にバイ
アスされ、前記半導体層および誘電体層間の界面
方向に多数キヤリアによる電流を流して前記
MOS型キヤパシタを充電し、前記バイアス電圧
が第２レベルにある時には、MOS型キヤパシタ
は逆方向にバイアスされて放電状態となり、前記
半導体層全体に空乏層を形成し、この半導体層内
に導入された少数キヤリアである信号キヤリアを
この信号キヤリアと反対極性の電荷が集中された
前記ダイオード領域に転送、集束させるることを
特徴とする特許請求の範囲第１項記載の液晶装
置。 ６ 前記半導体層は、前記ダイオード領域相互を
隔離してダイオード相互間の結合容量を抑制する
ために誘電体グリツドを有することを特徴とする
特許請求の範囲第５項記載の液晶装置。 ７ 前記半導体層は、前記ダイオード領域と同じ
導電型でこのダイオード領域より低い不純物濃度
をもつ半導体領域を有してダイオード相互間の結
合容量を抑制することを特徴とする特許請求の範
囲第５項記載の液晶装置。 ８ 前記半導体層は、光感応領域により形成され
ていることを特徴とする特許請求の範囲第５項記
載の液晶装置。 ９ 前記半導体層は、前記半導体層の前記誘電体
層に隣接する表面とは反対側にある表面上に前記
空乏層が伸びるように前記半導体層と同一導電型
のエピタキシアル層を有し、このエピタキシアル
層上には誘電体層およびこの誘電体層上に形成さ
れた複数の電極をもつ電荷結合装置を有し、この
電荷結合装置により前記半導体層および前記エピ
タキシアル層における共通の少数キヤリアである
信号電荷キヤリアが前記空乏層による電界が形成
されたエピタキシアル層内に導入されることを特
徴とする特許請求の範囲第５項記載の液晶装置。 １０ 前記半導体層は、光により入力情報信号が
与えられる光付勢型の半導体層であることを特徴
とする特許請求の範囲第１項記載の液晶装置。 １１ 前記基板構体は、前記半導体層に隣接して
設けられ、前記半導体層と同一導電型のエピタキ
シアル層を有し、前記入力情報信号が前記空乏層
が形成された状態でこのエピタキシアル層上に設
けられた電荷結合手段から与えられることを特徴
とする特許請求の範囲第１項記載の液晶装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/865,281 US4191452A (en) | 1977-12-28 | 1977-12-28 | AC silicon PN junction photodiode light-valve substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5492196A JPS5492196A (en) | 1979-07-21 |
| JPH028293B2 true JPH028293B2 (ja) | 1990-02-23 |
Family
ID=25345121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15622078A Granted JPS5492196A (en) | 1977-12-28 | 1978-12-18 | Ac drive liquid crystal unit |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4191452A (ja) |
| JP (1) | JPS5492196A (ja) |
| DE (1) | DE2854945C2 (ja) |
| FR (1) | FR2413676A1 (ja) |
| GB (1) | GB2011639B (ja) |
| NL (1) | NL190970C (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3176454D1 (en) * | 1980-02-22 | 1987-10-22 | Toshiba Kk | Liquid crystal display device |
| US4538884A (en) * | 1981-07-10 | 1985-09-03 | Canon Kabushiki Kaisha | Electro-optical device and method of operating same |
| EP0112417A1 (en) * | 1982-12-22 | 1984-07-04 | International Business Machines Corporation | Semiconductor integrated display and method of making same |
| GB2152691B (en) * | 1983-08-12 | 1986-11-12 | Standard Telephones Cables Ltd | Infra-red detector |
| US4602850A (en) * | 1984-03-08 | 1986-07-29 | Vidium, Inc. | Light valve display having integrated driving circuits and shield electrode |
| US4655554A (en) * | 1985-03-06 | 1987-04-07 | The United States Of America As Represented By The Secretary Of The Air Force | Spatial light modulator having a capacitively coupled photoconductor |
| GB8531307D0 (en) * | 1985-12-19 | 1986-01-29 | Turner J H | T v screen |
| DE3751311T2 (de) * | 1986-02-17 | 1995-09-28 | Sel Semiconductor Energy Laboratory Co., Ltd., Atsugi, Kanagawa | Flüssigkristallvorrichtung mit einer Ladungs-Speicherstruktur. |
| US4767192A (en) * | 1986-10-31 | 1988-08-30 | International Business Machines Corporation | Light activated light valve with a silicon control element |
| US4807976A (en) * | 1987-04-01 | 1989-02-28 | Hughes Aircraft Company | Light valve system and method with pulsed readout |
| US4925276A (en) * | 1987-05-01 | 1990-05-15 | Electrohome Limited | Liquid crystal light valve utilizing hydrogenated amorphous silicon photodiode |
| US4826300A (en) * | 1987-07-30 | 1989-05-02 | Hughes Aircraft Company | Silicon-on-sapphire liquid crystal light valve and method |
| US5051570A (en) * | 1989-01-20 | 1991-09-24 | Nec Corporation | Liquid crystal light valve showing an improved display contrast |
| US5178445A (en) * | 1989-06-09 | 1993-01-12 | Garrett Moddel | Optically addressed spatial light modulator |
| US5076670A (en) * | 1989-10-13 | 1991-12-31 | Hughes Aircraft Company | Isolated pixel liquid crystal light valve structure |
| US5220445A (en) * | 1990-01-26 | 1993-06-15 | Victor Company Of Japan, Ltd. | Optical image processor |
| EP0498375B1 (en) * | 1991-02-04 | 1995-06-21 | Nippon Telegraph And Telephone Corporation | Electrically tunable wavelength-selective filter |
| US5227886A (en) * | 1991-02-19 | 1993-07-13 | Hughes Aircraft Company | Optical imaging/display CCD light valve and method |
| JPH06202059A (ja) * | 1993-01-07 | 1994-07-22 | Victor Co Of Japan Ltd | カラー表示装置 |
| US5396261A (en) * | 1993-03-01 | 1995-03-07 | Wah-Iii Technology Corporation | Polysilicon gate bus with interspersed buffers for driving a row of pixels in an active matrix liquid crystal display |
| US5365355A (en) * | 1993-03-10 | 1994-11-15 | Wah-Iii Technology Corporation | Light blocking, pixel enhancement and photocurrent reduction in active matrix liquid crystal displays |
| JPH08271880A (ja) * | 1995-04-03 | 1996-10-18 | Toshiba Corp | 遮光膜，液晶表示装置および遮光膜形成用材料 |
| US6069674A (en) * | 1995-05-19 | 2000-05-30 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus |
| US6124912A (en) * | 1997-06-09 | 2000-09-26 | National Semiconductor Corporation | Reflectance enhancing thin film stack in which pairs of dielectric layers are on a reflector and liquid crystal is on the dielectric layers |
| US5965873A (en) * | 1997-09-17 | 1999-10-12 | Lockheed Martin Energy Research Corporation | Integrated CMOS spectrometers |
| US6452652B1 (en) | 1998-06-12 | 2002-09-17 | National Semiconductor Corporation | Light absorbing thin film stack in a light valve structure |
| US6300241B1 (en) | 1998-08-19 | 2001-10-09 | National Semiconductor Corporation | Silicon interconnect passivation and metallization process optimized to maximize reflectance |
| RU2170449C2 (ru) * | 1999-02-16 | 2001-07-10 | Курский государственный технический университет | Способ управления преобразователем изображения и устройство для его реализации |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3976361A (en) * | 1974-11-18 | 1976-08-24 | Hughes Aircraft Company | Charge storage diode with graded defect density photocapacitive layer |
| US4032954A (en) * | 1976-06-01 | 1977-06-28 | Hughes Aircraft Company | Silicon single crystal charge storage diode |
| US4093357A (en) * | 1977-04-05 | 1978-06-06 | Hughes Aircraft Company | Cermet interface for electro-optical devices |
| BE868224A (fr) * | 1977-06-20 | 1978-10-16 | Hughes Aircraft Co | Valve de lumiere a cristaux liquides fonctionnant en courant alternatif |
-
1977
- 1977-12-28 US US05/865,281 patent/US4191452A/en not_active Expired - Lifetime
-
1978
- 1978-11-20 GB GB7845186A patent/GB2011639B/en not_active Expired
- 1978-12-18 JP JP15622078A patent/JPS5492196A/ja active Granted
- 1978-12-20 DE DE2854945A patent/DE2854945C2/de not_active Expired
- 1978-12-27 FR FR7836432A patent/FR2413676A1/fr active Granted
- 1978-12-28 NL NL7812626A patent/NL190970C/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB2011639B (en) | 1982-06-09 |
| FR2413676B1 (ja) | 1983-09-02 |
| DE2854945A1 (de) | 1979-07-05 |
| FR2413676A1 (fr) | 1979-07-27 |
| JPS5492196A (en) | 1979-07-21 |
| GB2011639A (en) | 1979-07-11 |
| US4191452A (en) | 1980-03-04 |
| NL190970C (nl) | 1994-11-16 |
| DE2854945C2 (de) | 1983-01-13 |
| NL190970B (nl) | 1994-06-16 |
| NL7812626A (nl) | 1979-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH028293B2 (ja) | ||
| JPS61120466A (ja) | 半導体光検出素子 | |
| JP2020515085A (ja) | 変調画像取り込みのためのシステム及び方法 | |
| Xu et al. | A low voltage hybrid bulk/SOI CMOS active pixel image sensor | |
| GB1431209A (en) | Method and apparatus for sensing radiation and providing electri cal readout | |
| JPS6149822B2 (ja) | ||
| US4239348A (en) | High resolution AC silicon MOS light-valve substrate | |
| JPS585086A (ja) | 固体撮像装置 | |
| US3390273A (en) | Electronic shutter with gating and storage features | |
| JPS59108461A (ja) | 固体撮像装置 | |
| JPS5831669A (ja) | 固体撮像装置 | |
| JPH0454988B2 (ja) | ||
| US4616249A (en) | Solid state image pick-up element of static induction transistor type | |
| JPS5799086A (en) | Solid-state image sensor | |
| US5326996A (en) | Charge skimming and variable integration time in focal plane arrays | |
| JPH09275201A (ja) | 固体撮像素子 | |
| US6504166B2 (en) | Method and apparatus for recording image in recording medium using photoconductor with reduced dark latent image, and reading image from photoconductor with reduced dark current | |
| US4266237A (en) | Semiconductor apparatus | |
| JPH0414547B2 (ja) | ||
| JPH027051B2 (ja) | ||
| US4531143A (en) | Laser activated MTOS microwave device | |
| JPS6058779A (ja) | 固体撮像装置 | |
| US4812668A (en) | Multiplexer elements for photovoltaic detectors | |
| JP3026395B2 (ja) | 受光素子 | |
| JP2603233B2 (ja) | 光スイツチング電子放出素子 |