JPH0281180A - Circuit diagram processor - Google Patents
Circuit diagram processorInfo
- Publication number
- JPH0281180A JPH0281180A JP63232082A JP23208288A JPH0281180A JP H0281180 A JPH0281180 A JP H0281180A JP 63232082 A JP63232082 A JP 63232082A JP 23208288 A JP23208288 A JP 23208288A JP H0281180 A JPH0281180 A JP H0281180A
- Authority
- JP
- Japan
- Prior art keywords
- circuit diagram
- signal line
- symbol
- area
- end point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 title claims abstract description 55
- 238000012545 processing Methods 0.000 claims abstract description 15
- 238000004364 calculation method Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、図形処理手段に利用する。特に、入力した回
路図の一部を切出した残りの部分に対する処理手段に関
する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is applied to graphic processing means. In particular, the present invention relates to processing means for the remaining portion of an input circuit diagram.
本発明は、回路図の一部の消去により消去された信号線
シンボルに対し外部端子シンボルを付加する手段におい
て、
口出線の付された外部端子シンボルを所定位置。The present invention provides a means for adding an external terminal symbol to a signal line symbol erased by erasing a part of a circuit diagram, which includes: adding an external terminal symbol with an output line to a predetermined position;
に自動的に位置決めすることにより、
手間の省略およびシンボルの配置漏れを防止することが
できるようにしたものである。By automatically positioning the symbol, it is possible to save time and prevent symbols from being omitted.
従来例では、回路図の一部を取除いた場合に、残った回
路図上の切取られた信号線に対してそれぞれ個別に外部
端子を人手で定義していた。In the conventional example, when a part of a circuit diagram is removed, external terminals are manually defined for each cut-out signal line on the remaining circuit diagram.
このような従来例では、回路図の一部を取除いた場合に
、図面として完結するために元の回路図の切取られて残
った信号線に対して接続子シンボルまたは外部端子シン
ボルを定義する必要があり、その都度人手操作でシンボ
ルを配置しなければならなかったので、手間がかかった
りシンボルの配置漏れが生じる欠点がある。In such conventional examples, when a part of the circuit diagram is removed, connector symbols or external terminal symbols are defined for the signal lines that remain after being cut out of the original circuit diagram in order to complete the drawing. Since the symbols had to be placed manually each time the symbols were needed, there are drawbacks that it is time-consuming and that symbols may be omitted from placement.
本発明はこのような欠点を除去するもので、図面を完結
するためのシンボルを自動的に配置することができる回
路図処理装置を提供することを目的とする。The present invention aims to eliminate such drawbacks and provides a circuit diagram processing device that can automatically arrange symbols to complete a drawing.
本発明は、表示画面上の点位置が直交座標系で定まる表
示手段およびこの表示手段にこの手段の座標軸に平行な
信号線シンボルでデバイスシンボルが結合された回路図
を示すパターン情報を与える図形入力手段を備えた回路
図処理装置において、上記表示手段に表示された回路図
を示すパターンの部分領域を指定する領域指定手段と、
この領域指定手段で指定された領域内のパターンを消去
する回路図消去手段と、上記領域指定手段で指定された
領域の境界線と信号線シンボルとの交差点の座標を求め
る端点座標計算手段と、上記領域の境界線と交差する信
号線シンボルの方向およびこの境界線とこの信号線シン
ボルの消去された部分との位置関係を判定する方向判定
手段と、この方向判定手段の判定結果に基づき口出線が
端子シンボルの右側、左側、上側または下側に付加され
たパターンのひとつを作成し、上記端点座標計算手段で
求まる座標点にこの口出線の端点を配置させる端子シン
ボル発生手段とを備えたことを特徴とする。The present invention provides a display means in which point positions on a display screen are determined by an orthogonal coordinate system, and a graphic input that provides pattern information indicating a circuit diagram in which device symbols are connected by signal line symbols parallel to the coordinate axes of the display means. A circuit diagram processing device comprising: an area specifying means for specifying a partial area of a pattern showing a circuit diagram displayed on the display means;
circuit diagram erasing means for erasing the pattern within the area specified by the area specifying means; end point coordinate calculation means for calculating the coordinates of the intersection of the boundary line of the area specified by the area specifying means and the signal line symbol; a direction determining means for determining the direction of a signal line symbol that intersects with the boundary line of the area and the positional relationship between the boundary line and the erased portion of the signal line symbol; Terminal symbol generating means for creating one of the patterns in which a line is added to the right side, left side, upper side, or lower side of the terminal symbol, and arranging the end point of this lead line at the coordinate point determined by the end point coordinate calculating means. It is characterized by:
処理中の回路図はグラフィックデイスプレィに表示され
、この回路図に対しマウスやトラックボールで回路図上
の任意の領域を指定する。指定された領域情報は回路図
編集処理部に送られ、端子シンボルが自動発生され、グ
ラフィックデイスプレィに表示される。端子シンボルが
自動発生された回路図データはハードディスクやフロッ
ピィディスクに保存する。The circuit diagram being processed is displayed on a graphic display, and any area on the circuit diagram can be specified using the mouse or trackball. The specified area information is sent to the circuit diagram editing processing section, and terminal symbols are automatically generated and displayed on the graphic display. The circuit diagram data in which terminal symbols are automatically generated is saved on a hard disk or floppy disk.
以下、本発明の一実施例を図面に基づき説明する。 Hereinafter, one embodiment of the present invention will be described based on the drawings.
第1図はこの実施例の構成を示す模式図である。FIG. 1 is a schematic diagram showing the configuration of this embodiment.
この実施例は、第1図に示すように、回路図編集処理部
1と、マウス21、トラックボール22およびキーボー
ド23を有する回路図入力部2と、グラフィックデイス
プレィ3と、ハードディスク41およびフロッピィディ
スク42を有する記憶部4とを備え、ここで、回路図編
集処理部1は、回路図消去手段11と、端点座標計算手
段12と、方向判定手段工3と、端子シンボル発生手段
14とを備える。すなわち、この実施例は、表示画面上
の点位置が直交座標系で定まる表示手段であるグラフィ
ックデイスプレィ3と、この1表示手段にこの手段の座
標軸に平行な信号線シンボルでデバイスシンボルが結合
された回路図を示すパターン情報を与える図形入力手段
および上記表示手段に表示された回路図を示すパターン
の部分領域を指定する領域指定手段を有する回路図入力
部2と、この領域指定手段で指定された領域内のパター
ンを消去する回路図消去手段11と、上記領域指定手段
で指定された領域の境界線と信号線シンボルとの交差点
の座標を求める端点座標計算手段12と、上記領域の境
界源と交差する信号線シンボルの方向およびこの境界線
とこの信号線シンボルの消去された部分との位置関係を
判定する方向判定手段13と、この方向判定手段13の
判定結果に基づき口出線が端子シンボルの右側、左側、
上側または下側に付加されたパターンのひとつを作成し
、端点座標計算手段12で求まる座標点にこの口出線の
端点を配置させる端子シンボル発生手段14とを備える
。As shown in FIG. 1, this embodiment includes a circuit diagram editing processing section 1, a circuit diagram input section 2 having a mouse 21, a trackball 22, and a keyboard 23, a graphic display 3, a hard disk 41, and a floppy disk. 42, and the circuit diagram editing processing section 1 includes a circuit diagram erasing means 11, an end point coordinate calculating means 12, a direction determining means 3, and a terminal symbol generating means 14. . That is, this embodiment includes a graphic display 3 which is a display means in which the position of a point on a display screen is determined by an orthogonal coordinate system, and a device symbol is connected to this one display means by a signal line symbol parallel to the coordinate axis of this means. a circuit diagram input unit 2 having a figure input means for providing pattern information indicating a circuit diagram displayed on the display means, and an area specifying means for specifying a partial area of a pattern indicating the circuit diagram displayed on the display means; circuit diagram erasing means 11 for erasing patterns in the area specified by the area specifying means; end point coordinate calculating means 12 for calculating the coordinates of the intersection of the boundary line of the area specified by the area specifying means and the signal line symbol; and the boundary source of the area. direction determining means 13 for determining the direction of the signal line symbol intersecting with the boundary line and the positional relationship between the boundary line and the erased portion of the signal line symbol; the right side, left side of the symbol,
A terminal symbol generating means 14 is provided for creating one of the patterns added to the upper side or the lower side and arranging the end point of this lead line at the coordinate point determined by the end point coordinate calculating means 12.
第3図は、この実施例の動作を示すフローチャートであ
る。まず、この実施例の動作を第1図ないし第3図に基
づき説明する。FIG. 3 is a flowchart showing the operation of this embodiment. First, the operation of this embodiment will be explained based on FIGS. 1 to 3.
マウス21またはトラックボール22でグラフィックデ
イスプレィ3上の回路図の所望の消去領域を指定すると
(ステップS1)、回路図消去手段11はこの指定され
た領域内の回路図を消去する(ステップS2)。ひきつ
づき、端点座標計算手段12で指定領域の境界線で切断
された信号線の端点座標を求め(ステップS3)、また
、方向判定手段13で切断された信号線の方向を求める
(ステップ34)。求まった信号線の端点座標と信号線
の方向に基づき端子シンボル発生手段14は回路図上に
端子シンボルを自動発生する(ステップS5)。When a desired erasing area of the circuit diagram on the graphic display 3 is designated with the mouse 21 or the trackball 22 (step S1), the circuit diagram erasing means 11 erases the circuit diagram within this designated area (step S2). . Subsequently, the end point coordinate calculating means 12 calculates the end point coordinates of the signal line cut at the boundary line of the specified area (step S3), and the direction determining means 13 calculates the direction of the cut signal line (step 34). The terminal symbol generating means 14 automatically generates a terminal symbol on the circuit diagram based on the determined end point coordinates of the signal line and the direction of the signal line (step S5).
この回路図にかかわる情報はハードディスク41または
フロッピィディスク42に格納される。Information regarding this circuit diagram is stored in a hard disk 41 or a floppy disk 42.
すなわち、第4図に示す表示画面例で、回路図入力部2
で指示した任意の領域30と交差する信号線31a 、
31bおよび31Cが存在するときに、領域30の内
部を取除いた状態を第5図の表示画面例に示す。信号線
の端点32a 、 32bおよび32Cは信号線31a
、 31bおよび31Cが領域30の外部と交差した
点であり、領域30を取り除いたために切断されたどこ
にも接続していない点である。端点32a132bおよ
び32Cは回路図として不完全であり、論理検証(論理
シニミレーションなど)や実装設計(配置、配線など)
の際に正しいデータを渡すことができない。回路図の意
味(論理)を変えずに不完全さを取除く方法のひとつと
して領域30内の回路を別の手段(例えばマクロまたは
LSIなど)で表現または実現した場合には、それらを
現わすシンボルで置換する。この方法で領域30をシン
ボル33に置換した状態を第6図の表示画面例に示す。That is, in the example display screen shown in FIG.
A signal line 31a that intersects with an arbitrary region 30 indicated by
The example display screen in FIG. 5 shows a state in which the inside of region 30 is removed when 31b and 31C are present. The end points 32a, 32b and 32C of the signal line are the signal line 31a.
, 31b and 31C are the points that intersect with the outside of the region 30, and are the points that are disconnected because the region 30 is removed and are not connected anywhere. The end points 32a, 132b and 32C are incomplete as a circuit diagram, and logic verification (logic simulation, etc.) and implementation design (placement, wiring, etc.)
Unable to pass correct data when One way to remove imperfections without changing the meaning (logic) of the circuit diagram is to make them appear when the circuits in area 30 are expressed or realized by other means (for example, macro or LSI). Replace with symbol. An example of a display screen in FIG. 6 shows a state in which the area 30 is replaced with a symbol 33 using this method.
他の方法は端点32a 、 32b bよび32cを端
子シンボルとして定義する方法である。この実施例では
端子シンボル化することにより回路図の不完全さを取除
く方法を利用している。Another method is to define the end points 32a, 32b, and 32c as terminal symbols. This embodiment uses a method of removing imperfections in the circuit diagram by converting it into terminal symbols.
第7図は領域30と領域30に交差する信号線31a1
31bおよび31Cとを拡大して表示した図である。FIG. 7 shows an area 30 and a signal line 31a1 that intersects the area 30.
31b and 31C are enlarged and displayed.
領域30と交差するそれぞれの信号線31a 、31b
および31cの線分を34a 、 34bおよび34c
の端点座標を(Xli、y目)および(X21、yz+
) (ただし、i=a、b、c)とし、線分34a
、 34bおよび34Cが領域30の外部と交差する点
の座標を(X31syst) (ただし、i=a、b
、c)とすると、領域30内の回路を取除いたときに端
子シンボルを点(X31、X31)に発生すれば良い。Respective signal lines 31a and 31b that intersect with the region 30
and line segments 31c to 34a, 34b and 34c
The end point coordinates of (Xli, y-th) and (X21, yz+
) (where i=a, b, c), line segment 34a
, 34b and 34C intersect with the outside of the region 30 (X31syst) (where i=a, b
, c), it is sufficient to generate a terminal symbol at the point (X31, X31) when the circuit in the area 30 is removed.
端子シンボルとして第8図に示す種類がある。There are types of terminal symbols shown in FIG.
端子シンボルbは端子シンボルaを90°反時計方向に
回転したものであり、端子シンボルCは端子シンボルb
を90°反時計方向に回転したものである。同様に、端
子シンボルdは端子シンボルCを90°反時計方向に回
転したものである。端子シンボルdを更に反時計方向に
90゛回転すると、端子シンボルaと同じシンボルにな
る。Terminal symbol b is terminal symbol a rotated 90 degrees counterclockwise, and terminal symbol C is terminal symbol b.
is rotated 90° counterclockwise. Similarly, terminal symbol d is obtained by rotating terminal symbol C by 90° counterclockwise. If the terminal symbol d is further rotated 90 degrees counterclockwise, it becomes the same symbol as the terminal symbol a.
端子シンボルを発生する場合には、口出線の先端を点(
X31Sy3t)に一致させ、線分34a 、 34b
および34cの方向により端子シンボルa、b、cよび
dを使い分ける。すなわち、
y11=y31 かっ Xli>X31のときは、端子
シンボル19cを使用し、y+t=yst かっ X
ll<x3iのときは、端子シンボル19aを使用し、
X目=X31 かつ y目〉X31のときは、端子シン
ボル19dを使用し、x目=x31 かっ yllくX
31のときは、端子シンボル19bを使用する。When generating a terminal symbol, mark the tip of the lead wire with a point (
X31Sy3t) and line segments 34a, 34b
Terminal symbols a, b, c, and d are used depending on the direction of 34c and 34c. That is, y11=y31 When Xli>X31, use the terminal symbol 19c, and y+t=yst
When ll<x3i, use terminal symbol 19a,
When X = X31 and y = X31, use terminal symbol 19d and set x = x31.
31, the terminal symbol 19b is used.
このようにして信号線の端点32a 、 32bおよび
32cに対しての端子シンボルを信号線の方向に一致し
て発生する。第9図に端子シンボルの自動発生結果を示
す。In this way, terminal symbols for the end points 32a, 32b, and 32c of the signal line are generated to coincide with the direction of the signal line. FIG. 9 shows the results of automatic generation of terminal symbols.
本発明は、以上説明したように、回路図から一部分を切
り出した場合に端子シンボルを自動発生してその不完全
さを除くので、作業時間を短縮して作業効率を高める効
果がある。また、回路図中に論理検証困蕪な回路が存在
する場合でも、検証困難な回路を取除き残した回路に対
して検証を簡単に行える効果がある。As described above, the present invention automatically generates terminal symbols and eliminates imperfections when a portion is cut out from a circuit diagram, thereby reducing work time and improving work efficiency. Further, even if there is a circuit whose logic is difficult to verify in the circuit diagram, there is an effect that the difficult-to-verify circuit can be removed and the remaining circuit can be easily verified.
第1図は本発明実施例の構成を示す模式図。
第2図は第1図に示す回路図編集処理部の構成図。
第3図は本発明実施例の動作手順を示すフローチャート
。
第4図、第5図、第6図および第9図は回路図処理装置
の表示画面例。
第7図は第3図の部分拡大図。
第8図は端子シンボルの種類を示す図。
1・・・回路図編集処理部、2・・・回路図入力部、3
・・・グラフィックデイスプレィ、4・・・記憶部、1
1・・・回路図消去手段、12・・・端点座標計算手段
、13・・・方向判定手段、14・・・シンボル発生手
段。FIG. 1 is a schematic diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a configuration diagram of the circuit diagram editing processing section shown in FIG. 1. FIG. 3 is a flowchart showing the operating procedure of the embodiment of the present invention. FIG. 4, FIG. 5, FIG. 6, and FIG. 9 are examples of display screens of the circuit diagram processing device. Figure 7 is a partially enlarged view of Figure 3. FIG. 8 is a diagram showing types of terminal symbols. 1... Circuit diagram editing processing section, 2... Circuit diagram input section, 3
...Graphic display, 4...Storage section, 1
DESCRIPTION OF SYMBOLS 1... Circuit diagram erasing means, 12... End point coordinate calculation means, 13... Direction determination means, 14... Symbol generation means.
Claims (1)
およびこの表示手段にこの手段の座標軸に平行な信号線
シンボルでデバイスシンボルが結合された回路図を示す
パターン情報を与える図形入力手段を備えた回路図処理
装置において、 上記表示手段に表示された回路図を示すパターンの部分
領域を指定する領域指定手段と、この領域指定手段で指
定された領域内のパターンを消去する回路図消去手段と
、 上記領域指定手段で指定された領域の境界線と信号線シ
ンボルとの交差点の座標を求める端点座標計算手段と、 上記領域の境界線と交差する信号線シンボルの方向およ
びこの境界線とこの信号線シンボルの消去された部分と
の位置関係を判定する方向判定手段と、 この方向判定手段の判定結果に基づき口出線が端子シン
ボルの右側、左側、上側または下側に付加されたパター
ンのひとつを作成し、上記端点座標計算手段で求まる座
標点にこの口出線の端点を配置させる端子シンボル発生
手段と を備えたことを特徴とする回路図処理装置。[Claims] 1. Display means in which point positions on a display screen are determined by an orthogonal coordinate system, and pattern information showing a circuit diagram in which device symbols are connected to this display means by signal line symbols parallel to the coordinate axes of this means. In the circuit diagram processing apparatus, the circuit diagram processing apparatus is equipped with a graphic input means for inputting a pattern, and an area specifying means for specifying a partial area of a pattern representing a circuit diagram displayed on the display means, and a pattern within the area specified by the area specifying means. circuit diagram erasing means to be erased; end point coordinate calculation means for calculating the coordinates of the intersection of the boundary line of the area specified by the area specifying means and the signal line symbol; and the direction of the signal line symbol intersecting the boundary line of the area. and a direction determining means for determining the positional relationship between this boundary line and the erased portion of this signal line symbol, and based on the determination result of this direction determining means, whether the lead line is to the right, left, above, or below the terminal symbol. 1. A circuit diagram processing device comprising terminal symbol generating means for creating one of the patterns added to the terminal symbol and arranging the end point of the lead line at the coordinate point determined by the end point coordinate calculation means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63232082A JP2773152B2 (en) | 1988-09-16 | 1988-09-16 | Circuit diagram processing equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63232082A JP2773152B2 (en) | 1988-09-16 | 1988-09-16 | Circuit diagram processing equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0281180A true JPH0281180A (en) | 1990-03-22 |
JP2773152B2 JP2773152B2 (en) | 1998-07-09 |
Family
ID=16933712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63232082A Expired - Lifetime JP2773152B2 (en) | 1988-09-16 | 1988-09-16 | Circuit diagram processing equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2773152B2 (en) |
-
1988
- 1988-09-16 JP JP63232082A patent/JP2773152B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2773152B2 (en) | 1998-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3042443B2 (en) | How to create mask pattern data | |
JPS6327983A (en) | Rotating graphic form generating device | |
JP3227056B2 (en) | Graphic processing method and graphic processing device | |
JPH0281180A (en) | Circuit diagram processor | |
US7099806B2 (en) | Sizing processing system and computer program for the same | |
JPH10228496A (en) | Layout information generator and layout information generating method | |
JPS6217796B2 (en) | ||
JP3018714B2 (en) | CAD equipment | |
JP2827271B2 (en) | Printed board CAD device | |
JPH11143926A (en) | Three-dimensional graphic layout device | |
JPS6193695A (en) | Generation of lattice-like wire pattern | |
JP2611423B2 (en) | Processing equipment | |
JP3117908B2 (en) | Guard ring design equipment | |
JPH05314215A (en) | Layout pattern generator | |
JP2753001B2 (en) | Method of changing design of semiconductor integrated circuit device | |
JP2870824B2 (en) | Printed circuit board design system | |
JP2990155B1 (en) | Verification test pattern design apparatus and verification test pattern design method | |
JP4366834B2 (en) | Pattern design support device and wiring board pattern design method | |
JP2009301130A (en) | Program, recording medium, and circuit diagram creating method | |
JP3063415B2 (en) | Computer-aided design equipment for printed wiring boards | |
JPH07271840A (en) | Block diagram preparing device | |
JPH0765053A (en) | Interactive layout verifying device | |
JPH0497492A (en) | Coordinate calculating device for printed circuit board tester | |
JPH1040271A (en) | Change work drawing generation/output device for printed wiring board and generation/output method for change work drawing when wiring pattern is cut | |
JPH07287722A (en) | Structure for preventing packaging error of parts on printed board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080424 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |