JP2773152B2 - Circuit diagram processing equipment - Google Patents
Circuit diagram processing equipmentInfo
- Publication number
- JP2773152B2 JP2773152B2 JP63232082A JP23208288A JP2773152B2 JP 2773152 B2 JP2773152 B2 JP 2773152B2 JP 63232082 A JP63232082 A JP 63232082A JP 23208288 A JP23208288 A JP 23208288A JP 2773152 B2 JP2773152 B2 JP 2773152B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit diagram
- area
- symbol
- signal line
- end point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、図形処理手段に利用する。特に、入力した
回路図の一部を切出した残りの部分に対する処理手段に
関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is used for graphic processing means. In particular, the present invention relates to processing means for a remaining portion obtained by cutting out a part of an input circuit diagram.
本発明は、回路図の一部の消去により消去された信号
線シンボルに対し外部端子シンボルを付加する手段にお
いて、 口出線の付された外部端子シンボルを所定位置に自動
的に位置決めすることにより、 手間の省略およびシンボルの配置漏れを防止すること
ができるようにしたものである。The present invention provides a means for adding an external terminal symbol to a signal line symbol erased by erasing a part of a circuit diagram, by automatically positioning an external terminal symbol with a lead wire at a predetermined position. Therefore, it is possible to prevent troublesome omission and omission of symbol arrangement.
従来例では、回路図の一部を取除いた場合に、残った
回路図上の切取られた信号線に対してそれぞれ個別に外
部端子を人手で定義していた。In the conventional example, when a part of the circuit diagram is removed, the external terminals are individually defined manually for each of the cut signal lines on the remaining circuit diagram.
このような従来例では、回路図の一部を取除いた場合
に、図面として完結するために元の回路図の切取られて
残った信号線に対して接続子シンボルまたは外部端子シ
ンボルを定義する必要があり、その都度人手操作でシン
ボルを配置しなければならなかったので、手間がかかっ
たりシンボルの配置漏れが生じる欠点がある。In such a conventional example, when a part of a circuit diagram is removed, a connector symbol or an external terminal symbol is defined for a signal line which has been cut off and left in the original circuit diagram in order to complete the drawing. It is necessary to arrange the symbols by manual operation each time, so that there is a disadvantage that it takes time and omission of arrangement of the symbols.
本発明はこのような欠点を除去するもので、図面を完
結するためのシンボルを自動的に配置することができる
回路図処理装置を提供することを目的とする。An object of the present invention is to provide a circuit diagram processing apparatus capable of automatically arranging symbols for completing a drawing, in order to eliminate such a drawback.
本発明は、表示画面上の点位置が直交座標系で定まる
表示手段およびこの表示手段にこの手段の座標軸に平行
な信号線シンボルでデバイスシンボルが結合された回路
図を示すパターン情報を与える図形入力手段を備えた回
路図処理装置において、上記表示手段に表示された回路
図を示すパターンの部分領域を指定する領域指定手段
と、この領域指定手段で指定された領域内のパターンを
消去する回路図消去手段と、上記領域指定手段で指定さ
れた領域の境界線と信号線シンボルとの交差点の座標を
求める端点座標計算手段と、上記領域の境界線と交差す
る信号線シンボルの方向およびこの境界線とこの信号線
シンボルの消去された部分との位置関係を判定する方向
判定手段と、この方向判定手段の判定結果に基づき口出
線が端子シンボルの右側、左側、上側または下側に付加
されたパターンのひとつを作成し、上記端点座標計算手
段で求まる座標点にこの口出線の端点を配置させる端子
シンボル発生手段とを備えたことを特徴とする。The present invention provides a display means for determining a point position on a display screen in a rectangular coordinate system, and a graphic input for giving pattern information indicating a circuit diagram in which device symbols are connected to the display means by signal line symbols parallel to the coordinate axes of the display means. In a circuit diagram processing apparatus provided with a means, a circuit designating means for designating a partial area of a pattern showing a circuit diagram displayed on the display means, and a circuit diagram for erasing a pattern in the area designated by the area designating means Erasing means; end point coordinate calculating means for obtaining coordinates of an intersection between the boundary line of the area specified by the area specifying means and the signal line symbol; direction of the signal line symbol intersecting the boundary line of the area and this boundary line Direction determining means for determining the positional relationship between the terminal symbol and the erased portion of the signal line symbol. Terminal symbol generating means for creating one of the patterns added to the left, upper or lower side, and arranging the end point of the lead line at the coordinate point obtained by the end point coordinate calculating means. .
処理中の回路図はグラフィックディスプレイに表示さ
れ、この回路図に対しマウスやトラックボールで回路図
上の任意の領域を指定する。指定された領域情報は回路
図編集処理部に送られ、端子シンボルが自動発生され、
グラフィックディスプレイに表示される。端子シンボル
が自動発生された回路図データはハードディスクやフロ
ッピィディスクに保存する。The circuit diagram being processed is displayed on the graphic display, and an arbitrary area on the circuit diagram is designated with the mouse or the trackball on the circuit diagram. The designated area information is sent to the circuit diagram editing processing unit, and a terminal symbol is automatically generated.
Displayed on the graphic display. The circuit diagram data in which the terminal symbols are automatically generated is stored on a hard disk or a floppy disk.
以下、本発明の一実施例を図面に基づき説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第1図はこの実施例の構成を示す模式図である。この
実施例は、第1図に示すように、回路図編集処理部1
と、マウス21、トラックボール22およびキーボード23を
有する回路図入力部2と、グラフィックディスプレイ3
と、ハードディスク41およびフロッピィディスク42を有
する記憶部4とを備え、ここで、回路図編集処理部1
は、回路図消去手段11と、端点座標計算手段12と、方向
判定手段13と、端子シンボル発生手段14とを備える。す
なわち、この実施例は、表示画面上の点位置が直交座標
系で定まる表示手段であるグラフィックディスプレイ3
と、この表示手段にこの手段の座標軸に平行な信号線シ
ンボルでデバイスシンボルが結合された回路図を示すパ
ターン情報を与える図形入力手段および上記表示手段に
表示された回路図を示すパターンの部分領域を指定する
領域指定手段を有する回路図入力部2と、この領域指定
手段で指定された領域内のパターンを消去する回路図消
去手段11と、上記領域指定手段で指定された領域の境界
線と信号線シンボルとの交差点の座標を求める端点座標
計算手段12と、上記領域の境界線と交差する信号線シン
ボルの方向およびこの境界線とこの信号線シンボルの消
去された部分との位置関係を判定する方向判定手段13
と、この方向判定手段13の判定結果に基づき口出線が端
子シンボルの右側、左側、上側または下側に付加された
パターンのひとつを作成し、端点座標計算手段12で求ま
る座標点にこの口出線の端点を配置させる端子シンボル
発生手段14とを備える。FIG. 1 is a schematic diagram showing the configuration of this embodiment. In this embodiment, as shown in FIG.
A circuit diagram input unit 2 having a mouse 21, a trackball 22 and a keyboard 23;
And a storage unit 4 having a hard disk 41 and a floppy disk 42.
The apparatus includes a circuit diagram erasing unit 11, an end point coordinate calculating unit 12, a direction determining unit 13, and a terminal symbol generating unit 14. That is, in this embodiment, the graphic display 3 is a display means in which the point position on the display screen is determined in the rectangular coordinate system.
And graphic input means for providing the display means with pattern information indicating a circuit diagram in which device symbols are combined with signal line symbols parallel to the coordinate axes of the means, and a partial area of the pattern indicating the circuit diagram displayed on the display means A circuit diagram input unit 2 having an area designating means for designating a pattern, a circuit diagram erasing means 11 for erasing a pattern in an area designated by the area designating means, and a boundary line of the area designated by the area designating means. An end point coordinate calculating means 12 for obtaining coordinates of an intersection with the signal line symbol, a direction of the signal line symbol intersecting with the boundary of the area, and a positional relationship between the boundary and the erased portion of the signal line symbol are determined. Direction determining means 13
Based on the determination result of the direction determining means 13, one of the patterns in which the lead line is added to the right side, left side, upper side, or lower side of the terminal symbol is created. Terminal symbol generating means 14 for arranging the end points of the outgoing lines.
第3図は、この実施例の動作を示すフローチャートで
ある。まず、この実施例の動作を第1図ないし第3図に
基づき説明する。FIG. 3 is a flowchart showing the operation of this embodiment. First, the operation of this embodiment will be described with reference to FIGS.
マウス21またはトラックボール22でグラフィックディ
スプレイ3上の回路図の所望の消去領域を指定すると
(ステップS1)、回路図消去手段11はこの指定された領
域内の回路図を消去する(ステップS2)。ひきつづき、
端点座標計算手段12で指定領域の境界線で切断された信
号線の端点座標を求め(ステップS3)、また、方向判定
手段13で切断された信号線の方向を求める(ステップS
4)。求まった信号線の端点座標と信号線の方向に基づ
き端子シンボル発生手段14は回路図上に端子シンボルを
自動発生する(ステップS5)。この回路図にかかわる情
報はハードディスク41またはフロップィディスク42に格
納される。When a desired erasure area of the circuit diagram on the graphic display 3 is designated by the mouse 21 or the trackball 22 (step S1), the circuit diagram erasing means 11 erases the circuit diagram in the designated area (step S2). Continued,
The end point coordinate calculating means 12 obtains the end point coordinates of the signal line cut at the boundary of the designated area (step S3), and the direction determining means 13 obtains the direction of the cut signal line (step S3).
Four). The terminal symbol generation means 14 automatically generates a terminal symbol on the circuit diagram based on the determined end point coordinates of the signal line and the direction of the signal line (step S5). Information relating to this circuit diagram is stored in the hard disk 41 or floppy disk 42.
すなわち、第4図に示す表示画面例で、回路図入力部
2で指示した任意の領域30と交差する信号線31a、31bお
よび31cが存在するときに、領域30の内部を取除いた状
態を第5図の表示画面例に示す。信号線の端点32a、32b
および32cは信号線31a、31bおよび31cが領域30の外部と
交差した点であり、領域30を取り除いたために切断され
たどこにも接続していない点である。端点32a、32bおよ
び32cは回路図として不完全であり、論理検証(論理シ
ュミレーションなど)や実装設定(配置、配線など)の
際に正しいデータを渡すことができない。回路図の意味
(論理)を変えずに不完全さを取除く方法のひとつとし
て領域30内の回路を別の手段(例えばマクロまたはLSI
など)で表現または実現した場合には、それらを現わす
シンボルで置換する。この方法で領域30をシンボル33に
置換した状態を第6図の表示画面例に示す。他の方法は
端点32a、32bおよび32cを端子シンボルとして定義する
方法である。この実施例では端子シンボル化することに
より回路図の不完全さを取除く方法を利用している。That is, in the example of the display screen shown in FIG. 4, when there are signal lines 31a, 31b and 31c intersecting with an arbitrary area 30 designated by the circuit diagram input unit 2, a state where the inside of the area 30 is removed is shown. This is shown in the display screen example of FIG. Signal line end points 32a, 32b
And 32c are points where the signal lines 31a, 31b and 31c intersect with the outside of the area 30, and are not connected to anywhere cut off because the area 30 is removed. The end points 32a, 32b, and 32c are incomplete as circuit diagrams, and cannot pass correct data at the time of logic verification (such as logic simulation) or mounting setting (placement, wiring, and the like). One way to remove imperfections without changing the meaning (logic) of the circuit diagram is to replace the circuit in region 30 with another means (eg, macro or LSI).
) Are replaced by symbols representing them. FIG. 6 shows a display screen example in which the area 30 is replaced with the symbol 33 by this method. Another method is to define the end points 32a, 32b and 32c as terminal symbols. In this embodiment, a method of removing imperfections in a circuit diagram by converting the symbols into terminal symbols is used.
第7図は領域30と領域30に交差する信号線31a、31bお
よび31cとを拡大して表示した例である。領域30と交差
するそれぞれの信号線31a、31bおよび31cの線分を34a、
34bおよび34cの端点座標を(x1i、y1i)および(x2i、y
2i){ただし、i=a、b、c}とし、線分34a、34bお
よび34cが領域30の外部と交差する点の座標を(x3i、y
3i){ただし、i=a、b、c}とすると、領域30内の
回路を取除いたときに端子シンボルを点(x3i、y3i)に
発生すれば良い。FIG. 7 is an example in which the area 30 and the signal lines 31a, 31b and 31c intersecting the area 30 are enlarged and displayed. The line segments of the respective signal lines 31a, 31b and 31c intersecting with the region 30 are 34a,
The end point coordinates of 34b and 34c are (x 1i , y 1i ) and (x 2i , y
2i ) {where i = a, b, c}, and the coordinates of the point where the line segments 34a, 34b and 34c intersect with the outside of the area 30 are (x 3i , y
3i ) {where i = a, b, c}, the terminal symbol should be generated at the point (x 3i , y 3i ) when the circuit in the region 30 is removed.
端子シンボルとして第8図に示す種類がある。端子シ
ンボルbは端子シンボルaを90゜反時計方向に回転した
ものであり、端子シンボルcは端子シンボルbを90゜反
時計方向に回転したものである。同様に、端子シンボル
dは端子シンボルcを90゜反時計方向に回転したもので
ある。端子シンボルdを更に反時計方向に90゜回転する
と、端子シンボルaと同じシンボルになる。FIG. 8 shows types of terminal symbols. Terminal symbol b is obtained by rotating terminal symbol a by 90 ° counterclockwise, and terminal symbol c is obtained by rotating terminal symbol b by 90 ° counterclockwise. Similarly, terminal symbol d is obtained by rotating terminal symbol c by 90 ° counterclockwise. When the terminal symbol d is further rotated 90 ° counterclockwise, it becomes the same symbol as the terminal symbol a.
端子シンボルを発生する場合には、口出線の先端を点
(x3i、y3i)に一致させ、線分34a、34bおよび34cの方
向により端子シンボルa、b、cよびdを使い分ける。
すなわち、 y1i=y3iかつx1i>x3iのときは、端子シンボル19cを
使用し、y1i=y3iかつx1i<x3iのときは、端子シンボル
19aを使用し、x1i=x3iかつy1i>y3iのときは、端子シ
ンボル19dを使用し、x1i=x3iかつy1i<y3iのときは、
端子シンボル19bを使用する。When a terminal symbol is generated, the tip of the lead wire is made coincident with a point ( x3i , y3i ), and the terminal symbols a, b, c and d are selectively used depending on the directions of the line segments 34a, 34b and 34c.
That is, when y1i = y3i and x1i > x3i , the terminal symbol 19c is used. When y1i = y3i and x1i < x3i , the terminal symbol is used.
When 19a is used and x1i = x3i and y1i > y3i , the terminal symbol 19d is used. When x1i = x3i and y1i < y3i ,
Use the terminal symbol 19b.
このようにして信号線の端点32a、32bおよび32cに対
しての端子シンボルを信号線の方向に一致して発生す
る。第9図に端子シンボルの自動発生結果を示す。In this way, terminal symbols for the signal line end points 32a, 32b, and 32c are generated in the same direction as the signal lines. FIG. 9 shows the result of automatic generation of terminal symbols.
本発明は、以上説明したように、回路図から一部分を
切り出した場合に端子シンボルを自動発生してその不完
全さを除くので、作業時間を短縮して作業効率を高める
効果がある。また、回路図中に論理検証困難な回路が存
在する場合でも、検証困難な回路を取除き残した回路に
対して検証を簡単に行える効果がある。As described above, according to the present invention, when a part is cut out from a circuit diagram, a terminal symbol is automatically generated and its incompleteness is removed, so that the working time is shortened and the working efficiency is improved. Further, even when a circuit whose logic is difficult to verify exists in the circuit diagram, there is an effect that the circuit which is difficult to verify is removed and the remaining circuit can be easily verified.
第1図は本発明実施例の構成を示す模式図。 第2図は第1図に示す回路図編集処理部の構成図。 第3図は本発明実施例の動作手順を示すフローチャー
ト。 第4図、第5図、第6図および第9図は回路図処理装置
の表示画面例。 第7図は第3図の部分拡大図。 第8図は端子シンボルの種類を示す図。 1……回路図編集処理部、2……回路図入力部、3……
グラフィックディスプレイ、4……記憶部、11……回路
図消去手段、12……端点座標計算手段、13……方向判定
手段、14……シンボル発生手段。FIG. 1 is a schematic diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a configuration diagram of a circuit diagram editing processing unit shown in FIG. FIG. 3 is a flowchart showing an operation procedure of the embodiment of the present invention. FIG. 4, FIG. 5, FIG. 6, and FIG. 9 are examples of display screens of the circuit diagram processing device. FIG. 7 is a partially enlarged view of FIG. FIG. 8 is a diagram showing types of terminal symbols. 1 ... circuit diagram editing processing unit, 2 ... circuit diagram input unit, 3 ...
Graphic display 4, storage unit 11, circuit diagram erasing means 12, end point coordinate calculating means 13, direction determining means 14, symbol generating means
Claims (1)
表示手段およびこの表示手段にこの手段の座標軸に平行
な信号線シンボルでデバイスシンボルが結合された回路
図を示すパターン情報を与える図形入力手段を備えた回
路図処理装置において、 上記表示手段に表示された回路図を示すパターンの部分
領域を指定する領域指定手段と、 この領域指定手段で指定された領域内のパターンを消去
する回路図消去手段と、 上記領域指定手段で指定された領域の境界線と信号線シ
ンボルとの交差点の座標を求める端点座標計算手段と、 上記領域の境界線と交差する信号線シンボルの方向およ
びこの境界線とこの信号線シンボルの消去された部分と
の位置関係を判定する方向判定手段と、 この方向判定手段の判定結果に基づき口出線が端子シン
ボルの右側、左側、上側または下側に付加されたパター
ンのひとつを作成し、上記端点座標計算手段で求まる座
標点にこの口出線の端点を配置させる端子シンボル発生
手段と を備えたことを特徴とする回路図処理装置。1. A display means for determining a point position on a display screen in an orthogonal coordinate system, and a figure for giving pattern information indicating a circuit diagram in which device symbols are connected to the display means by signal line symbols parallel to the coordinate axes of the means. In a circuit diagram processing apparatus provided with input means, an area designating means for designating a partial area of a pattern showing a circuit diagram displayed on the display means, and a circuit for erasing a pattern in the area designated by the area designating means Figure erasing means; end point coordinate calculating means for obtaining coordinates of an intersection between the boundary line of the area specified by the area specifying means and the signal line symbol; direction of the signal line symbol crossing the boundary line of the area and this boundary; Direction determining means for determining the positional relationship between the line and the erased portion of the signal line symbol; Terminal symbol generating means for creating one of the patterns added to the right side, left side, upper side or lower side of, and arranging the end point of the lead line at the coordinate point obtained by the end point coordinate calculating means. Circuit diagram processing apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63232082A JP2773152B2 (en) | 1988-09-16 | 1988-09-16 | Circuit diagram processing equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63232082A JP2773152B2 (en) | 1988-09-16 | 1988-09-16 | Circuit diagram processing equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0281180A JPH0281180A (en) | 1990-03-22 |
JP2773152B2 true JP2773152B2 (en) | 1998-07-09 |
Family
ID=16933712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63232082A Expired - Lifetime JP2773152B2 (en) | 1988-09-16 | 1988-09-16 | Circuit diagram processing equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2773152B2 (en) |
-
1988
- 1988-09-16 JP JP63232082A patent/JP2773152B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0281180A (en) | 1990-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0188619A1 (en) | Method of drawing graphic display for numerically controlled apparatus | |
JP2773152B2 (en) | Circuit diagram processing equipment | |
CN114444431A (en) | Differential impedance line automatic selection method, device and storage medium | |
JP3011120B2 (en) | Layout information generating apparatus and layout information generating method | |
JPS6217796B2 (en) | ||
JPS6193695A (en) | Generation of lattice-like wire pattern | |
JPH01232475A (en) | Parallel line connecting method | |
JP2825111B2 (en) | Layout data editing device | |
JP4366834B2 (en) | Pattern design support device and wiring board pattern design method | |
JPH0548876A (en) | Picture processor with grid function | |
JPH0695293B2 (en) | Machining simulation method in numerical controller | |
JP3117908B2 (en) | Guard ring design equipment | |
JP3248800B2 (en) | Circuit diagram creation device and circuit diagram creation method | |
JP2753001B2 (en) | Method of changing design of semiconductor integrated circuit device | |
JP2982210B2 (en) | How to create component electrode data for printed circuit boards | |
JP3591892B2 (en) | Character string display method and character string display device | |
JPH0322088A (en) | Engineering work station circuit diagam editor | |
JP2908109B2 (en) | Printed circuit board wiring processing method and apparatus | |
JPH05314215A (en) | Layout pattern generator | |
CN117634409A (en) | Chip layout method and device and electronic equipment | |
JP2009301130A (en) | Program, recording medium, and circuit diagram creating method | |
JPH0479349A (en) | Layout designing device for semiconductor integrated circuit | |
JPH07320081A (en) | Device and method for graphic editing | |
JPH0765053A (en) | Interactive layout verifying device | |
JPH02176975A (en) | Automatic wiring method for printed board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080424 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |