JPH0276037A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JPH0276037A
JPH0276037A JP63229308A JP22930888A JPH0276037A JP H0276037 A JPH0276037 A JP H0276037A JP 63229308 A JP63229308 A JP 63229308A JP 22930888 A JP22930888 A JP 22930888A JP H0276037 A JPH0276037 A JP H0276037A
Authority
JP
Japan
Prior art keywords
data
register
input
output
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63229308A
Other languages
Japanese (ja)
Inventor
Yoshiiku Azekawa
善郁 畔川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63229308A priority Critical patent/JPH0276037A/en
Publication of JPH0276037A publication Critical patent/JPH0276037A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To selectively save data before arithmetic execution and data after the arithmetic execution and to improve a processing speed by providing a pair of registers for data input and data output. CONSTITUTION:Input data 1 not to be taken into an arithmetic unit 4 are passed through a data exchange route 10 and directly housed to an output register 6 together with data 5 after arithmetic execution. The output register 6 outputs these data as output data 7 to an external part as needed or outputs the data to an input register 2. When it goes to be necessary to save the contents of the register by interruption processing the contents of the input register 2 or output register 6 are selected by a control signal 9 and outputted to the external part. At such a time, when the input register 2 is selected, data 3 before arithmetic execution can be saved and when the output register 6 is selected, the data 5 after arithmetic execution can be saved. Thus, the processing speed can be improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロプロセッサのレジスタ構成とその
m能に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to the register configuration of a microprocessor and its functionality.

〔従来の技術〕[Conventional technology]

第2図は従来の半導体集積回路におけるマイクロプロセ
ッサのレジスタ構成を示すブロック図である。図におい
て、(1)は外部から入力される入力データ、■はデー
タを保持する入出力レジスタ。
FIG. 2 is a block diagram showing the register configuration of a microprocessor in a conventional semiconductor integrated circuit. In the figure, (1) is input data input from the outside, and ■ is an input/output register that holds the data.

(3)は入出力レジスタ(2)から読み出された演算実
行前データ、(4)は演算実行前データ(3)を基に演
算を実行する演算装置、(5)は演算装置(4)によっ
て咋られる演算実行後データ、(7)は外部に出力され
る出力データを示す。
(3) is the pre-operation data read from the input/output register (2), (4) is the arithmetic device that executes the arithmetic operation based on the pre-arithmetic data (3), and (5) is the arithmetic device (4). (7) shows the output data output to the outside.

次に勧降につbて説明する。外部から入力された入力デ
ータ(1)は入出力レジスタ@に一時的に保持されJ演
算装置(4)は必要に応じて入出力レジスタ(2)から
演算実行前データ(3)を取り込み演算を実行する。演
算装[(4)で演算した結果の演算実行後データ(5)
は再び入出力レジスタ@に格納され、必要に応じて外部
に出力される。割り込み処理などで入出力レジスタ(2
)の内容を退避させる必要が生じた場合、入出力レジス
タ(2)の内容は外部の記憶装置に退避され、割り込み
処理などから復帰した場合、外部の記憶装置からデータ
が入出力レジスタ(至)に読み戻される。
Next, I will explain about the solicitation. Input data (1) input from the outside is temporarily held in the input/output register @, and the J calculation unit (4) fetches pre-operation data (3) from the input/output register (2) as necessary and performs the operation. Execute. Arithmetic unit [data after the calculation of the result of calculation in (4) (5)
is again stored in the input/output register @ and output to the outside as necessary. Input/output registers (2
), the contents of the input/output register (2) are saved to an external storage device, and when returning from interrupt processing etc., the data is saved from the external storage device to the input/output register (2). be read back.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の入出力レジスタの構成では、演算実行前データの
保持と演算実行後データの格納が同じレジスタを用いて
行われているため、割シ込み処理などで入出力レジスタ
の内容を退避させる必要が生じた場合、実行中の演算が
終了した時点での内容しか退避させることができないた
め、実行中の演算の実行前データが必要な場合、処理の
始めに戻る必要がある。また、入出力レジスタの内容上
外部の記憶装置に退避させる必要があるため、頻繁に入
出力レジスタの内容を退避させる必要のある場合は、こ
の退避及び退避した内容を復帰させるのに掛かる時間の
占める割合が大きくなり、処理速度低下の原因となって
いる。
In the conventional input/output register configuration, the same register is used to hold data before execution of an operation and store data after execution of an operation, so it is necessary to save the contents of the input/output register during interrupt processing, etc. If this occurs, only the contents at the time when the operation in progress is completed can be saved, so if pre-execution data of the operation in progress is required, it is necessary to return to the beginning of the process. In addition, because the contents of the input/output registers need to be saved to an external storage device, if the contents of the input/output registers need to be saved frequently, the time required to save and restore the saved contents should be This increases the proportion of the data, causing a decrease in processing speed.

この発明は、上記のような問題を解決するためになされ
たもので、半導体集積回路における処理速度の向上を目
的とする。
The present invention was made to solve the above-mentioned problems, and its purpose is to improve the processing speed of semiconductor integrated circuits.

〔!!!題を解決するための手段〕[! ! ! Means to solve the problem]

この発明に係る半導体集積回路に、演算装置に入力する
入力データを保持するための入力レジスタと、演算装置
による演算実行後データを格納するための出力レジスタ
を設け、入力レジスタ、演算装置、出力レジスタとデー
タの流れを一方向とすることにより、演算実行前データ
と演算実行後データの両方のデータを保持することを可
能としたものである。
A semiconductor integrated circuit according to the present invention is provided with an input register for holding input data input to an arithmetic device and an output register for storing data after execution of an arithmetic operation by the arithmetic device, the input register, the arithmetic device, and the output register. By making the data flow unidirectional, it is possible to hold both data before execution of an operation and data after execution of an operation.

〔作用〕[Effect]

この発明における入力レジスタには、外部から演算に必
要な入力データが入力され、演算装置は入力レジスタよ
り演算に必要な演算実行前データを読み出し演算を実行
する。演算結果は、演算装置から出力レジスタに帯き込
まれ、入力レジスタと出力レジスタにはそれぞれ演算実
行前と演g実行後の異なったデータが保持されることに
なる。
Input data necessary for an operation is inputted to the input register from the outside, and the arithmetic device reads pre-operation data necessary for the operation from the input register and executes the operation. The calculation result is transferred from the calculation device to the output register, and the input register and the output register hold different data before and after the calculation, respectively.

このとき、入力レジスタ又は出力レジスタを選択して内
容を退避させる。
At this time, an input register or an output register is selected and the contents are saved.

〔実施例〕〔Example〕

第1図はこの発明に係る半導体集積回路の一実施例によ
るマイクロプロセッサのレジスタ構成ヲ示すブロック図
である。図において、 (1) 、 (a)〜(5)。
FIG. 1 is a block diagram showing the register configuration of a microprocessor according to an embodiment of the semiconductor integrated circuit according to the present invention. In the figure, (1), (a) to (5).

(7)は第2図の従来例に示したものと同等であるので
説明を省略する。(2)は演算のため入力された入力デ
ータ(1)を保持する入力レジスタ、(6)は演算実行
後データ(5)を保持する出力レジスタ、(8)H入力
レジスタ(2)及び出力レジスタ(6)の機能を切り替
える制御回路、(9)は制御信号、αIV1入力レジス
タ(2)と出力レジスタ(6)間で交換されるデータ交
換経路。
Since (7) is the same as that shown in the conventional example of FIG. 2, its explanation will be omitted. (2) is an input register that holds input data (1) input for calculation, (6) is an output register that holds data (5) after execution of calculation, (8) H input register (2) and output register (6) is a control circuit for switching functions; (9) is a control signal and a data exchange path exchanged between the αIV1 input register (2) and output register (6);

卸は出力レジスタ(6)がデータ保持レジスタとなった
場合の出力レジスタ分離での出力データを示す。
Whole indicates output data in output register separation when the output register (6) becomes a data holding register.

次に動作について説明する。外部から入力された入力デ
ータ(1)は入力レジスタ(2)に保持され、必要に応
じて演算体R(4)に取シ込まれる。このとき。
Next, the operation will be explained. Input data (1) input from the outside is held in an input register (2) and taken into the arithmetic entity R (4) as necessary. At this time.

演算装置!(4)K取り込まれなかった入力データ(1
)は。
Computing device! (4) K input data that was not captured (1
)teeth.

データ交換径路αロ1シ直接、出力レジスタ(6)に演
算実行後データ(5)と共に格納される。出力レジスタ
(6)はこれらのデータを必要に応じ、出力データ(7
)として外部へ出力し、又は入力レジスタ(2)K出力
する。割り込み処理などでレジスタの内容を退避させる
必要が生じた場合、制御信号(9)ICより入力レジス
タ(2)又は出力レジスタ(6)の内容が選択され、外
部に出力される。このとき、入力レジスタ(2)を選択
すれば演算実行前データ(3)が、出力レジスタ(6)
を選択すれば演算実行後データ(5)を退避させること
ができる。
The data exchange path α is directly stored in the output register (6) together with the data (5) after execution of the operation. The output register (6) stores these data as necessary and outputs the data (7).
), or output to the input register (2)K. When it becomes necessary to save the contents of the register due to interrupt processing or the like, the contents of the input register (2) or the output register (6) are selected by the control signal (9) IC and output to the outside. At this time, if the input register (2) is selected, the pre-operation data (3) will be transferred to the output register (6).
By selecting , the data (5) can be saved after the calculation is executed.

なお、上記実施例ではレジスタの内容を退避させる必要
が生じた場合、入力レジスタ(2)と出力レジスタ(6
)の2つのレジスタを選択することで実行中の演算の実
行前文Vi実行後の内容を選択退避させるものを示した
が、制御信号(9)によυ退避させたいデータを持つレ
ジスタを処理の流れから分離させ退避させたいデータを
保持するレジスタとし。
Note that in the above embodiment, when it is necessary to save the contents of the register, the input register (2) and the output register (6
) to select and save the contents after execution of the execution preamble Vi of the operation currently being executed. Use this as a register to hold data that you want to separate from the flow and save.

ft1l方のレジスタでデータの入出力を行うようにす
れば、外部の記憶装置にレジスタの内容を退避させたり
、外部の記憶装置からレジスタの内容を復帰させる必要
がなくなる。また、1W算装置(4)から演算実行後デ
ータ(5)が出力レジスタ(6) K格納される間に、
入力レジスタ(2)K外部より次の演算に必要な入力デ
ータ(1)を入力することで処理速度の向上が可能とな
る。
By inputting and outputting data using the register on the ft1l side, there is no need to save the contents of the register to an external storage device or restore the contents of the register from the external storage device. In addition, while the data (5) after the execution of the operation from the 1W arithmetic device (4) is stored in the output register (6),
Input register (2) K By inputting input data (1) necessary for the next operation from outside, processing speed can be improved.

〔発明の効果〕〔Effect of the invention〕

レジスタをデータ入力用、データ出力用とひと組で有す
ることにより、演算の実行によってレジスタ内のデータ
を退避させる必要が生じた場合、演算実行前のデータ、
演算実行後のデータを週択的(こ退避させることが可能
となり、レジスタのデータを退避させる命令が実行され
る曲のデータを復帰させるための命令を再実行する必要
がない。
By having a set of registers for data input and data output, when it becomes necessary to save the data in the register due to the execution of an operation, the data before the operation is executed,
It becomes possible to selectively save the data after the execution of the operation, and there is no need to re-execute the instruction to restore the data of the song for which the instruction to save the data in the register is executed.

ひト組のレジスタの一方をデータの退避用に用いること
で、レジスタのデータを外部の格納装置に退避すること
なく演算を継続して行うことができ、退避に要する処理
が不要となる。
By using one of the registers for saving data, calculations can be continued without saving the data in the register to an external storage device, and the processing required for saving becomes unnecessary.

演算装置が出力レジスタにデータを出力する間に入力レ
ジスタが外部より次の命令の実行に必要なデータを取り
込むことが可能となる。
While the arithmetic unit outputs data to the output register, the input register can take in data necessary for executing the next instruction from the outside.

この様に本発明により、演算装置の処理速度の向上を図
ることができる。
As described above, according to the present invention, it is possible to improve the processing speed of an arithmetic device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係る半導体集積回路の一実施例によ
るマイクロプロセッサのレジスタ構成を示すブロック図
、第2図は従来のマイクロプロセッサのレジスタ構成を
示すブロック図である。 図において、(1)は入力データ、(2)は入力レジス
タ、(3)は演算実行前データ、(4)は演算装置、(
5)は演算実行後データ、(6)は出力レジスタ、(7
)は出力データ、(8)は制御回路、(9)は制御信号
、σ1はデータ交換経路、(ロ)は出力レジスタ分離で
の出力データである。 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a block diagram showing the register configuration of a microprocessor according to an embodiment of the semiconductor integrated circuit according to the present invention, and FIG. 2 is a block diagram showing the register configuration of a conventional microprocessor. In the figure, (1) is input data, (2) is input register, (3) is data before operation execution, (4) is arithmetic device, (
5) is the data after execution of the operation, (6) is the output register, (7
) is the output data, (8) is the control circuit, (9) is the control signal, σ1 is the data exchange path, and (b) is the output data in the output register separation. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] 演算装置が演算を行うための入力データを外部から入力
し保持する入力レジスタと、上記演算装置が演算を実行
した結果を保持し外部に出力データを出力する出力レジ
スタを有し、演算の結果で内容に変化が生じない場合、
出力レジスタは入力レジスタと同じ内容を保持し、処理
の流れからレジスタの内容を退避させる必要が生じた場
合、入力レジスタと出力レジスタの2つのレジスタを選
択することで、実行中の演算の実行前、又は実行後の内
容を選択退避させることを特徴とする半導体集積回路。
The arithmetic device has an input register that inputs and holds input data from the outside for the arithmetic operation, and an output register that holds the result of the arithmetic operation performed by the arithmetic device and outputs the output data to the outside. If there is no change in the content,
The output register retains the same contents as the input register, and if it becomes necessary to save the contents of the register due to the flow of processing, by selecting two registers, the input register and the output register, the contents can be saved before the execution of the operation being executed. , or selectively saves the contents after execution.
JP63229308A 1988-09-12 1988-09-12 Semiconductor integrated circuit Pending JPH0276037A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63229308A JPH0276037A (en) 1988-09-12 1988-09-12 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63229308A JPH0276037A (en) 1988-09-12 1988-09-12 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH0276037A true JPH0276037A (en) 1990-03-15

Family

ID=16890107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63229308A Pending JPH0276037A (en) 1988-09-12 1988-09-12 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH0276037A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102327945A (en) * 2010-07-14 2012-01-25 成都飞机工业(集团)有限责任公司 Hydrodynamic deep drawing equipment for forming deep cavity parts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102327945A (en) * 2010-07-14 2012-01-25 成都飞机工业(集团)有限责任公司 Hydrodynamic deep drawing equipment for forming deep cavity parts

Similar Documents

Publication Publication Date Title
JPS62226232A (en) Control system for branch instruction
JPH0276037A (en) Semiconductor integrated circuit
JPH01214902A (en) Programmable controller
KR100188374B1 (en) Central processing unit and an arithmetic operation processing unit
JPS6398737A (en) Data processor
JPH04230533A (en) Interruption control circuit
JPH0340075A (en) Microcomputer
JPH02122364A (en) Multiprocessor system
JPS61289429A (en) Arithmetic processing unit
JPS5971542A (en) Arithmetic processor
JPH0353322A (en) Information processor
JPH06274353A (en) Signal processing processor
JPH0266625A (en) Data processor
JPS6244657B2 (en)
JPS61143838A (en) Arithmetic unit
JPS61151745A (en) Interruption processing system
JPH0269826A (en) System for controlling instruction with condition
JPH01118926A (en) Pipeline processor
JPS6028014B2 (en) microprocessor
JPH02205987A (en) Arithmetic processing system
JPH05289848A (en) Processor
JPS58197567A (en) Auxiliary arithmetic device
JPH0256027A (en) Parallel processing system for digital signal processor
JPH0421138A (en) One-chip microcomputer
JPH0241522A (en) Function arithmetic processor