JPH0271561A - 密着型等倍センサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、原稿スキャナ等において用いられる密着型等
倍センサに関する。

従来の技術 近年、画像読取センサとしては縮小光学系を用いること
による全体の大型化を避けるため、センサ自体を原稿と
同等の大きさとした密着型等倍センサを用いるようにし
たものがある。

ここに、このようなライン型イメージセンサは、通常は
、第７図に示すように、透明絶縁性基板上に多数の光電
変換素子１をアレイ状に形成してなる光センサ２と、こ
の光センサ２の各光電変換素子１をオン／オフ制御する
アナログスイッチ３と、このアナログスイッチ３をバッ
ファインバータ４を介して駆動させるセンサ駆動回路５
とからなる。

ここに、前記光電変換素子１の各々はフォトダイオード
ＰＤとセンサ容量ＣＤとを並列接続したフォトダイオー
ド型構造のものとして表わされる。

このような光電変換素子１には各々アナログスイッチ３
及びバッファインバータ４が個別に接続されており、セ
ンサ駆動回路５により選択駆動される。このセンサ駆動
回路５は例えばデータをシリアルに転送するシフトレジ
スタ構成のものであり、スタートパルスＳＰに従い動作
が開始され、センサ駆動用２相クロツク信号φＣＬＫ　
＋　　φＣＬＫに同期した時系列のセンサ出力が得られ
るように構成されている。一方、光電変換素子１の他端
側はビデオ信号ライン６により共通接続されて電流−電
圧変換回路、ピークホールド回路（又は積分回路）、Ａ
／Ｄコンバータ等からなる信号処理回路（図示せず）に
入力されている。また、アナログスイッチ３のドレイン
側はセンサバイアス用電源ｖＢに接続されている。

ここに、センサ駆動回路５をなすシフトレジスタの回路
構成の基本となる薄膜トランジスタＴＰＴ−ＣＭＯＳイ
ンバータの構造を第８図及び第９図に示す。これらは光
センサ２と同一の絶縁性基板としての石英基板７上に多
結晶Ｓｉを活性層に用いたＭＯ３型インバータ（ブレー
ナ型薄膜トランジスタＴＦＴ）として構成されている。

まず、石英基板７上に活性層８がパターン形成され、そ
の両側にｐ＋形形成散層９形成する。その上にゲート酸
化膜１０を介してゲート電極１１を形成し、これらの表
面を層間絶縁膜１２で覆う。そして、層間絶縁膜１２の
一部にコンタクトホール１３を形成し、ｐ＋形形成散層
９電気的に導通する金属電極１４を形成する。このよう
にして、ｐ型Ｍ○Ｓ構造が構成され、これに隣接させて
ｎ型ＭＯ３構造が構成されている。このｎ型ＭＯ５構造
もｐ型ＭＯ３構造と同一構造であるが、ｐ＋形形成散層
９相当する部分がｎ＋形拡散層１５として構成されてい
る。これらの表面は保護膜により覆われている。

一方、光センサ２を構成する光電変換素子１は例えば第
１０図に示すようなサンドイッチ構造のフォトダイオー
ドとして構成されている。即ち、石英基板７上に保護膜
１６、絶縁膜１７、金属電極１８を順次積層形成し、更
に半導体膜１９及び保護膜２０を形成し、最上位に透明
電極２１を形成してなる。ここに、半導体膜１９は例え
ばａ−３ｉ　：Ｈとａ−３ｉ：○Ｈにより形成される。

発明が解決しようとする問題点 このように、従来のライン型イメージセンサにあっては
、光センサ３の各ビット、即ち各光電変換素子１にはセ
ンサ駆動回路５（シフトレジスタ）の１ビツトが対応し
、アナログスイッチ３も対応する構成とされており、２
００ｄｐｉ（１インチ当り２００ドツト＝２００ビツト
）では、Ａ４サイズ用のセンサとするためには１７２８
ビット分のセンサ、センサ駆動部が必要となる。

ここに、最近では画像品質の一層の向上の要求に応える
ため、４００ｄｐｉ仕様のセンサユニットが必要とされ
ている。しかし、このような仕様を上記のようなセンサ
１ビツトに対してシフトレジスタ１ビツトを割当てる従
来方式で実現するには、センサ駆動回路部の集積化及び
大規模化が必要となる。しかし、実際面として、センサ
ユニットの歩留まりを考えると、実現は困難といえる。

問題点を解決するための手段 多数の光電変換素子による光センサと、各光電変換素子
の充放電を制御するアナログスイッチと、簿膜トランジ
スタ構成によるシフトレジスタを有するセンサ駆動回路
とからなる基本構成において、光センサについては、異
なるセンサ出力信号ラインに接続した複数個の充電変換
素子を１組とし、このような各光電変換素子組にアナロ
グスイッチの１つ、シフトレジスタの１ビツトを１＝１
で対応させる。

作用 アナログスイッチやシフトレジスタを有するセンサ駆動
回路によりセンサ駆動部が従来と同程度、例えば２０Ｏ
ｄｐｉ用のものであっても、その１つないしは１ビツト
が複数個、例えば２個の光電変換素子を受は持つことに
より、より高密度化された光センサ、例えば４００ｄｐ
ｉ用の光センサに対応できる。つまり、光センサ部の高
密度化のみにより読取り精度の向上を実現し得る。

実施例 本発明の一実施例を第１図ないし第４図に基づいて説明
する。第７図ないし第１０図で示した部分と同一部分は
同一符号を用いて示す。本実施例は基本的にはセンサ駆
動回路５の１ビツトで光電変換素子１の２ビツト分、即
ち２個の光電変換素子１を駆動させる構成により４００
ｄｐｉのセンサユニットに対処し得るようにしたもので
ある。このため、第１図中では光電変換素子１が第７図
の場合と同様に示されるが１例えば第７図の光電変換素
子１を２００ｄｐｉなるものとした時、第１図の光電変
換素子１は倍の４００ｄｐｉのものとして形成されたも
のである。このような多数の光電変換素子１は図示の如
く、複数個、ここでは２個を１組の光電変換素子組とし
てブロック分けしてなり、このような光電変換素子組を
単位として個別にアナログスイッチ３、インバータバッ
ファ４及びセンサ駆動回路５が接続されている。一方、
センサ出力信号ライン６側をみると、各光電変換素子組
の奇数ビット用のものはセンサ出力信号ライン６ａに接
続され、偶数ビット用のものはこれと異なるセンサ出力
信号ライン６ｂに接続されている。

ここに、通常用いられるセンサ駆動回路（シフトレジス
タ）５としては、ダイナミック・シフトレジスタとスタ
ティック・シフトレジスタとの２方式がある。第２図は
クロックド・インバータを用いて構成したダイナミック
・シフトレジスタ構造のビット構成を示すものであり、
複数個のｐチャンネル（ｐで示す）とｎチャンネル（ｎ
で示す）とを組合せたものである。このような１ビツト
構成のダイナミック・シフトレジスタを用いてセンサ駆
動回路５を構成した４００ｄｐｉ対応のセンサユニット
の回路構成を第３図に示す。この第３図では充電変換素
子１として１〜６なる６ビツト分が示され、アナログス
イッチ３はＳＲＩ〜ＳＲ３で示すように半分の３ビツト
分が示される。

このような回路構成において、その動作を第４図のタイ
ミングチャートに示す。即ち、２相クロツクφＣＬＩ（
＋　　φＣＬにに従いスタートパルスＳＰが順次転送さ
れ、これに従いアナログスイッチ３のＳＲ１，ＳＲ２，
ＳＲ３，〜が順次動作する。ここに、１つのアナログス
イッチ３は２ビツト分の光電変換素子１を同時に駆動さ
せるため、センサ出力信号ライン６ａ、６ｂにはビデ第
１，２なる信号として、奇数ビット分と偶数ビット分と
が同時に出力され、後処理に供される。このようにして
、２００ｄｐｉ程度のシフトレジスタ構成にして、４０
０ｄｐｉセンサユニツトを実現し得ることになる。

なお、クローズド・インバータを用いたスタティック・
シフトレジスタの場合の１ビツト構成をを第５図に示し
、このような１ビツト構成のスタティック・シフトレジ
スタを用いてセンサ駆動回路５を構成した４００ｄｐｉ
対応のせンサユニットの回路構成を第６図に示す。この
場合も、動作自体は第４図に示したタイミングチャート
のようになる。

発明の効果 本発明は、上述したように多数個の光電変換素子からな
る光センサについては、異なるセンサ出力信号ラインに
接続した複数個の光電変換素子を１組とし、このような
各充電変換素子組に対して個別にアナログスイッチの１
つ、センサ駆動回路を構成するシフトレジスタの１ビツ
トを１：１で対応させたので、センサ駆動部の構成が従
来と同程度の集積度のものであっても、その１ビツトが
複数個、例えば２個の光電変換素子を受は持つことによ
り、歩留まり、小型化等を損なうことなく、より高密度
化された光センサに対応でき、光センサ部の高密度化の
みにより読取り精度の向上を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図はダイ
ナミック・シフトレジスタ構成を示す回路図、第３図は
４００ｄρｉ対応のセンサユニット構成を示す回路図、
第４図はタイミングチャート、第５図はスタティック・
シフトレジスタ構成による変形例を示す回路図、第６図
はその４００ｄｐｉ対応のセンサユニット構成を示す回
路図、第７図は従来例を示す回路図、第８図はＴＰＴ構
造を示す平面図、第９図はその断面図、第１０図は光電
変換素子構造を示す断面図である。 １・・光電変換素子、２・・・光センサ、３・・・アナ
ログスイッチ、５・・・センサ駆動回路 」 Ｚ昆 」 図 ！躬 ？ 昆 一篤 図 」」

Claims (1)

【特許請求の範囲】
1. 異なるセンサ出力信号ラインに接続した複数個の光電変
   換素子を１組とする多数の光電変換素子からなる光セン
   サと、各光電変換素子組に個別に接続されて各光電変換
   素子の充放電を制御するアナログスイッチと、これらの
   アナログスイッチに個別に対応するビット数のシフトレ
   ジスタを有し薄膜トランジスタで形成されたセンサ駆動
   回路とからなることを特徴とする密着型等倍センサ。