JPH0266688A - ホップフィールドネット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　　要〕 ユニット集合のハードウェアを時分割多重化使用してユ
ニット間の重みが可変にできるホップフィールドネット
の実行を可能とするニューラルネットのアーキテクチャ
に関し、 ユニット集合のハードウェアを時分割多重化使用してユ
ニット間の重みが可変にできるホップフィールドネット
の実行を可能とするニューラルネットを提供することを
目的とし、 複数のニューロンモデルを相互に接続することにより形
成されるニューラルネットにおいて、時分割多重化アナ
ログ信号を外部からのデジタル重みデータとの積を生成
し、かつその積を時分割的にコンデンサを介して加える
ことにより積分し、非線形出力関数を通した電圧を時分
割的に出力することを可能とするニューロンモデルのユ
ニットを複数設置してユニット集合を形成するユニット
集合手段と、前記ユニット集合手段の出力を同じユニッ
ト集合の入力部に帰還する帰還手段と、前記ユニット集
合手段から出力される各ユニットからのアナログ信号を
時分割多重化し、さらに前記帰還手段を介して前記ユニ
ット集合手段を時分割多重使用するための制御を実行す
る制御手段とを有し、前記ユニット集合手段を時分割多
重使用することによりユニット間の重みが可変にできる
ホップフィールドネットを形成するように構成する。

〔産業上の利用分野〕

本発明はプレイ状に相互配線されたニューロンで構成さ
れるホップフィールドネットのハードウェア化に係り、
更に詳しくはユニット集合体のハードウェアを時分割多
重化使用してユニット間の重みが可変にできるホップフ
ィールドネットの実行を可能とするニューラルネットの
アーキテクチャに関する。

数々のパターン認識問題が積分器と量子化器からなるア
ナログニューロンを相互に結合したニューラルネットに
よって解析できることがわかってきた。そして複数のニ
ューロンで構成されるニューラルネットは演算の並列性
が極めて高いという特徴がある。さらにこのようにニュ
ーラルネットで構成されるニューロコンピュータはパタ
ーン認識や信号処理、知識処理、機械制御、論理的な最
適化問題に利用される得ると考えられている。

例えば音声認識の分野においては入力音声情報列を音声
情報の標準パターンと対応づけることにより、入力音声
が何であるかを認識することができる。また、トラベリ
ングセールスマン問題（セールスマンが複数の都市を、
１回ずつ訪問して出発点にもどるとき、総距離が最少に
なる都市の訪問順序を求める問題）のような最適化問題
では、ノイマン型の逐次計算機によると計算に指数的な
数の時間を要するが、ニューラルネットでは極めて短い
時間で最適近似解に収束することが知られている。この
ようにニューラルネットはニューロンをネットワーク上
に接続することにより、超並列処理を行い、高度な情報
処理を高速に行うことができ、広範囲な分野での利用が
期待されている。

そしてニューラルネットの性能を引き出すために必要と
されるニューロンのハードウェア化の実現が待たれてい
る。

第９図はニューロンモデルのプロ・７り図である。

ニューロンモデルはニューラルネットの各ノードにあた
る処理要素であり、ユニットと呼ばれている。神経回路
網、すなわちニューラルネットの場合には、ユニットと
伝達線とを合わせてニューロン、すなわちユニットと呼
び、伝達線とユニットとの結合点をシナプス結合と呼ぶ
こともある。それぞれの結合には重みと呼ばれる量が付
加されている。この重みはユニット間の相互作用の強さ
を表すパラメータであって通常Ｗｉｈでユニットｈから
ユニットｉへの結合とその結合の重みの両方をさす。ネ
ットワークの学習は通常この重みを変化させることで実
現される。ニューラルネットの全ユニットの内部状態を
ネットワークの状態というが、各ユニットではＸ、が内
部活性化レベルと呼ばれる内部状態になっている。

各ユニットｉは前段のユニットからの重み併入力を受け
て、その総和を計算し、その値に適当な非線形間９ｆを
ほどこしたものを出力とする。すなわち、ニューロンモ
デルは第９図に示すように他のニューロンモデル、すな
わち他のユニットからの出力ｙ、、に対して Ｘｉ　　＝　Σ　ｙｈ　−Ｗ、ｌ、＋θ　　・　・　・
　・　・（１）ｙｉ　＝　ｆ　　（ｘ、）　　　　　　
　　・　・　・　・　・（２）の処理を行って出力する
ものである。

ここで、ｙ５はユニットｈの出力、ｙ、はユニットｉの
出力、Ｗ、ｌ、はｉユニットとｈユニット間のリンクの
重み、ｆは非線形関数、θは闇値である。

ニューラルネットは、このようなユニ・４トをネソトワ
ーク上に接続したものである。

ホップフィールドネットでは、ニューラルネットに、エ
ネルギー関数を定義して、このエネルギー関数が最小値
あるいは極小値になった時にニューラルネットは安定状
態になるとしている。

最適化問題にホップフィールドネットを適用した場合に
は、ネットワークのエネルギー関数の最小値が最適解と
なるので、ホップフィールドネットによって最適化問題
が解けることになる。

〔従来の技術〕

第１０図はニューラルネットの基本概念図である。

Ａは積分して量子化するアナログ的な増幅器であり、そ
の出力はハイレベル、またはローレベルのデジタル出力
変数である。出力変数はフィードハックされ、入力変数
Ｘと共に、接続部の行方向に入力される。増幅器Ａに入
力する接続部の列方向には、行方向に入る各出力変数に
行と列の交点に示される重み係数を掛けた値の総和が微
分変数として生成される。例えば、最も右側にあるＶｏ
に対応する微分変数は−Ｖｘ５、ＸＸＩ、ｖ、Ｘ２　、
’ｚ　Ｘ　４　、　　Ｖ　３　ｘ　３の総ての総和であ
り、その微分変数を増幅器Ａ内にある積分器で積分する
ことにより、状態変数となる。その状態変数を量子化し
た出力変数がＶ。である。このようなニューラルネット
を構成することによりニューラルネットに入力したアナ
ログ変数Ｘに対応する２値のデジタル変数が４ビツトと
して出力される。すなわち、この回路では、 が満足するように制御され、このフィードバック制御に
より求められる■。、Ｖ、、Ｖ２．Ｖ、がデジタル出力
変数となる。この場合、エネルギ、−・　・　・　・　
・　（２） であるが、デジタル出力変数のＶ、（ｉ＝ｏ、１２．３
）は２値に対応する電圧でなくてはならないので（２）
弐のエネルギー関数にＶ、が１又は０であるという意味
のエネルギー関数 となる。この式の係数、すなわち Ｔ□、＝＝　　２（ｉ＋ｊ＋ ■、−（−２°ｉ−１＋　＋２　ｉ　ｘ）・　・　・　
・　・（５） がニューラルネットの交点にある係数行列に対応する。

第１０図のニューラルネットでは、このように定義され
たエネルギー関数Ｅが最小になるように制御され、結果
的にアナログ的な遅延時間でＡＤ変換が可能となる。Ｘ
が整数のとき、このような動作をもし逐次計算機で行う
とすると、式、Σ■、２１りＸ 五ｌＩＯ が示すように、与えられた入力値Ｘに対して、整数集合
の部分集合を選びその部分集合の要素の和に分割する組
み合わせを選択することになる。これは、ある整数値Ｘ
を整数の和に分解する組み合わせであり、このような分
解の数は、非常に多く、そのうち要求される組み合わせ
のみが解となる。

この解を得るためには、ノイマン型の逐次計算機では一
般に指数関数的な時間がかかることが示されている。し
かし、この解をニューラルネットによって解けば、高度
な同時処理によるアナログ遅延時間で計算され、実用的
な時間範囲で求められる。

〔発明が解決しようとする課題〕

従来のニューラルネットは、多量のユニット配置と膨大
なユニット間接続を必要とし、従って、多くのハード量
と非常に複雑な回路とを必要とする、という問題点が生
じていた。

また、ユニット間の結合重みの可変がハードウェア化上
での課題であった。

本発明は、ユニット集合体のハードウェアを時分割多重
化使用して重みが可変にできるホップフィールドネット
の実行を可能とすることを目的とする。

集合手段６を時分割多重使用するための制御を実行し、
ユニット集合手段６を時分割多重使用することによりユ
ニット間の重みが可変にできるホップフィールドネット
を形成することを特徴とする。

〔課題を解決するための手段〕

第１図は本発明の構成図である。複数のニューロンモデ
ルを相互に接続することにより形成されるニューラルネ
ットにおいて、時分割多重化アナログ信号３を外部から
のデジタル重みデータ４との積を生成し、かつその積を
時分割的にコンデンサを介して加えることにより積分し
、ユニット集合手段６は非線形出力関数を通した電圧を
時分割的に出力することを可能とするニューロンモデル
のユニット５を複数設置してユニット集合を形成し、帰
還手段７は前記単層ユニット集合手段６の出力を同じユ
ニット集合の入力部に帰還し、制御手段８は前記ユニッ
ト集合手段６から出力される各ユニット５からのアナロ
グ信号を時分割多重化し、さらに前記帰還手段７を介し
て前記ユニット〔作　　　用〕 本発明のニューラルネットでは、ユニット集合のハード
ウェアを時分割多重使用することにより、ユニット間の
重みが可変にできるホップフィールドネットを形成して
いる。

〔実　　施　　例〕

次に本発明の実施例を図面を参照して説明する。

第２図は、本発明のニューラルネットの構成の概念図で
ある。同図において、ＵＯ，Ｕｌ、Ｕ２はニューロンす
なわちユニット集合である。各ユニットから出力される
出力信号は同じバスに接続されたフィードバックによっ
て帰還され同じユニット集合の入力になる構造で、本発
明ではユニノ）ＵＯ−Ｕ２を時分割多重化使用してユニ
ット間の重みが可変にできるホップフィールドネットを
構成するものである。

第３図は、本発明のユニットの入出力電圧の波形を示す
タイミング図である。

本発明のユニ・ノドでは、積和に対応する振幅を有する
パルス電圧（Ｄ　Ｏ，Ｄ　Ｉ、　Ｄ　Ｚ＞と重みデータ
（Ｗ　ｏ、　Ｗ　ｌ、　Ｗ　ｚ）を時分割で入力し、内
部でＷ。Ｄ０＋Ｗ、Ｄ、＋Ｗ２Ｄ２の積和を求め、さら
にその結果を非線形関数演算し、Ｃ３，。がハイレベル
のとき、その結果り。ｕｔを出力する。そして、Ｃ３ｏ
ｕｔの出力制御信号を出す。本発明では、この動作をネ
ットワークの出力が安定するまで繰り返してホップフィ
ールドネットを実行するものである。

第４図は第２図の本発明のニューラルネットで実現され
るニューラルネットの概念図である。また第５図は第２
図の本発明の時分割多重化使用ニューラルネットの伝送
波形の詳細なタイミングチャートである。

第２図において、Ｗデータ０、Ｗデータ１、Ｗデータ２
はユニットＵＯ１Ｕ１、Ｕ２にそれぞれ入力する可変の
重みデータである。第４図のホップフィールドネットを
実現するのに本発明では、第２図のユニットＯを、第４
図の入力ｙ、を生成するのに使用している。すなわち、
ユニットＯへの重みデータＷデータＯには、いつも重み
ゼロを設定しておくことによって、ユニットＯの出力が
常に一定になるようにして、これをユニットＵｌ。

Ｕ２への入力ｙ、として与えている。まず第５図のタイ
ムチャートに示されるように、ユニ・ノドＵＯ１Ｕ１、
Ｕ２の出力）’＝　、’Ｉｏ＋、’ｌｏｚが与えられ、
それとともにユニットＵＯ１Ｕ１、Ｕ２にそれぞれ重み
データＷデータＯ，Ｗデータ１、Ｗデータ２が時分割的
に与えられる。すなわち、時刻Ｔ、においてｙｌと同時
にＷデータ１にＷｉｌがユニットＵ１に、またＷデータ
２にＷｉｇが与えられ、次の時刻Ｔ、においてｙ。Ｉと
Ｗｌ、がユニットＵ１に、ｙｏＩとＷ、２がユニットＵ
２に与えられ、次の時刻Ｔ２に３’ｏｚとＷ２．がユニ
ットＵ１に、３’ｏｚとＷ２□がユニッ１−０２に与え
られ、それぞれ積が計算されさらにシグモイド関数を通
る。Ｔ　ｏ　”　Ｔ　ｚの動作をＴ３〜ＴＳ　、Ｔ６〜
Ｔ８　・・・と繰り返していく。ネットワークのエネル
ギー関数が最小値あるいは極小値になった時にはネット
ワークの出力が変化しなくなるので、前記動作を反復し
ていけば、ネットワークの出力は変化しなくなるので、
それまで繰り返す。

なお、第５図に示される制御信号Ｃ３，、Ｃ５Ｉ、Ｃ３
２、ｃｓ３は入力信号と重みデータとの積をとりシグモ
イド関数を出すまでの計算の実行を可能とする制御信号
であり、例えば、Ｃ８０はＵＯが実行状態となるときに
１となるパルスである。

そのためｙ、がそれぞれ、時刻Ｔ。％　Ｔ３、Ｔ６、Ｔ
９で入力され、それに対応する重みデータが入力されて
いるときに１となっているパルス信号である。同様にＣ
８Ｉは’１０１がＵｌに入力されているときに１となる
パルス信号で、Ｃ３２はｙ。２がＣ２に入力されている
ときに１となるパルス信号である。また、制御信号Ｃ８
３はユニットＵ２から出力されるもので、Ｃ２の演算実
行後に出されるパルスとなる。

このように本発明では、ユニット集合を時分割多重使用
してニューラルネットを構成するものである。

第６図は本発明のユニットのブロック図である。

（１）部は入力部である。入力信号は前時刻の複数のユ
ニットから出力された時分割アナログ入力である。この
入力パルス電圧は、入カインピダンスが無限大で、出力
インピーダンスが０である１倍のアンプすなわち、バッ
ファで整形され、出力されるが、この入力部にオフセン
トキャンセル機能がある。オフセットキャンセル制御部
からオフセットコントロール信号が与えられると、オフ
セットキャンセル部を介してそのバッファに強制的にＯ
電圧が入力され、次段に接続される各部のオペアンプの
出力にオフセット電圧を発生させ、後述する機能により
オフセントをキャンセルするようにしている。

（ｎ）部は掛算部である。入力部から出力された時分割
アナログ信号の各アナログ信号パルス電圧を正負切換回
路に入力し、デジタル重みデータの符号ビン）（ＳＩＧ
Ｎ）に従って興奮性の正電圧または抑制性の負電圧に切
り換え、Ｄ／Ａコンバータに入力する。Ｄ／Ａコンバー
タにはデジタル重みデータの数値ビットのＭＳＢからＬ
ＳＢまで入力され、正負切換回路から出力された電圧を
Ｄ／Ａコンバータの内部にあるＲ−２Ｒ方式の抵抗回路
に与える。このことにより、数値ビットに対応した重み
電流がＲ−２Ｒ方式の抵抗回路に流れ、結果として、Ｄ
／Ａコンバータの出力には、アナログ信号とデジタル重
みデータとの積が生成され、バッファから出力される。

この掛算部（ｎ）の機能によりニューロン間の重みが可
変にでき、ニューラルネットの特性を動的に変化させる
ことができ、外部制御によりネットワークの学習が可能
となる。

（ＩＩ［）の部分は加算部である。ここでは、掛算部の
結果、すなわち時分割多重化アナログ信号とデジタル重
みデータとの積の結果の電圧は積分器に人力されるが、
入力される信号は振幅値の異なるパルス電圧であり、こ
れが時分割で入力されるので、時分割加算制御部の制御
に従って次段の積分器の内部にあるコンデンサにそのア
ナログ信号とデジタル重みデータとの積の和が貯えられ
る。

さらにオフセットキャンセル制御部の制御に従って入力
電圧を強制的に０にした時のコンデンサの電圧をスイッ
チによって反転させ、実際の入力が加算された結果から
このオフセット電圧を引くことによりオフセット電圧を
キャンセルしている。

この回路によって精度が低下することを防いでいる。

（■）の部分はサンプル／ホールド部である。

積分器の出力が（ＩＶ）部のサンプル／ホールド部に入
力され、コンデンサにその値がホールドされるが、ここ
でも、オフセットキャンセル機能を持たせている。すな
わちオフセットキャンセル制御部からの制御に従って次
段の回路に発生するオペアンプのオフセット電圧をオフ
セントキャンセル部にフィードバックし、そのオフセッ
ト電圧をキャンセルするようにしている。

（Ｖ）の部分はシグモイド関数発生回路で、すンプル／
ホールド部においてサンプル／ホールドされたアナログ
信号とデジタル重みデータとの積の和がシグモイド関数
回路に入力される。

（ＶＩ）の部分は出力部である。本発明ではユニットか
ら次の時刻へのユニット（ただし、同一の層にある）へ
は必ず時分割のアナログ電圧で伝送するため、出力制御
部に入力される出力制御入力信号の制御により、シグモ
イ１関故によって生成された出力電圧は時分割アナログ
出力部によって適当な時間に出力される。また、ユニ・
ノド間の相互の時間間隔を制御するために出力制御出力
信号が外部に伝送される。

第７図は、本発明のニューラルネットのユニットの詳細
図である。本発明のユニットでは入力部（Ｉ）、掛算部
（■）、加算部（■）、サンプル／ホールド部（■）、
非線形関数部（■）、及び出力部（ＶＩ）から構成され
ている。

入力部（Ｉ）はオフセットキャンセル部１１と、１倍の
バッファ９から構成されている。１倍のバッファ９はオ
ペアンプの出力を一端子にフィードバックし、十端子に
入力電圧を入力することによって構成される。データ入
力はアナログの時分割されたパルス１３号である。ｏＣ
はオフセットコントロール信号であり、これが１のとき
アナログスイッチ２６がオンし、１倍のバッファ９には
、０電圧が強制的に設定される。一方、オフセントコン
トロール信号ＯＣが、０のときアナログスイッチ２６は
オフされ、アナログスイッチの他方２５がオンし、デー
タ人ツノが１倍のバッファ９に入力される。すなわち、
オフセットコントロール信号ＯＣが１である場合には、
ニューロンモデルのユニットにはＯボルトが強制的に入
力されて次段の回路のオペアンプの出力に生じるオフセ
ット電圧に対するオフセットのキャンセルの動作を行う
ようにしている。

正負切換回路１２は２つの倍数器をカスケード結合して
構成されている。倍数器では入力抵抗（１０にΩ）とフ
ィードバック抵抗（１０にΩ）によって１０／１０、す
なわち１倍の電圧の反転したものが形成され、それを１
段だけを通すか、２段を通すかによってアナログ電圧の
符号を決定している。

その制御電圧はデジタル重みデータの符号ビット（Ｓ　
Ｉ　ＧＮ）であり、この５ＩＧＮビツトはＭＯＳスイッ
チ３０のゲートに接続されている。符号ビットが１であ
る場合に入力部がらの入力電圧は第１段目の倍数器で反
転され、さらにスイッチ２７もオンしているので後段の
倍数器も通り、結果として正相となる。また符号ビット
が０である場合には、反転回路２８を介して、スイッチ
２９がオンとなる。この時スイッチ２７と３０はオフし
ているため、入力部からの入力電圧はスイッチ２９を介
して後段のオペアンプ３１の一端子に入力される。従っ
て、前段の抵抗３２と後段のオペアンプのフィードバッ
クの抵抗３３とによって倍数器が形成され、１倍された
形で反転される。すなわち、符号ビットの正負によって
入力部の入力が正または負の電圧として形成され、これ
が、興奮性と抑制性のシナラプス結合に従った電圧とな
る正負切換回路１２からの出力は掛算部の中にあるＤ／
Ａコンバータ１３のＲ−２Ｒ低抵抗路網の３４の点に入
力される。

Ｒ−２Ｒ方式のＤ／Ａコンバータをまず説明する。

ＭＳＢからＬＳＢまでのデジタル重みによって内部のス
イッチはオンまたはオフをとる。デジタル値が１である
場合に、電流は右側のスイッチ３５を通って、オペアン
プ３６の仮想接地点３７′に流れ込む。オペアンプ３６
の仮想接地点３７′は＋端子と同じ電圧になるように制
御され、これがグランドであるから仮想的なＯボルトで
ある。スイッチの状態に関わらず、２Ｒの抵抗には電流
が流れ、デジタル値の値に従ってその２Ｒに流れる重み
電流が仮想接地点３７′の方に流れるかどうかが決定さ
れる。１香石の２Ｒに流れる電流をｉとする。右から２
番目すなわちＬＳＢに対応する２Ｒは１香石の２Ｒに係
る電圧を２Ｒで割った値であるから２ＲＸ　ｉ÷２Ｒで
ｉとなる。従って１香石の横方向のＲには電流ｉが流れ
る。右から３番目の２Ｒには２Ｒｘｉ＋Ｒ×２１の電圧
がかかり、これを２Ｒで割るから２１の電流が流れる。

以下同様で左に行（に従って４ｉ、８ｉとなって２のべ
き乗で増える電流になる。この２のべき乗になった重み
電流をオペアンプの方に流すか流さないかを決めている
のがＭＳＢからＬＳＢである。

従って、デジタル重みに対応する電流が２のべき乗の形
で仮想接地に入りこみ、オペアンプの入力インピーダン
スは無限大であるから、この電流がオペアンプ３６の帰
還抵抗３７に流れる。従って、出力電圧Ｖ。ｕＬは入力
電圧をＥとすれば、Ｖｏｕｔ　　＝　　　　　ｘ　　（
Ｄｏ　　＋　２　Ｘｐ、　　＋　２”ＸＤＺν ＋・　・　・　＋２”　　×Ｄ、ｌ−＋　　）となる。

ここで、ＤｏはＬＳＢで、Ｄｎ−１がＭＳＢであるとす
る。すなわち、掛算部の出力は入力電圧に重みを掛けた
値になっている。その重み係数はＭＳＢからＬＳＢに人
力されるデジタル値で制御されることになる。

次に加算部（ＩＩ［）を説明する。加算部（ＩＩ［）は
３８のＲアと帰還キャパシタＣ１による積分器である。

加算部の入力部には時分割加算制御部１５があり、サン
プル／ホールド信号Ｓ／Ｈ信号が１のとき掛算部の出力
電圧がオペアンプの仮想接地点３９に人力され、Ｓ／Ｈ
信号が０のとき反転回路４０によりスイッチ４１がオン
となって掛算部の出力がＲアを介してグランドに接続さ
れるので加算部の帰還キャパシタＣアには加算されない
ことになる。今、Ｓ／Ｈ信号が１のとき、掛算部の出力
電圧はＲ７を介してオペアンプの３９の一端子に入力し
、入力電圧をＲアで割った電流が仮想接地を介して帰還
キャパシタＣ７の方に入力される。キャパシタＣ１を含
む積分回路の帰還回路４２には４つのスイッチを用いて
オフセントキャンセル機能が付加されている。今オフセ
ットコントロール信号ＯＣが１になったとすると、スイ
ッチ４３と４４がオンで、４５と４６がオフとなる。

オフセットコントロールＯＣは人力部２にも入力され、
これが１である場合にはデータ入力は強制的にはＯにさ
れる。この場合、正負切換回路及び掛算部のＤ／Ａコン
バータを介してもしオフセットがなければ、Ｄ／Ａコン
バータの出力はＯボルトとなる。しかし、オペアンプが
あるためにオフセント電圧が生じ、そのオフセット電圧
が加算部のＣｔに蓄えられる。オフセットコントロール
信号ＯＣがＯのときには、データインプットに入力電圧
が与えられ、それに対応する掛算部の出力がＲｔを介し
てＣ丁に入力される。この場合、前のオフセットコント
ロール信号が１である場合と違ってＣ７の十−の極性は
逆である。そのため、入力信号が入力されたときに生じ
るオフセット電圧はＯＣを１にすることにより、Ｃ７の
極性が変わり、結果として、オフセントがキャンセルさ
れることになる。なお、スイッチ４７はリセット信号に
よって制御され、リセット信号が与えられた場合に、加
算部の出力を強制的にＯにリセットするものである。

加算部（Ｉ［［）の出力はサンプル／ホールド回路５の
入力となる。サンプル／ホールド部５では、サンプル／
ホールド制御信号Ｓ／Ｈｏｕアが１である場合に、スイ
ッチ４８を介して加算部４の出力がコンデンサＣ１に蓄
えられる。Ｓ　／　Ｈｏ　ｕｔ倍信号１である場合には
、反転回路５４′によってスィッチ５００制御信 の一方の端子はグランドに接地されず、スイッチ５１が
オンになることによりユニットの最終出力データの信号
がそのスイッチ５１を介して入力される。すなわち、そ
の時の最終出力信号がフィードバックされてコンデンサ
Ｃｈの下側に与えられる。従って、Ｃｈのコンデンサに
は、加算器の出力から最終出力データの値を引いた電圧
が保持される。一方Ｓ／ＨＯＵＴ制御信号が０のときに
は、スイッチ４９と５０がオンし、コンデンサＣｈの下
側はグランドとなり、結果としてＣｈに蓄えられた電圧
、すなわち加算部の出力から最終出力値を引いた電圧値
がスイッチ４９を介して１倍のオペアンプの＋側に入力
される。そしてバッファ５３を介してシグモイド関数の
入力となる。また、Ｓ　／　Ｈ　ｏｕｒ制御信号が１の
ときスイッチ４８がオンし、Ｃ６には加算器の出力値と
最終出力値との差の電圧が蓄えられているときには、ス
イッチ５２がオンしている。そのためバッファ５３には
０ボルトが強制的に入力される。この時にシグモイド関
数及びオペアンプを介してデータアウトにはオフセット
電圧が生成される。これがスイッチ５１を介してＣ５の
下側に入力される。従ってＳ／Ｈｏｕｒ制御信号がＯの
時点、すなわちスイッチ４９がオンでスイッチ５２がオ
フである場合には、Ｃ５に蓄えられた電圧、すなわち（
加算部の出力−、ｔ−フセット電圧）がバッファ５３と
シグモイド関数を介して最終出力になるが、オフセント
コントロール信号ＯＣが１になると、この時に生成され
るオフセット電圧もΔ■であるから結果としてオフセッ
ト電圧がキャンセルされることになる。

シグモイド関数を生成する非線形関数部（Ｖ）は非線形
回路選択制御部２２があり、３ｅｌＳｉｇ信号を１にす
るとスイッチ５５がオンし、シグモイド関数がオペアン
プ５６に入力される。しかし、Ｓｅ１５１ｇ信号がＯの
時には反転回路５７を介してスイッチ５８の制御信号が
１となってそれがオンし、シグモイド関数の出力はカッ
トされる。すなわちＳｅ１５１ｇ信号が０の時には、サ
ンプル／ホールドの出力電圧がシグモイド関数を介さず
に直接オペアンプ５６に入力される。オペアンプ５６は
本質的には出力を一端子に直接帰還する１倍のオペアン
プでバッファの働きをする。

すなわち出力インピーダンスをＯにするバッファとなる
。

出力部（ＶＴ）には時分割アナログ出力部２４と出力制
御部２３が接続されている。ＣＳ　Ｉ　Ｎが１のときに
はスイッチ５９がオンで、スイッチ６１もオンであるた
め、最終出力値が一端子にフィードバンクされて、１倍
のオペアンプとして働く。それと同時に最終出力値がサ
ンプル／ホールド部５にフィードバックされる。一方、
Ｃ３ｌＮがＯのときスイッチ６０がオンになり、スイッ
チ６１がオフになる。すなわちバッファ５６の出力はデ
ータアウト線には出力されないことになる。しかし、ス
イッチ６０がオンすることによって１倍のバッファを形
成するようにしているため問題なく実行される。出力制
御部２３はＣＳ　Ｉ　Ｎによって出力パルス電圧を伝達
するかどうかを決める回路である。

このＣ３ｌＮをデイレイ回路を介してＣ３ｏｕｔにし、
他のユニット（だだし、同じ層にある）に対する出力ア
ナログ信号の時間タイミングを決定することになる。す
なわち、本発明では出力部からのアナログ信号は時分割
で伝送されるため、他のユニットからのアナログ信号と
競合しない。

第８図は本発明のニューロボードのブロック図である。

同図において、６２はハ゛スインターフエース部で、ニ
ューロボードとシステムとのインターフェースを行うも
の、６３は入出力制御部でネットワーク部へのデータの
入出力を制御するもの、６４はネットワーク部でユニ・
ノド集合で時分割多重使用によりニューラルネットが形
成されているもの、６５はメモリでニューラルネットの
デジタル重みデータを格納するもの、６６はネットワー
ク制御部でネットワークの時分割多重使用するための同
期制御信号を出力する制御部である。

本発明のニューロボードでは、ネットワーク制御部６６
でユニット総数よりネットワーク構造を決定し、かつユ
ニットの重みはメモリ６５より出力される。このメモリ
の内容を変えることによってユニット間の重みが可変に
できる。またネットワーク６４へのデータ入出力は入出
力制御部６３より行われ、結果としてホップフィールド
ネットの実行処理がニューロボードレベルで行われる。

〔発明の効果〕

本発明によれば、ユニット集合のハードウェア構成で、
ユニット間の重みが可変にできるポツプフィールドネッ
トを実現することができ、従って大量のユニット配置と
ユニット間接続を必要とせず、極めて実用的なニューラ
ルネットを構成することができる。

【図面の簡単な説明】

第１図は本発明の構成図、 第２図は本発明のニューラルネットの概念図、第３図は
本発明のユニットの入出力電圧の波形を示すタイミング
図、 第４図は第２図の本発明のニューラルネットで実現され
るニューラルネットの概念図、第５図は第２図の本発明
の時分割多重化使用ニューラルネットの伝送波形のタイ
ミングチャート、第６図は本発明のユニットのブロック
図、第７図は本発明のニューラルネットのユニットの詳
細図、 第８図は本発明のニューロボードのブロック図、第９図
はニューロンモデルのブロック図、第１０図は従来のニ
ューラルネットの概念図である。 ３　・・・　時分割多重化使用アナログ信号４　・・・
　デジタル重みデータ ５　・・・　ユニット ６　・・・　ユニット集合部 ７　・・・　帰還部 ８　・・・　制御部 特許出願人　　　富士通株式会社 木努帆９ニューラルネー、トの↑禽或°０ネ＋ａ芯父第
２図 ｈユニ・ｌトからめ出力 ｈユニ、トヒ　ユニットとの重← 内部活・隨化レベル 非線形関数 ユニットの出力 ニニーロン七チルのフロック図 第　９　図 ューラルネットの基本・弱し忠図

Claims (1)

1. 【特許請求の範囲】 １）複数のニューロンモデルを相互に接続することによ
   り形成されるニューラルネットにおいて、時分割多重化
   アナログ信号（３）を外部からのデジタル重みデータ（
   ４）との積を生成し、かつその積を時分割的にコンデン
   サを介して加えることにより積分し、非線形出力関数を
   通した電圧を時分割的に出力することを可能とするニュ
   ーロンモデルのユニット（５）を複数設置したユニット
   集合を形成するユニット集合手段（６）と、前記ユニッ
   ト集合手段（６）の出力を同じユニット集合の入力部に
   帰還する帰還手段（７）と、前記ユニット集合手段（６
   ）から出力される各ユニット（５）からのアナログ信号
   を時分割多重化し、さらに前記帰還手段（７）を介して
   前記ユニット集合手段（６）を時分割多重使用するため
   の制御を実行する制御手段（８）とを有し、ユニット集
   合手段（６）を時分割多重使用することによりホップフ
   ィールドネットを形成することを特徴とするニューラル
   ネット。 ２）請求項１記載のニューラルネットにおいて、ユニッ
   ト間の結合重みを可変にできることを特徴とするニュー
   ラルネット。