JP2679733B2

JP2679733B2 - ホップフィールドネット

Info

Publication number: JP2679733B2
Application number: JP63218041A
Authority: JP
Inventors: 裕之都築; 秀一遠藤; 貴川崎; 俊春松田; 和雄浅川; 英樹加藤; 英樹吉沢; 宏基市來; 弘岩本; 主税土屋; 勝哉石川; 義英杉浦
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-08-31
Filing date: 1988-08-31
Publication date: 1997-11-19
Anticipated expiration: 2012-11-19
Also published as: JPH0266688A

Description

【発明の詳細な説明】〔概要〕ユニット集合のハードウェアを時分割多重化使用して
ユニット間の重みが可変にできるホップフィールドネッ
トの実行を可能とするニューラルネットのアーキテクチ
ャに関し、ユニット集合のハードウェアを時分割多重化使用して
ユニット間の重みが可変にできるホップフィールドネッ
トの実行を可能とするニューラルネットを提供すること
を目的とし、複数のニューロンモデルを相互に接続することにより
形成されるニューラルネットにおいて、時分割多重化ア
ナログ信号を外部からのデジタル重みデータとの積を生
成し、かつその積を時分割的にコンデンサを介して加え
ることにより積分し、非線形出力関数を通した電圧を時
分割的に出力することを可能とするニューロンモデルの
ユニットを複数設置してユニット集合を形成するユニッ
ト集合手段と、前記ユニット集合手段の出力を同じユニ
ット集合の入力部に帰還する帰還手段と、前記ユニット
集合手段から出力される各ユニットからのアナログ信号
を時分割多重化し、さらに前記帰還手段を介して前記ユ
ニット集合手段を時分割多重使用するための制御を実行
する制御手段とを有し、前記ユニット集合手段を時分割
多重使用することによりユニット間の重みが可変にでき
るホップフィールドネットを形成するように構成する。

〔産業上の利用分野〕

本発明はアレイ状に相互配線されたニューロンで構成
されるホップフィールドネットのハードウェア化に係
り、更に詳しくはユニット集合体のハードウェアを時分
割多重化使用してユニット間の重みが可変にできるホッ
プフィールドネットの実行を可能とするニューラルネッ
トのアーキテクチャに関する。

数々のパターン認識問題が積分器と量子化器からなる
アナログニューロンを相互に結合したニューラルネット
によって解析できることがわかってきた。そして複数の
ニューロンで構成されるニューラルネットは演算の並列
性が極めて高いという特徴がある。さらにこのようにニ
ューラルネットで構成されるニューロコンピュータはパ
ターン認識や信号処理、知識処理、機械制御、論理的な
最適化問題に利用される得ると考えられている。

例えば音声認識の分野においては入力音声情報列を音
声情報の標準パターンと対応づけることにより、入力音
声が何であるかを認識することができる。また、トラベ
リングセールスマン問題（セールスマンが複数の都市
を、１回ずつ訪問して出発点にもどるとき、総距離が最
少になる都市の訪問順序を求める問題）のような最適化
問題では、ノイマン型の逐次計算機によると計算に指数
的な数の時間を要するが、ニューラルネットでは極めて
短い時間で最適近似解に収束することが知られている。
このようにニューラルネットはニューロをネットワーク
上に接続することにより、超並列処理を行い、高度な情
報処理を高速に行うことができ、広範囲な分野での利用
が期待されている。そしてニューラルネットの性能を引
き出すために必要とされるニューロンのハードウェア化
の実現が待たれている。

第９図はニューロンモデルのブロック図である。ニュ
ーロンモデルはニューラルネットの各ノードにあたる処
理要素であり、ユニットと呼ばれている。神経回路網、
すなわちニューラルネットの場合には、ユニットと伝達
線とを合わせてニューロン、すなわちユニットと呼び、
伝達線とユニットとの結合点をシナプス結合と呼ぶこと
もある。それぞれの結合には重みと呼ばれる量が付加さ
れている。この重みはユニット間の相互作用の強さを表
すパラメータであって通常W_ihでユニットｈからユニッ
トｉへの結合とその結合の重みの両方をさす。ネットワ
ークの学習は通常この重みを変化させることで実現され
る。ニューラルネットの全ユニットの内部状態をネット
ワークの状態というが、各ユニットではx_iが内部活性化
レベルと呼ばれる内部状態になっている。

各ユニットｉは前段のユニットからの重み付入力を受
けて、その総和を計算し、その値に適当な非線形関数ｆ
をほどこしたものを出力とする。すなわち、ニューロン
モデルは第９図に示すように他のニューロンモデル、す
なわち他のユニットからの出力y_hに対して y_i＝ｆ（x_i）・・・・・（２）の処理を行って出力するものである。

ここで、y_hはユニットｈの出力、y_iはユニットｉの出
力、W_ihはｉユニットとｈユニット間のリンクの重み、
ｆは非線形関数、θは閾値である。

ニューラルネットは、このようなユニットをネットワ
ーク上に接続したものである。

ホップフィールドネットでは、ニューラルネットに、
エネルギー関数を定義して、このエネルギー関数が最小
値あるいは極小値になった時にニューラルネットは安定
状態になるとしている。

最適化問題はホップフィールドネットを適用した場合
には、ネットワークのエネルギー関数の最小値が最適解
となるので、ホップフィールドネットによって最適化問
題が解けることになる。

〔従来の技術〕

第10図はニューラルネットの基本概念図である。

Ａは積分して量子化するアナログ的な増幅器であり、
その出力はハイレベル、またはローレベルのデジタル出
力変数である。出力変数はフィードバックされ、入力変
数ｘと共に、接続部の行方向に入力される。増幅器Ａに
入力する接続部の列方向には、行方向に入る各出力変数
に行と列の交点に示される重み計数を掛けた値の総和が
微分変数として生成される。例えば、最も右側にあるV₀
に対応する微分変数は−Ｖ×５、Ｘ×１、_１×２、
_２×4,_３×８の総ての総和であり、その微分変数を増
幅器Ａ内にある積分器で積分することにより、状態変数
となる。その状態変数を量子化した出力変数が_０であ
る。このようなニューラルネットを構成することにより
ニューラルネットに入力したアナログ変数ｘに対応する
２値のデジタル変数が４ビットとして出力される。すな
わち、この回路では、が満足するように制御され、このフィードバック制御に
より求められるV₀,V₁,V₂,V₃がデジタル出力変数とな
る。この場合、エネルギー関数はであるが、デジタル出力変数のV_i（ｉ＝0,1,2,3）は２
値に対応する電圧でなくてはならないので（２）式のエ
ネルギー関数にV_iが１又は０であるという意味のエネル
ギー関数を（２）式に加える。そして、変形すれば、となる。この式の係数、すなわち T_ij＝−2^(i+j) I_i＝（−2^(2i-1)＋2ⁱx）・・・・・（５）がニューラルネットの交点にある係数行列に対応する。

第10図のニューラルネットでは、このように定義され
たエネルギー関数Ｅが最小になるように制御され、結果
的にアナログ的な遅延時間でAD変換が可能となる。ｘが
整数のとき、このような動作をもし逐次計算機で行うと
すると、式、が示すように、与えられた入力値ｘに対して、整数集合
の部分集合を選びその部分集合の要素の和に分割する組
み合わせを選択することになる。これは、ある整数値ｘ
を整数の和に分解する組み合わせであり、このような分
解の数は、非常に多く、そのうち要求される組み合わせ
のみが解となる。この解を得るためには、ノイマン型の
逐次計算機では一般に指数関数的な時間がかかることが
示されている。しかし、この解をニューラルネットによ
って解けば、高度な同時処理によるアナログ遅延時間で
計算され、実用的な時間範囲で求められる。

〔発明が解決しようとする課題〕

従来のニューラルネットは、多量のユニット配置と膨
大なユニット間接続を必要とし、従って、多くのハード
量と非常に複雑な回路とを必要とする、という問題点が
生じていた。

また、ユニット間の結合重みの可変がハードウェア化
上での課題であった。

本発明は、ユニット集合体のハードウェアを時分割多
重化使用して重みが可変にできるホップフィールドネッ
トの実行を可能とすることを目的とする。

〔課題を解決するための手段〕

第１図は本発明の構成図である。複数のニューロンモ
デルを相互に接続することにより形成されるニューラル
ネットにおいて、時分割多重化アナログ信号３を外部か
らのデジタル重みデータ４との積を生成し、かつその積
を時分割的にコンデンサを介して加えることにより積分
し、単層ユニット集合手段６は非線形出力関数を通した
電圧を時分割的に出力することを可能とするニューロン
モデルのユニット５を複数設置してユニット集合を形成
し、帰還手段７は前記単層ユニット集合手段６の出力を
同じユニット集合の入力部に帰還し、制御手段８は前記
単層ユニット集合手段６から出力される各ユニット５か
らのアナログ信号を時分割多重化し、さらに前記帰還手
段７を介して前記単層ユニット集合手段６を時分割多重
使用するための制御を実行し、単層ユニット集合手段６
を時分割多重使用することによりユニット間の重みが可
変にできるホップフィールドネットを形成することを特
徴とする。

〔作用〕

本発明のニューラルネットでは、ユニット集合のハー
ドウェアを時分割多重使用することにより、ユニット間
の重みが可変にできるホップフィールドネットを形成し
ている。

〔実施例〕

次に本発明の実施例を図面を参照して説明する。

第２図は、本発明のニューラルネットの構成の概念図
である。同図において、U0、U1、U2はニューロンすなわ
ちユニット集合である。各ユニットから出力される出力
信号は同じバスに接続されたフィードバックによって帰
還され同じユニット集合の入力になる構造で、本発明で
はユニットU0〜U2を時分割多重化使用してユニット間の
重みが可変にできるホップフィールドネットを構成する
ものである。

第３図は、本発明のユニットの入出力電圧の波形を示
すタイミング図である。

本発明のユニットでは、積和に対応する振幅を有する
パルス電圧（D₀,D₁,D₂）と重みデータ（W₀,W₁,W₂）を時
分割で入力し、内部でW₀D₀＋W₁D₁＋W₂D₂の積和を求め、
さらにその結果を非線形関数演算し、CS_inがハイレベル
のとき、その結果D_outを出力する。そして、CS_outの出
力制御信号を出す。本発明では、この動作をネットワー
クの出力が安定するまで繰り返してホップフィールドネ
ットを実行するものである。

第４図は第２図の本発明のニューラルネットで実現さ
れるニューラルネットの概念図である。また第５図は第
２図の本発明の時分割多重化使用ニューラルネットの伝
送波形の詳細なタイミングチャートである。

第２図において、Ｗデータ０、Ｗデータ１、Ｗデータ
２はユニットU0、U1、U2にそれぞれ入力する可変の重み
データである。第４図のホップフィールドネットを実現
するのに本発明では、第２図のユニット０を、第４図の
入力y_iを生成するのに使用している。すなわち、ユニッ
ト０への重みデータＷデータ０には、いつも重みゼロを
設定しておくことによって、ユニット０の出力が常に一
定になるようにして、これをユニットU1,U2への入力y_i
として与えている。まず第５図のタイムチャートに示さ
れるように、ユニットU0、U1、U2の入力y_i、y₀₁、y₀₂が
与えられ、それとともにユニットU0、U1、U2にそれぞれ
重みデータＷデータ０、Ｗデータ１、Ｗデータ２が時分
割的に与えられる。すなわち、時刻T₀においてy_iと同時
にＷデータ１にW_i1がユニットU1に、またＷデータ２にW
_i2が与えられ、次の時刻T₁においてy₀₁とW₁₁がユニット
U1に、y₀₁とW₁₂がユニットU2に与えられ、次の時刻T₂に
y₀₂とW₂₁がユニットU1に、y₀₂とW₂₂がユニットU2に与え
られ、それぞれ積が計算されさらにシグモイド関数を通
る。T₀〜T₂の動作をT₃〜T₅、T₆〜T₈・・・と繰り返して
いく。ネットワークのエネルギー関数が最小値あるいは
極小値になった時にはネットワークの出力が変化しなく
なるので、前記動作を反復していけば、ネットワークの
出力は変化しなくなるので、それまで繰り返す。

なお、第５図に示される制御信号CS₀、CS₁、CS₂、CS₃
は入力信号と重みデータとの積をとりシグモイド関数を
出すまでの計算の実行を可能とする制御信号であり、例
えば、CS₀はU0が実行状態となるときに１となるパルス
である。そのためy_iがそれぞれ、時刻T₀、T₃、T₆、T₉で
入力され、それに対応する重みデータが入力されている
ときに１となっているパルス信号である。同様にSC₁はy
₀₁がU1に入力されているときに１となるパルス信号で、
CS₂はy₀₂がU2に入力されているときに１となるパルス信
号である。また、制御信号CS₃はユニットU2から出力さ
れるもので、U2の演算実行後に出されるパルスとなる。

このように本発明では、ユニット集合を時分割多重使
用してニューラルネットを構成するものである。

第６図は本発明のユニットのブロック図である。

（Ｉ）部は入力部である。入力信号は前時刻の複数のユ
ニットから出力された時分割アナログ入力である。この
入力パルス電圧は、入力インピーダンスが無限大で、出
力インピーダンスが０である１倍のアンプすなわち、バ
ッファで整形され、出力されるが、この入力部にオフセ
ットキャンセル機能がある。オフセットキャンセル制御
部からオフセットコントロール信号が与えられると、オ
フセットキャンセル部を介してそのバッファに強制的に
０電圧が入力され、次段に接続される各部のオペアンプ
の出力にオフセット電圧を発生させ、後述する機能によ
りオフセットをキャッセルするようにしている。

（II）部は掛算部である。入力部から出力された時分割
アナログ信号の各アナログ信号パルス電圧を正負切換回
路に入力し、デジタル重みデータの符号ビット（SIGN）
に従って興奮性の正電圧または抑制性の負電圧に切り換
え、D/Aコンバータに入力する。D/Aコンバータにはデジ
タル重みデータの数値ビットのMSBからLSBまで入力さ
れ、正負切換回路から出力された電圧をD/Aコンバータ
の内部にあるＲ−2R方式の抵抗回路に与える。このこと
により、数値ビットに対応した重み電流がＲ−2R方式の
抵抗回路に流れ、結果として、D/Aコンバータの出力に
は、アナログ信号とデジタル重みデータとの積が生成さ
れ、バッファから出力される。この掛算部（II）の機能
によりニューロン間の重みが可変にでき、ニューラルネ
ットの特性を動的に変化させることができ、外部制御に
よりネットワークの学習が可能となる。

（III）の部分は加算部である。ここでは、掛算部の結
果、すなわち時分割多重化アナログ信号とデジタル重み
データとの積の結果の電圧は積分器に入力されるが、入
力される信号は振幅値の異なるパルス電圧であり、これ
が時分割で入力されるので、時分割加算制御部の制御に
従って次段の積分器の内部にあるコンデンサにそのアナ
ログ信号とデジタル重みデータとの積の和が貯えられ
る。さらにオフセットキャッセル制御部の制御に従って
入力電圧を強制的に０にした時のコンデンサの電圧をス
イッチによって反転させ、実際の入力が加算された結果
からこのオフセット電圧を引くことによりオフセット電
圧をキャンセルしている。この回路によって精度が低下
することを防いでいる。

（IV）の部分はサンプル／ホールドである。積分器の出
力が（IV）部のサンプル／ホールド部に入力され、コン
デンサにその値がホールドされるが、ここでも、オフセ
ットキャンセル機能を持たせている。すなわちオフセッ
トキャンセル制御部からの制御に従って次段の回路に発
生するオペアンプのオフセット電圧をオフセットキャン
セル部にフィードバックし、そのオフセット電圧をキャ
ンセルするようにしている。

（Ｖ）の部分はシグモイド関数発生回路で、サンプル／
ホールド部においてサンプル／ホールドされたアナログ
信号とデジタル重みデータとの積の和がシグモイド関数
回路に入力される。

（VI）の部分は出力部である。本発明ではユニットから
次の時刻へのユニット（ただし、同一の層にある）へは
必ず時分割のアナログ電圧で伝送するため、出力制御部
に入力される出力制御入力信号の制御により、シグモイ
ド関数によって生成された出力電圧は時分割アナログ出
力部によって適当な時間に出力される。また、ユニット
間の相互の時間間隔を制御するために出力制御出力信号
が外部に伝送される。

第７図は、本発明のニューラルネットのユニットの詳
細図である。本発明のユニットでは入力部（Ｉ）、掛算
部（II）、加算部（III）、サンプル／ホールド部（I
V）、非線形関数部（Ｖ）、及び出力部（VI）から構成
されている。

入力部（Ｉ）はオフセットキャンセル部11と、１倍の
バッファ９から構成されている。１倍のバッファ９はオ
ペアンプの出力を−端子にフィードバックし、＋端子に
入力電圧を入力することによって構成される。データ入
力はアナログの時分割されたパルス信号である。OCはオ
フセットコントロール信号であり、これが１のときアナ
ログスイッチ26がオンし、１倍のバッファ９には、０電
圧が強制的に設定される。一方、オフセットコントロー
ル信号OCが、０のときアナログスイッチ26はオフされ、
アナログスイッチの他方25がオンし、データ入力が１倍
のバッファ９に入力される。すなわち、オフセットコン
トロール信号OCが１である場合には、ニューロンモデル
のユニットには０ボルトが強制的に入力されて次段の回
路のオペアンプの出力に生じるオフセット電圧に対する
オフセットのキャンセルの動作を行うようにしている。

正負切換回路12は２つの倍数器をカスケード結合して
構成されている。倍数器では入力抵抗（10KΩ）とフィ
ードバック抵抗（10KΩ）によって10/10、すなわち１倍
の電圧の反転したものが形成され、それを１段だけを通
すか、２段を通すかによってアナログ電圧の符号を決定
している。その制御電圧はデジタル重みデータの符号ビ
ット（SIGN）であり、このSIGNビットはMOSスイッチ30
のゲートに接続されている。符号ビットが１である場合
に入力部からの入力電圧は第１段目の倍数器で反転さ
れ、さらにスイッチ27もオンしているので後段の倍数器
も通り、結果として正相となる。また符号ビットが０で
ある場合には、反転回路28を介して、スイッチ29がオン
となる。この時スイッチ27と30はオフしているため、入
力部からの入力電圧はスイッチ29を介して後段のオペア
ンプ31の−端子に入力される。従って、前段の抵抗32と
後段のオペアンプのフィードバックの抵抗33とによって
倍数器が形成され、１倍された形で反転される。すなわ
ち、符号ビットの正負によって入力部の入力が正または
負の電圧として形成され、これが、興奮性と抑制性のシ
ナップス結合に従った電圧となる正負切換回路12からの
出力は掛算部の中にあるD/Aコンバータ13のＲ−2R抵抗
回路網の34の点に入力される。

Ｒ−2R方式のD/Aコンバータをまず説明する。MSBから
LSBまでのデジタル重みによって内部のスイッチはオン
またはオフをとる。デジタル値が１である場合に、電流
は右側のスイッチ35を通って、オペアンプ36の仮想接地
点37′に流れ込む。オペアンプ36の仮想接地点37′は＋
端子と同じ電圧になるように制御され、これがグランド
であるから仮想的な０ボルトである。スイッチの状態に
関わらず、2Rの抵抗には電流が流れ、デジタル値の値に
従ってその2Rに流れる重み電流が仮想接地点37′の方に
流れるかどうかが決定される。１番右の2Rに流れる電流
をｉとする。右から２番目すなわちLSBに対応する2Rは
１番右の2Rに係る電圧を2Rで割った値であるから2R×ｉ
÷2Rでｉとなる。従って１番右の横方向のＲには電流ｉ
が流れる。右から３番目の2Rには2R×ｉ＋Ｒ×2iの電圧
がかかり、これを2Rで割るから2iの電流が流れる。以下
同様で左に行くに従って4i,8iとなって２のべき乗で増
える電流になる。この２のべき乗になった重み電流をオ
ペアンプの方に流すか流されないかを決めているのがMS
BからLSBである。従って、デジタル重みに対応する電流
が２のべき乗の形で仮想接地に入りこみ、オペアンプの
入力インピーダンスは無限大であるから、この電流がオ
ペアンプ36の帰還抵抗37に流れる。従って、出力電圧V
_outは入力電圧をＥとすれば、となる。ここで、D₀はLSBで、D_n-1がMSBであるとする。
すなわち、掛算部の出力は入力電圧に重みを掛けた値に
なっている。その重み係数はMSBからLSBに入力されるデ
ジタル値で制御されることになる。

次に加算部（III）を説明する。加算部（III）は38の
R_Tと帰還キャパシタC_Tによる積分器である。加算部の入
力部には時分割加算制御部15があり、サンプル／ホール
ド信号S/H信号が１のとき掛算部の出力電圧がオペアン
プの仮想接地点39に入力され、S/H信号が０のとき反転
回路40によりスイッチ41がオンとなって掛算部の出力が
R_Tを介してグランドに接続されるので加算部の帰還キャ
パシタC_Tには加算されないことになる。今、S/H信号が
１のとき、掛算部の出力電圧はR_Tを介してオペアンプの
39の−端子に入力し、入力電圧をR_Tで割った電流が仮想
接地を介して帰還キャパシタC_Tの方に入力される。キャ
パシタC_Tを含む積分回路の帰還回路42には４つのスイッ
チを用いてオフセットキャンセル機能が付加されてい
る。今オフセットコントロール信号OCが１になったとす
ると、スイッチ43と44がオンで、45と46がオフとなる。
オフセットコントロールOCは入力部２にも入力され、こ
れが１である場合にはデータ入力は強制的には０にされ
る。この場合、正負切換回路及び掛算部のD/Aコンバー
タを介してもオフセットがなければ、D/Aコンバータの
出力は０ボルトとなる。しかし、オペアンプがあるため
にオフセット電圧が生じ、そのオフセット電圧が加算部
のC_Tに蓄えられる。オフセットコントロール信号OCが０
のときには、データインプットに入力電圧が与えられ、
それに対応する掛算部の出力がR_Tを介してC_Tに入力され
る。この場合、前のオフセットコントロール信号が１で
ある場合と違ってC_Tの＋−の極性は逆である。そのた
め、入力信号が入力されたときに生じるオフセット電圧
はOCを１にすることにより、C_Tの極性が変わり、結果と
して、オフセットがキャンセルされることになる。な
お、スイッチ47はリセット信号によって制御され、リセ
ット信号が与えられた場合に、加算部の出力を強制的に
０にリセットするものである。

加算部（III）の出力はサンプル／ホールド回路５の
入力となる。サンプル／ホールド部５では、サンプル／
ホールド制御信号S/H_OUTが１である場合に、スイッチ48
を介して加算部４の出力がコンデンサC_hに蓄えられる。
S/H_OUT信号が１である場合には、反転回路54′によって
スイッチ50の制御信号は０となり、コンデンサC_hの一方
の端子はグランドに接地されず、スイッチ51がオンにな
ることによりユニットの最終出力データの信号がそのス
イッチ51を介して入力される。すなわち、その時の最終
出力信号がフィードバックされてコンデンサC_hの下側に
与えられる。従って、C_hのコンデンサには、加算器の出
力から最終出力データの値を引いた電圧が保持される。
一方S/H_OUT制御信号が０のときには、スイッチ49と50が
オンし、コンデンサC_hの下側はグランドとなり、結果と
してC_hに蓄えられた電圧、すなわち加算部の出力から最
終出力値を引いた電圧値がスイッチ49を介して１倍のオ
ペアンプの＋側に入力される。そしてバッファ53を介し
てシグモイド関数の入力となる。また、S/H_OUT制御信号
が１のときスイッチ48がオンし、C_hには加算器の出力値
と最終出力値との差の電圧が蓄えられているときには、
スイッチ52がオンしている。そのためバッファ53には０
ボルトが強制的に入力される。この時にシグモイド関数
及びオペアンプを介してデータアウトにはオフセット電
圧が生成される。これがスイッチ51を介してC_hの下側に
入力される。従ってS/H_OUT制御信号が０の時点、すなわ
ちスイッチ49がオンでスイッチ52がオフである場合に
は、C_hに蓄えられた電圧、すなわち（加算部の出力−オ
フセット電圧）がバッファ53とシグモイド関数を介して
最終出力になるが、オフセットコントロール信号OCが１
になると、この時に生成されるオフセット電圧もΔｖで
あるから結果としてオフセット電圧がキャンセルされる
ことになる。

シグモイド関数を生成する非線形関数部（Ｖ）は非線
形回路選択制御部22があり、SelSig信号を１にするとス
イッチ55がオンし、シグモイド関数がオペアンプ56に入
力される。しかし、SelSig信号が０の時には反転回路57
を介してスイッチ58の制御信号が１となってそれがオン
し、シグモイド関数の出力はカットされる。すなわちSe
lSig信号が０の時には、サンプル／ホールドの出力電圧
がシグモイド関数を介さずに直接オペアンプ56に入力さ
れる。オペアンプ56は本質的には出力を−端子に直接帰
還する１倍のオペアンプでバッファの働きをする。すな
わち出力インピーダンスを０にするバッファとなる。

出力部（VI）には時分割アナログ出力部24と出力制御
部23が接続されている。CS_INが１のときにはスイッチ59
がオンで、スイッチ61もオンであるため、最終出力値が
−端子にフィードバックされて、１倍のオペアンプとし
て働く。それと同時に最終出力値がサンプル／ホールド
部５にフィードバックされる。一方、CS_INが０のときス
イッチ60がオンになり、スイッチ61がオフになる。すな
わちバッファ56の出力はデータアウト線には出力されな
いことになる。しかし、スイッチ60がオンすることによ
って１倍のバッファを形成するようにしているため問題
なく実行される。出力制御部23はCS_INによって出力パル
ス電圧を伝達するかどうかを決める回路である。このCS
_INをディレイ回路を介してCS_OUTにし、他のユニット
（だだし、同じ層にある）に対する出力アナログ信号の
時間タイミングを決定することになる。すなわち、本発
明では出力部からのアナログ信号は時分割で伝送される
ため、他のユニットからのアナログ信号と競合しない。

第８図は本発明のニューロボードのブロック図であ
る。同図において、62はバスインターフェース部で、ニ
ューロボードとシステムとのインターフェースを行うも
の、63は入出力制御部でネットワーク部へのデータの入
出力を制御するもの、64はネットワーク部でユニット集
合で時分割多重使用によりニューラルネットが形成され
ているもの、65はメモリでニューラルネットのデジタル
重みデータを格納するもの、66はネットワーク制御部で
ネットワークの時分割多重使用するための同期制御信号
を出力する制御部である。

本発明のニューロボードでは、ネットワーク制御部66
でユニット総数よりネットワーク構造を決定し、かつユ
ニットの重みはメモリ65より出力される。このメモリの
内容を変えることによってユニット間の重みが可変にで
きる。またネットワーク64へのデータ入出力は入出力制
御部63より行われ、結果としてホップフィールドネット
の実行処理がニューロボードレベルで行われる。

〔発明の効果〕

本発明によれば、ユニット集合のハードウェア構成
で、ユニット間の重みが可変にできるホップフィールド
ネットを実現することができ、従って大量のユニット配
置とユニット間接続を必要とせず、極めて実用的なニュ
ーラルネットを構成することができる。

【図面の簡単な説明】第１図は本発明の構成図、第２図は本発明のニューラルネットの概念図、第３図は本発明のユニットの入出力電圧の波形を示すタ
イミング図、第４図は第２図の本発明のニューラルネットで実現され
るニューラルネットの概念図、第５図は第２図の本発明の時分割多重化使用ニューラル
ネットの伝送波形のタイミングチャート、第６図は本発明のユニットのブロック図、第７図は本発明のニューラルネットのユニットの詳細
図、第８図は本発明のニューロボードのブロック図、第９図はニューロンモデルのブロック図、第10図は従来のニューラルネットの概念図である。３……時分割多重化使用アナログ信号４……デジタル重みデータ５……ユニット６……ユニット集合部７……帰還部８……制御部

───────────────────────────────────────────────────── フロントページの続き (72)発明者松田俊春神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者浅川和雄神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者加藤英樹神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者吉沢英樹神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者市來宏基神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者岩本弘神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者土屋主税神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者石川勝哉神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者杉浦義英神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

(57)【特許請求の範囲】

【請求項１】複数のニューロンモデルを相互に接続する
ことにより形成されるニューラルネットにおいて、時分割多重化アナログ信号（３）を外部からのデジタル
重みデータ（４）との積を生成し、かつその積を時分割
的にコンデンサを介して加えることにより積分し、非線
形出力関数を通した電圧を時分割的に出力することを可
能とするニューロンモデルのユニット（５）を複数設置
したユニット集合を形成するユニット集合手段（６）
と、前記ユニット集合手段（６）の出力を同じユニット集合
の入力部に帰還する帰還手段（７）と、前記ユニット集合手段（６）から出力される各ユニット
（５）からのアナログ信号を時分割多重化し、さらに前
記帰還手段（７）を介して前記ユニット集合手段（６）
を時分割多重使用するための制御を実行する制御手段
（８）とを有し、ユニット集合手段（６）を時分割多重使用することによ
りホップフィールドネットを形成することを特徴とする
ニューラルネット。
【請求項２】請求項１記載のニューラルネットにおい
て、ユニット間の結合重みを可変にできることを特徴と
するニューラルネット。