JPH0264785A - アナログ信号を解析し再構成するための方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、連続アナログ信号の獲得及び再構成に関する
。

〈従来の技術〉 この分野のシステムはよく知られたものである。

当初のシステムは時間領域技法を用いている。

定の与えられた信号の振幅は、定められたサンプリング
速度で獲得される。サンプリング速度は一般にその信号
の最高周波数よりも何倍も速い。このようなサンプリン
グ速度からのビットの累積数は、大きい記憶容量及び／
又は高い伝送速度を必要とする。

必要とされる容量を減少させるために、これらの時間領
域システムにおいて伝送される必要のある情報量を圧縮
するためのさまざまな技術が考案されてきた。時間領域
圧縮技法の結果として、複雑でかつ再構成された信号の
質を劣化させる傾向をもつシステムが得られる。このよ
うなシステムは、ＧＧａ５１ｉｎ他に対して１９８３年
５月３日に出された米国特許筒４’、３８２，１６０号
；Ｗｈｉｔｅに対し１９８６年１２月６日に出された第
４，６３０，２５７号；Ｗｅｌｔｉに対し１９８３年９
月１３日に出された第４，４０４，５３２号；　ｌ１ｕ
ｔｃｈｉｎｓに対し１９７６年８月３日に出された第３
，９７３．０８１号そしてＬｙｎｄｅｂｏｒｏｕｇｈに
対し１９７１年１１月１６日に出された第３．６２１，
１５０号で開示されている。

ＧＧａ５１ｉｎ他の特許において開示されているシステ
ムは、音声信号をコード化し構成するための方法及び装
置を開示している。この開示は、１秒あたり約２０００
０サンプルの速度でサンプリングするアナログ−デジタ
ル変換器を有するシステムを記述している。これは、ナ
イキスト基準の２倍から１０倍であるが、サンプル間で
有益な情報が全く失われないようにすることが必要であ
る。

アナログ−デジタル変換器は、現サンプルと先行サンプ
ルを記憶する２つの記憶手段に接続されている。比較器
が２つのサンプルを比較して、信号内に最大及び最小が
ある時点を見極める。アナログ−デジタル変換器は又、
データライン上のゼロ交差点を検出し、かかる交差点を
その複数のビットの変化により信号として送る。

第１の計数器は、連続するゼロ交差の間の最大と最小の
数を計数する。第２の計数器は、連続するゼロ交差の間
に経過した時間を計数する。

一定の期間についての時間及び最大・最小数は参照用テ
ーブル内の値と比較され、整合する値を表わす数に翻訳
される。この数は伝送され、再構成はこの伝送された数
に基づいて行なわれる。

このシステムは、原信号の中で起こった位置と同じ位置
に最大・最小をもつように信号を再構成するのではなく
、ゼロ交差点の間に与えられた一定数の最大・最小をも
つよう信号を再構成するにすぎない。同様に、このシス
テムは振幅情報を保持しない。さらに、信号は、一定の
パラメータ内にはまり込まなくてはならず、そうでなく
ては、参照用テーブルのサイズは管理不可能なものとな
る。再構成された信号は、音声信号を汲かう場合了解度
に対する特定のキーを失ない、さらに重要なことに、こ
れらの発明者によると、オウン・アドミッションは音声
フィールド以外の信号には適用できない。

記憶される又は伝送されるべき情報の量をさらに減少さ
せるため、周波数領域での技術が開発された。これに関
連する特許としては、Ｚｉｎｓｅｔに対して１９８６年
１１月１１日に与えられた米国特許第４．６２２．６８
０号；　Ｗｏｎｇに対し１９８６年４月２９日に与えら
れた第４．５８６．１７４号；Ｆｌａｎｎｉｇａｎに対
し１９８３年２月１５日に与えられた第４，３７４．３
０４号；　Ｆｒａｎｓｓｅｎに対し１９７８年４月２５
日に与えられた第４．０８６，４３１号；Ｖａｎ　Ｇｅ
ｒｗｅｎに対し１９７７年７月５日に与えられた第４．
０３４，１６０号；　Ｉｗａｓａｋｉ他に対し１９７２
年５月３０日に与えられた第３．６６７．０７４号；そ
してにｌａｙｍａｎ他に対して１９７０年３月１０日に
与えられた第３，４９９，９９６号がある。これらの技
術は、伝送される情報量を減少させるものの、周辺ノイ
ズにより誘発されるエラーを発生させる恐れがある。さ
らにその制限された帯域幅のため音声に対するキーの多
くが失なわれることになる。

これらのシステムの多くは、音声フィールド以外のシス
テムの帯域幅要求を処理することができない。

記憶されるべき情報の量及びノイズの可能性の両方を軽
減させるため、デジタルスペクトル領域システムが開発
された。これらのシステムには、ＰＣＴ刊行物第ＷＯ８
７１０１５４２号内に開示されているように、デジタル
−アナログ変換器を用い、基準サンプルに対する相関関
係づけにより信号の周波数を決定するものが含まれてい
る。このシステムは、参照用テーブルなどが用いられる
という点で、Ｇｏｓ　１　ｉｎｇ他の特許のものと類似
する問題に陥る。

デジタルスペクトル技術を用いるその他のシステムとし
ては、フーリエ変換又はその近偵を用いるものがある。

これに関連する特許は、Ａｒｊｍａｎｄ他に対し１９８
７年５月１９日に与えられた米国特許第４．６６７．３
４０号；　Ｐａｐａｍｉｃｈａｌｉｓ他に１９８５年８
月２０日に与えられた第４，５３６，８８６号そして、
Ｍａｎｌｅｙ他に対し１９７２年８月１日に与えられた
第３．６８１．５３０号がある。これらのフーリエ変換
システムは、標準的にはアナログ−デジタル変換器で獲
得すべき信号をサンプリングする。

フーリエ変換には、要求される周波数分解能の、逆数に
対し振幅サンプルを累積させることが必要である。累積
されたサンプルはレコードと呼ぶことができる。明らか
に、１つのレコード長は、分解能の増加と共に増大し、
さらに大きい記憶容量を必要とする。さらにレコードを
累積するにあたっての時間的遅延は、周波数分解能の増
加と共に増大する。

信号内の周波数成分を見極めるため、一定の与えられた
フーリエ変換アルゴリズムに従って、記録についての計
算が行なわれる。計算は、きわめて計算集中性の高いも
のであり、時間遅延を付加する、レコード長が長くなれ
ばなるほど、計算にかかる時間は長いものとなる。

く課題を解決するための手段〉 第１の態様において、本発明は、信号の各最大又は最小
点を検出する段階及び最大及び最小点の隣接する対の各
々の間の時間を記録する段階を含む、原アナログ信号を
解析する方法を提供している。

第２の態様において、本発明は、信号の最大及び最小値
ならびに隣接する最大及び最小点の間の時間についての
データ記録から、アナログ信号を再構成する方法を提供
する。この方法には、前記値を低域フィルターへの接続
に先立ち保持するため、サンプリング・保持ユニットに
最大及び最小値を供給する段階、最大及び最小点の間の
時間をタイミングする段階、そして各時間の終わりにお
いてサンプリング・保持ユニット内に保持された値を低
域フィルターへ接続し次にサンプリング・保持ユニット
に対し次の最大又は最小値を供給する段階が順次含まれ
ている。

第３の態様において、本発明は、原アナログ信号を解析
するための装置を提供している。この装置には、信号用
の入力（端）と制？１１１用出力（端）を有する最大・
最小点検出器（なお制御用出力（端）は検出された信号
中の最大及び最小点に従って第１の状態と第２の状態の
間で交替する）、及び検出器の制御用出力端に接続され
ている制御１１用入力（端）を有するタイマー手段（な
お、このタイマー手段は制御用出力（端）の状態の変化
の間の勾配時間をタイミングし、この勾配時間の値のた
めのタイマー出力端を有する）が含まれている。

第４の態様において、本発明は、信号の最大及び最小値
及び隣接する最大・最小点の間の時間についてのデータ
レコードからアナログ信号を再構成するための装置を提
供している。この装置には、最大値及び最小値を順次保
持するためのサンプリング・保持ユニット、最大及び最
小値のための入力端及びアナログ出力端を有する低域フ
ィルターサンプリング・保持ユニットと低域フィルター
の入力（端）の間に接続されたスイッチ手段、そしてサ
ンプリング・保持ユニットを制御するための制御・記憶
手段（なおスイッチ手段は記録された時間に従って低域
フィルターを通して最大及び最小値を順次接続するよう
起動させられる）が含まれている。

第５の態様において、本発明は、原アナログ信号を処理
する方法を提供している。この方法は、信号の各最大又
は最小点を検出する段階；最大及び最小点の隣接する各
対の間の時間を記録する段階；処理済時間を生成するた
め、記録された時間を処理する段階；処理済時間をタイ
ミングする段階及び、このような時間各々の終わりに出
力値を出力する段階を含んでいる。

第６の態様において、本発明は、原アナログ信号を処理
するための装置を提供している。この装置には、信号用
入力端と制御用出力端を有する最大及び最小点検出器（
なお制御用出力端は、信号内の検出された最大及び最小
点に従って、第１の状態と第２の状態の間で代替する）
、検出器の制御用出力端に接続されている制御用入力（
端）を有するタイマー手段（なお、このタイマー手段は
、制御用出力（端）の状態の変化の間の勾配時間をタイ
ミングし、この勾配時間の値のためのタイマー出力（端
）を有している）、タイマー手段のタイマー出力端に接
続されている勾配時間入力（端）をもつ処理ユニット（
なお、この処理ユニットは、処理済時間を生成するよう
勾配時間を処理するためのものである）、処理ユニット
からの処理済時間のための時間入力（端）を有する出力
手段（なおこの出力手段は、処理済時間における出力振
幅値を出力する）が含まれている。

〈実施例〉 ここで第１図を参照すると、信号処理システム１がブロ
ックダイヤグラムの形で示されている。

第１図に示されている実施例においては、アナログ入力
信号Ｖｉｎ（例えば音声周波数信号）は低域フィルター
２に適用される。

ここでは信号処理システムは制限された帯域幅のアナロ
グ音声信号と共に用いるものとして図示され、以下に全
体的に説明されているが、ここで開示されている本発明
の原理は、周波数スペクトル内の他の場所にありより大
きい又はより少ない該当帯域幅を占めるアナログ信号に
も同様に適用することができる。

ｌ工仁ル］−二 低域フィルター２は、本発明に基づく信号処理システム
が、望ましい上限より上の入力信号周波数を受けないよ
うにしている。本発明が用いているサンプリング方法は
通常のアナログ−デジタル変換方法とはかなり異なりそ
の結果、通常の偽信号効果をこうむることはないが、そ
れでも、以下に述べるように入力信号Ｖｉｎを帯域制限
することが望ましい。

最　　び最小のヰ出 低域フィルター２の出力３は、正のトラッキング・保持
装置４及び負のトラッキング・保持装置５の入力端に送
り込まれる。トラッキング・保持装置４及び５はそれぞ
れの出力１０及び１３を存する。出力１０．１３は入力
信号Ｖｉｎと同相でこれをトラッキングする。トラッキ
ング・保持装置４．５は又入力信号Ｖｉｎとやや位相が
異なり通常これをトラッキングするそれぞれの出力１１
及び１２も有している。

正のトラッキング・保持装置４の２つの出力ｌＯ及び１
１は、差動比較器６の入力端に送り込まれる。負のトラ
ッキング・保持装置の２つの出力１２及び１３は、差動
比較器７の入力端に送り込まれる。説明上、２つの差動
比較２ｉ３６．７は正の勾配比較器６及び負の勾配比較
器７と呼ぶことにする。

比較器６．７の各々はデジタル出ノＪ１４．１５を有す
る。正の勾配比較器６の出力１４はライン１８を通して
マイクロプロセッサ３５上の中断入力端に、そしてライ
ン２０を通して正のトラッキング・保持装置上の保持ト
リガー入力端に送り込まれる。負の勾配比較器７の出力
１５は同様にライン２２を介してマイクロプロセッサ３
５上のもう１つの中断入力端に、そしてライン２１を介
して負のトラッキング・保持装置５上の保持トリガー入
力端に送り込まれる。さらに、正のトラッキング・保持
装置４は、ライン１７を介してマイクロプロセッサ３５
からの出力により制御されるトラッキングトリガー入力
を有し、負のトラッキング・保持装置５は、ライン１６
を介してマイクロプロセッサ３５からの出力により制御
されるトラッキングトリガー入力を有している。

マイクロプロセッサ３５は速度、入力及び出力ライン数
及び中断（割込み）ライン数を含む充分な能力を提供す
る適切な装置であれば何でもよい。

動作中、トラッキング・保持装置４．５及び比較器６．
７の上述の構成は、以下のようにＶｉｎ内の相対的最大
及び最小を検出するべく作動する。

入力信号Ｖｉｎが正の勾配を示す間、正のトラッキング
・保持装置４の出力１０は入力信号Ｖｉｎをトラッキン
グし、これと同相である。トラッキング・保持装置４の
出力１１も又入力信号Ｖｉｎをトラッキングするが出力
１０より遅れて位相はヤヤずれている（ラギング）。こ
のため正の勾配比較器６の出力１４は、入力信号Ｖｉｎ
の正のピーク（最大）が起こるまで論理的に低い状態に
なり、このピーク時点で、出力１０より後への出力１１
のラギングにより正の勾配比較器の出力１４は論理的に
高い状態に変わり、入力信号Ｖｉｎの負の勾配中論理的
に高い状態にとどまることになる。

正の勾配比較器６の出力１４における論理信号の立上り
エツジは従って入力信号Ｖｉｎの正のピークつまり最大
に一致する。トラッキング・保持装置４は、ライン１７
を介してマイクロプロセッサ３５からの論理信号により
そのトラッキングモードに設定される。

負の勾配比較器７、負のトラッキング・保持装置５及び
関連する信号及び制御ラインの機能は、負の勾配比較器
７の出力１５の立上りエツジが入力信号Ｖｉｎの負のピ
ークつまり最大に一致するという点を除いて、正の勾配
比較２Ｓ６及び正のトラッキング・保持装置４について
上述したものと同じである。

上述のように、正の勾配比較器６の出力１４はライン２
０を介して正のトラッキング・保持装置４の保持トリガ
ー入力も制御する。その結果、正のトラッキング・保持
装置４は、正の勾配比較器６の出力１４の立上りエツジ
の出現時点で保持モードに置かれ、出力１５がライン２
１を介して負のトラッキング・保持装置５の保持トリガ
ー入力端に送り込まれることから負のトラッキング・保
持装置５も又負の勾配比較器７の出力１５上の立上りエ
ツジの出現時点で保持モードに置かれる、ということが
わかる。

勾βｊ≧Ｌ辷乙久 正の勾配比較器６の出力１４はライン１９を介して負の
勾配タイマー９のタイマー実行トリガー入力端に送り込
まれる。負の勾配タイマー７の出力１５はライン２３を
介して正の勾配タイマー８のタイマー実行トリガー入力
端に送り込まれる。

正の勾配タイマー８も負の勾配タイマー９も両方共それ
ぞれライン２７及び２８上でマスターシステムクロック
２６からのクロック信号を受けとる。

従って正の勾配タイマー８の運転は負の勾配比較器７の
出ノＪ１５上の論理信号の立上りエツジにより制御され
、負の勾配タイマー９の運転は正の勾配比較器６上の出
力１４における論理信号の立上りエツジにより制御され
るということがわかる。

正の勾配タイマー８及び負の勾配タイマー９はこうして
、正及び負の勾配の正確なタイミングをそれぞれ、クロ
ック２６の周波数の逆数であるシステムクロック２６に
より与えられる時間的間隔に等しい精度で提供する。勾
配タイマー８．９計数データは、それぞれライン３３及
び３４を介してマイクロプロセッサ３５により読みとら
れうる。

勾配タイマー８．９の計数は、ライン３１及び３２を介
してマイクロプロセッサ３５によりゼロにリセットされ
うる。

このハードウェア構成の結果、マイクロプロセッサ３５
には、正のピーク（最大）が入力信号Ｖｉｎ内に起こる
とき、そして負のピーク（最大）が入力信号Ｖｉｎ内に
起こるときにはつねに、ライン１８又は２２を介して中
断（割込み）が与えられる。これらの最大及び最小中断
の出現に伴い、マイクロプロセッサ３５は、マスターク
ロックシステム２６の周波数と比較器６．７の応答時間
により優先的に決定された分解能を合わせて入力信号Ｖ
ｉｎの正及び負の両方の勾配の持続時間を正確にタイミ
ングすることのできる正の勾配タイマー８及び負の勾配
タイマー９からのライン３３及び３４を介した計数値を
読みとることができる。

ア・ログ−デジタル゛ マイクロプロセッサ３５は、ライン１８上で正の勾配比
較器６からの最大中断を受けとったとき、以下の段階を
実行する。第１にマイクロプロセッサはライン３３上で
正の勾配タイマー８がら計数データを読みとる。次にマ
イクロプロセッサ３５はライン３１を介して正の勾配タ
イマーの計数をゼロにリセットし、ライン８０ａを介し
て正のピーク入力スイッチ８０が正のトラッキング・保
持装置４の出力（端）１０をライン２４を通って正のピ
ーク入力スイッチ８０の入力（端）８６に接続すること
ができるようにする。こうしてさらに出力ｌＯの振幅を
正のピーク入力スイッチ８ｏの出力端８３上に置くこと
になる。スイッチ８ｏの出力端８３はアナログ−デジタ
ル（Ａ−Ｄ）変換器４１の入力端８２に接続される。Ａ
−Ｄ変換器４１はその入力ライン８２上にあるアナログ
振幅をサンプリングされた時間例におけるアナログ振幅
を表わすデジタル信号に変換する。

こうしてアナログ−デジタル変換器４１は正のトラッキ
ング・保持装置４の出力信号１ｏのＡ−Ｄ変換を実行す
ることができるようになる。上述のような出力１０は、
入力信号Ｖｉｎの保持された最大を反映している。アナ
ログ−デジタル変換の完了時点で、マイクロプロセッサ
３５は正のトラッキング・保持装置４を、正のトラッキ
ング・保持装置のトラッキングトリガー入力端へのライ
ン１７を介して、トラッキングモードに戻す。

アナログ−デジタル変換は、ライン６５を介してアナロ
グ−デジタル変換器４１に与えられた制御信号によりマ
イクロプロセッサ３５から開始させられる。変換された
アナログ信号を表わすデジタルデータは、ライン６４上
でマイクロプロセッサ３５によりＡ−Ｄ変換器４１がら
読みとられる。

同様にして、上述の事象と同じ一連の事象は、マイクロ
プロセッサ３５がライン２２を介して負の勾配比較器７
からの中断を受けとった場合に実行される。負のピーク
入力スイッチ８１は、ライン８５上の負のトランキング
・保持装置５の出力端１３をライン８４を介してアナロ
グ−デジタル変換器４１の入力端８２まで接続するライ
ン８１ａを介して、マイクロプロセッサ３５により使用
可能状Ｂ（エンネイブル）される。

Ａ−Ｄ変換器４１の望ましいサンプリング速度はアナロ
グ信号Ｖｉｎの最高周波数成分により左右されるため、
Ｖｉｎ内の許容可能な最高周波数を制限するために低域
フィルター２が必要となる可能性がある。こうして、−
ｉにＡ−Ｄ変換器４１より速い比較器６．７が、Ａ−Ｄ
変換器の処理能力を超える周波数での望ましくない比較
を実行するのを妨げることができる。

サンプリング１庁とへ″化 マイクロプロセッサ３５には、入力信号Ｖｉｎの正又は
負の勾配の持続時間を示すデータ、及び入力信号Ｖｉｎ
のそれぞれ最大及び最小の振幅（絶対値）を示すデータ
が与えられる。これは、勾配係数の形での周波数情報及
び最大及び最小の振幅情報の両方を、望ましいアルゴリ
ズムに従ったデータ処理を目的として、マイクロプロセ
ッサ３５に提供する。

システム１のタイミング分解能に関する制限的要因は、
マスタークロック２６の周波数及び差動比較器６．７の
応答時間であることがわかる。さらに又、この技法によ
ると、入力信号Ｖｉｎの最大周波数の２倍以上の通常の
ナイキスト均等サンプリング定理基準に等しい入力信号
波形Ｖｉｎのサンプリング速度を可能にし、しかも、先
行技術に基づ（方法においてそうであったような大きい
記録長さ及び冗長な離散的フーリエ変換処理時間を必要
とするものと同等の分解能を伴う勾配タイミングを通し
ての入力信号波形Ｖｉｎの周波数情報（周波数弁別）が
提供される。

上述の回路及び技法が、入力信号波形の最高周波数成分
の時間−周波数領域変換を実行することのできる実時間
率フーリエ変換システムを基本的に提供しているという
ことは、明らかである。

データの記憶　び几 ここで記述されている処理システム１は以下に説明する
ような勾配時間及び振幅係数からのアナログ波形の再構
成を提供するものであるため、デジタル領域内でさまざ
まな形の処理が行なわれることが可能である。例えば、
デジタルろ過、特性解析、周波数シフト又は帯域幅圧縮
を目的とする場合、振幅及び／又は周波数のデータを変
更することが望ましい。

マイクロプロセッサ３５はライン４３を介して読取り専
用記憶機構（ＲＯＭ）３７に接続されている。ＲＯＭ３
７は、前述のさまざまな一連の事象を提供するため、マ
イクロプロセッサ３５の制御用の適当なマイクロコード
を含んでいる。ＲＯＭ３７は、勾配時間と振幅データの
処理をマイクロプロセッサ３５が実行できるようにする
ための適当なマイクロコードも含んでいてよい。勾配時
間及び振幅データは、マイクロプロセッサ３５によりラ
イン３０を介してＲＡＭ３６内に記憶され及び／又はこ
こから読みとられうる。ＲＡＭ３６のサイズは、サンプ
リングされた入力信号について実行されるべき望ましい
処理により条件づけられる。

デｊフフ目ｉ送 第１図には示されていないものの、処理の前後いずれか
におけるデジタル伝送のため既知の方法でマイクロプロ
セッサ３５から勾配時間及び振幅データを出力すること
も可能である。

アナログ君４の　　ｈ 上述のように、処理システム１は、未処理であるか処理
済であるかに関わらず勾配時間及び振幅データから連続
アナログ出力信号を構成することもできる。その後アナ
ログ伝送が提供される。

マイクロプロセッサ３５は、ライン６２を介してデジタ
ル−アナログ変換器（Ｄ−Ａ）４０に適当な振幅データ
（最大又は最小の如何に関わらず）を送り出す。Ｄ−Ａ
変換器４０はその入力ライン６２においてデジタルデー
タを変換し、データを、デジタルデータが与えるアナロ
グ振幅値に変換する。デジタル−アナログ変換はライン
６３を介してマイクロプロセッサ３５により開始される
ことができる。アナログ振幅を表わすアナログ出力値が
、変換プロセス完了時点でＤ−Ａ変換器４０からのライ
ン６１上に現われる。Ｄ−Ａ変換器４０は、Ａ−Ｄ変換
器４１の変換速度に等しい変換速度をもつことだけを必
要とする。

Ｄ−Ａ変換器４０からのアナログ出力６１は、２つのサ
ンプリング・保持装置６８．６９の入力端に送り込まれ
る。正のピークサンプリング・保持装置６０はライン７
３を介してその入力を受けとり、負のピークサンプリン
グ・保持装置６９は、ライン７４を介してその入力を受
けとる。正のピークサンプリング・保持装置６８には、
制御ライン６６を介してマイクロプロセッサ３５により
アナログ値を獲得するべく信号が送られる可能性がある
０代替的には、負のピークサンプリング・保持装置６９
に、制御ライン７８を介してマイクロプロセッサ３５に
よりアナログ値を獲得すべく信号が送られる可能性があ
る。こうしてマイクロプロセッサ３５は、正のピークサ
ンプリング・保持装置６８又は負のピークサンプリング
・保持装置６９のいずれがＡ−Ｄ変換器４０からアナロ
グ出力値６１を獲得するかを命令する。

正のピークサンプリング・保持装置６８により保持され
たアナログ信号値は、正のピーク出力スイッチ７０への
ライン７５を介して低域フィルター７２の入力端７７に
送られてもよい。さらに、負のピークサンプリング・保
持装置６９により保持されたアナログ信号値は、負のピ
ーク出力スイッチ７１へのライン７６を介して低域フィ
ルター７２の入力端７７に送られてもよい。アナログ信
号はＶｏｕｔ信号として出力ライン２５上に伝送されう
る。

正のピーク出力スイッチ７０は負の勾配振幅比較器４４
の出力（端）５３から制御ライン６７を介して制御され
る。同様に、負のピーク出力スイッチ７１は、正の勾配
振幅比較器４２の出力（端）５２から制御ライン７９を
介して制御される。

負の勾配振幅比較器４４の出力５３は、又、ライン４６
を介してマイクロプロセッサ３５上の中断入力端に、そ
してライン５５を介して正の勾配計数器３９上の実行制
御入力端に送り込まれる。

同様に、正の勾配振幅比較器４２の出力５２は、ライン
４７を介してマイクロプロセッサ上の中断入力端に、そ
してライン５４を介して負の勾配計数器４５上に実行制
御入力端に送り込まれる。

正の勾配計数器３９は、ライン５９上でマスタークロッ
ク（正刻時機構）２６からマスタークロツタ入力を受け
とり、マイクロプロセッサ３５からのライン５６を介し
てリセットされうる。負の勾配計数器４５はライン６０
上でマスタークロック入力を受けとり、マイクロプロセ
ッサ３５によりライン５１を介してリセットされうる。

正の勾配振幅比較器４２はライン４８を介してマイクロ
プロセッサ３５からそしてライン５７を介して正の勾配
計数器３９から比較データを受けとる。負の勾配振幅比
較器４４は、ライン４９を介してマイクロプロセッサ３
５から、ライン５８を介して負の勾配計数器４５から比
較データを受けとる。

デジタル最大・最小振幅データ及びそれぞれの正及び負
の勾配時間データーから出力端２５において連続アナロ
グ出力信号Ｖｏｕｔを再構成するため、以下のような一
連の事象が起こる。

負のピークく最小）が現在負のピークサンプリング・保
持装置１９により保持され、負のピーク出カスイソチア
１を通して低域フィルター７２に出力されようとしてい
ると仮定すると、マイクロプロセッサ３５は、望まれる
最大データをＤ−Ａ変換器４０にダウンロードし、変喚
を開始させる。

マイクロプロセッサ３５は次に、正の勾配時間データを
正の勾配振幅比較器４２ヘダウンロードする。マイクロ
プロセッサ３５はこのとき、正の勾配計数器３９をリセ
ットする。負の勾配振幅比較器４４は、負の勾配計数器
４５の出力５８がライン４９上に存在する負の勾配時間
データと符合するとき１つの出力を生成する。このよう
なことが起こった場合、負のピークサンプリング・保持
装置６９により保持されている最小値が低域フィルター
７２に出力されることになる。同時に、正の勾配計数器
が開始させられ、マイクロプロセッサ３５は、ライン４
６上で中断を受ける。このとき、マイクロプロセッサは
正のピークサンプリング・保持装置６８を制御してＤ−
Ａ変換器４０の有効なアナログ出力６１を獲得する。

次にマイクロプロセッサ３５は、負の勾配時間データを
負の勾配振幅比較器４４までダウンロードし、負の勾配
計数器４５をリセットする。正の勾配振幅比較器４２が
正の勾配計数器３９の出力５９とライン４８上に存在す
る正の勾配時間データの間の一致を検出した場合、正の
ピークサンプリング・保持最大値が正のピーク出力スイ
ッチ７０を通して低域フィルター７２まで出力され、サ
イクル全体が反復される。

従って、アナログ段階波信号は、正の勾配振幅比較器４
２、正の勾配計数器３９、正のピークサンプリング・保
持装置６８及び正のピーク出力スイッチ７０、そして負
の勾配振幅比較器４４、負の勾配計数器４５、負のピー
クサンプリング・保持装置６９及び負のピーク出力スイ
ッチ７１の交替作用を介して、低域フィルター７２の入
力端７７に対し呈示される。

このときアナログ段階波信号は、低域フィルタ−により
補間され平滑化されて、再構成された１つの連続したア
ナログ・出力信号Ｖｏｕｔを生成する。

各最大及び最小の間でほぼ正弦波形を有する再構成され
た連続アナログ出力信号Ｖｏｕｔを生成するため、低域
フィルター７２は、第２図に示されているように、時変
伝達関数フィルター７４を用いて実施することもできる
。

第１図からの人カフ７は、外部的に制御されているゲイ
ンブロック９４を通して、出力端２５に送り込まれ、Ｖ
ｏｕｔを生成する。ブロック９４は、第１図の信号再構
成のためのものと類催したセットアツプからその入力を
とる。

ＲＯＭ３７の中には、ブロック９４を制御するのに必要
なゲイン制御値を表わすデジタルデータを含む参照用テ
ーブルが入っている。このテーブルのデータは、連続す
る最大・最小点の間の相応する時間値の順に、（すなわ
ち時間値が大きくなればなるほどゲイン値は小さくなる
）配置することができる。

マイクロプロセッサ３５は、前述のように最大と最小の
間の計数された時間を受けとる。従ってマイクロプロセ
ッサ３５は、参照用テーブルから適当なデジタルゲイン
制御値を容易に検索することができる。

デジタルゲイン制御値は、Ｄ−Ａ変換器４０に送られる
。この変換器は第２図に再現されている。

Ｄ−Ａ変換器４０はデジタルゲイン制御値をアナログの
形に変換する。従って、Ｄ−Ａ変換器４゜は、再構成さ
れつつある信号の振幅とそのゲイン制御値を両方交互に
変換する。

アナログゲイン制御値は、ライン６１上で正及び負の勾
配ゲインサンプリング・保持装置８９．９０へ出力され
る。サンプリング・保持装置８９．９０は、第１図のマ
イクロプロセッサ３５がらそれぞれ出力ライン８７．８
８により制御される。

これらの出力ラインは、サンプリング・保持装置８９．
９０に、Ｄ−Ａ変換器４０の出力端から正しいアナログ
値をピックアップさせる。

サンプリング・保持装置８９．９０の出力はそれぞれ勾
配ゲイン選択スイッチ９１９２に送り込まれる。

選択スイッチ９１．９２は、第１図のそれぞれ負及び正
の勾配振幅比較器５３．５２からそれぞれ制御ライン６
７．７９により制御される。こうして正及び負の・勾配
に対し、適切にアナログゲイン制御選択が可能となる。

選択スイッチ９１．９２の出力は、ライン９３上で、ブ
ロック９４上のゲイン制御入力端９６に送り込まれる。

ブロック９４は基本的にゲイン制御の積分器である。参
照用テーブル内のデータは、原信号の周波数の尺度であ
る最大と最小の間に時間に応じて、ブロック９４のゲイ
ンを設定する。このゲインは、Ｖｏｕｔの連続する最大
と最小の間に基本的に正弦波の信号を生成するよう設定
されなくてはならない。より小さい周波数をもつＶｏｕ
ｔ信号については、明らかにブロック９４のゲインはよ
り低いものでなくてはならず、又、より大きい周波数を
もつＶｏｕｔ信号については、明らかにブロック９４の
ゲインはより高いものでなくてはならない。

メモリマツピングを　しての システム１のもう１つの応用業務は、スペクトル解析で
ある。該当する最低の周波数を予じめ定めなくてはなら
ない。システム１は、当該最低周波数の逆数に等しい時
間だけ実行させられる。この時間中、信号Ｖｉｎの構成
周波数は各々システム１により検出される。

勾配時間がマイクロプロセッサ３５に送られるにつれて
、マイクロプロセッサ３５はＲＡＭ３６内で、一定の与
えられた周波数成分又は周波数レンジに遭遇したときに
マツプ内に１本のフラグをセットする。一定の与えられ
た時間の最後で、Ｖｉｎの成分を見極めるためマツプを
検査することかできる。ＲＡＭ３６のサイズは、必要な
情報を保持するため増大させる必要がでて（るかもしれ
ない。

このような解析のためのおおよその時間量は、該当する
最低周波数の逆数である。既知のフーリエ変換システム
においては、このような解析には、望まれる周波数弁別
の逆数と実行すべき計算時間が必要となる。さらにこの
ようなシステムは、大きいレコード長についてはより大
きい記憶容量を必要とする。

デジタル領域にありながら、サンプリングされた原信号
に対してさまざまな処理及び変更を行なうことができ、
又これらの処理は入力信号の振幅及び周波数の両方に対
して行なうことができる、ということがわかる。

サンプリング速度は、入力波形内の最高周波数成分によ
り左右され、周波数分解能はレコード長により左右され
ない。

本発明のもう１つの実施例としては、スペクトル解析を
提供するため組合された複数の重複ブロックをもつ処理
システムがある。各々のブロックは、入力信号からの構
成周波数を同時にトラッキングする。各構成デジタル信
号を次に個別に処理し、前述の処理システム１における
ように再構成することができる。再構成された成分は組
合わされて、完全に再構成された信号を形づくる。

本発明のその他の実施例としては、システムｌにおける
ように伝送の前にアナログ信号を再構成せず、デジタル
の形で勾配時間及び振幅の情報を伝送するような処理シ
ステムがある。このとき信号は既知の方法でデジタル形
で受け取られ、システムｌの再構成部分と似た構造のシ
ステムによりこれに基づいて再構成される。

本書で記述している処理システムが、通常のサンプリン
グ及びそれに続く離散的フーリエ変換に比べてすぐれた
利点を有していることは明らかである。

例えば、音声及び画像特性の解析、イメージ処理、実時
間音声処理・といった分野における応用業務は数多くあ
る。

本発明のその他の実施例も、クレームに定められている
本発明の精神及び範囲から逸脱するものではない、とい
うことを了解しておかれたい。

【図面の簡単な説明】

第１図は本発明の好ましい実施例に従った信号処理シス
テムのブロックダイヤグラムである。 第２図は、第１図のシステム内で用いられている時変フ
ィルターのブロックダイヤグラムである。 １・・・信号処理システム、２・・・低域フィルター、
４・・・正のトラッキング・保持装置、５・・・負のト
ラッキング・保持装置、６．７・・・差動比較器、勾配
比較器、８・・・正の勾配タイマー、９・・・負の勾配
タイマー、２６・・・システムクロック、３５・・・マ
イクロプロセッサ、３６・・・ＲＡＭ、３７・・・ＲＯ
Ｍ。 ３９・・・正の勾配計数器、４０・・・デジタル−アナ
ログ変換器、４１・・・アナログ−デジタル変換器、４
２・・・正の勾配振幅比較器、４４・・・負の勾配振幅
比較器、４５・・・負の勾配計数器、６１・・・負のピ
ーク入力スイッチ、６８・・・正のピークサンプリング
＆保持装置、６９・・・負のピークサンプリング＆保持
装置、７０・・・正のピーク出力スイッチ、７１・・・
負のピーク出力スイッチ、７２・・・低域フィルター、
８０・・・正のピーク入力スイッチ、８９・・・正の勾
配ゲインサンプリング＆保持装置、９０・・・負の勾配
ゲインサンプリング＆保持装置、９１・・・正の勾配ゲ
イン選択スイッチ、９２・・・負の勾配ゲイン選択スイ
ッチ、９６・・・ゲインブロック。 手 続 補 正 書 （方式） ％式％ １、事件の表示 平成１年特許願第３７３０２号 ２、発明の名称 アナログ信号を解析し再構成する だめの方法及び装置 ３、補正をする者 事件との関係 出 願 人 ４、代 理 人 ５、補正命令の日付 自 発

Claims (1)

1. 【特許請求の範囲】 （１）信号の各々の最大点又は最小点を検出する段階及
   び隣接する各々の最大点・最小点の対の間の時間を記録
   する段階が含まれている、原アナログ信号を解析する方
   法。 （２）各々の最大点及び最小点において信号の振幅（絶
   対値）がサンプリングされ記録されることを特徴とする
   、請求項（１）に記載の方法。 （３）シフトされた信号を作り出すように原アナログ信
   号に対してシフトが適用されることならびに、最大及び
   最小の各々がシフトされた信号の振幅をもとの信号の振
   幅を比較することにより検知されることを特徴とする、
   請求項（２）に記載の方法。 （４）検知された各々の最大点及び最小点における信号
   の振幅が記録に先立って保持されることを特徴とする、
   請求項（３）に記載の方法。 （５）原信号が、最大トラッキング・保持装置を通して
   最大値比較器の正の入力端に接続され、負のトラッキン
   グ・保持装置を通して最小値比較器の負の入力端に接続
   されていること、そしてシフトされた信号は最大及び最
   小トラッキング・保持装置の負及び正の入力端にそれぞ
   れ適用されていること、ならびに最大値又は最小値の検
   知時点でそれぞれのトラッキング・保持装置は、そのト
   ラッキング・保持装置によりそれぞれの最大値又は最小
   値が保持される保持モードに切替えられ、トラッキング
   ・保持装置のうちの他のものはトラッキング・モードに
   切替えられ原信号をトラッキングすること、を特徴とす
   る、請求項（４）に記載の方法。 （６）最大値及び最小値比較器の出力（端）は、ピーク
   入力スイッチに接続され、このスイッチは１出力（端）
   に交互に最大値及び最小値を供給するよう制御されてい
   ることを特徴とする、請求項（５）に記載の方法。 （７）最大点及び最小点の隣接対の各々の間の時間は、
   最大値比較器の出力端に接続されこの比較器によりトリ
   ガーされる負勾配タイマーによりタイミングされ、最小
   点と最大点の隣接対の各々の間の時間は、最小値比較器
   の出力端に接続されこの比較器によりトリガーされる正
   勾配タイマーによりタイミングされることを特徴とする
   、請求項（５）又は（６）に記載の方法。 （８）最大値と最小値の記録された振幅及び記録された
   時間はデジタル化されていることを特徴とする、請求項
   （２）、（５）又は（６）に記載の方法。 （９）原信号はまず低域フィルターに通され高周波数を
   ろ過することを特徴とする、請求項（２）、（５）又は
   （６）に記載の方法。 （１０）原信号はまず低域フィルターに通され高周波数
   をろ過することそして、最大値及び最小値の振幅及び記
   録された時間はデジタル化されていることを特徴とする
   、請求項（２）、（５）又は（６）に記載の方法。 （１１）低域フィルターへの接続に先立って信号の最大
   値及び最小値を保持するためこれらの値をサンプリング
   ・保持ユニットに供給する段階、最大点と最小点の間の
   時間をタイミングする段階、そして各時間の最後におい
   てサンプリング・保持ユニット内に保持された値を低域
   フィルターに接続し次に次の最大値又は最小値をサンプ
   リング・保持ユニットに供給する段階が逐次含まれてい
   るような、隣接する最大点及び最小点の間の時間及び信
   号の最大値及び最小値のデータ記録からアナログ信号を
   再構成する方法。 （１２）最大値は最大サンプリング・保持装置内に保持
   され、最小値は最小サンプリング・保持装置内に保持さ
   れていること、最大値及び最小値は交互に低域フィルタ
   ーに接続され、各時間の終わりに、低域フィルターに接
   続されている値は、１つのサンプリング・保持装置から
   他のサンプリング・保持装置へと切替えられ、かかる１
   つのサンプリング・保持装置はその後次の最大又は最小
   値を受け入れることを特徴とする、請求項（１１）に記
   載の方法。 （１３）隣接する最大値及び最小値の間の時間は、記録
   された時間を振幅比較器に供給し計数器の中の時間を計
   数し、計数された時間を比較器に供給し、そして計数さ
   れた時間が記録された時間に等しい場合計数器をリセッ
   トし１つのサンプリング・保持装置から他のサンプリン
   グ・保持装置まで低域フィルターへの接続を切替えるこ
   とによってタイミングされること、を特徴とする、請求
   項（１２）に記載の方法。 （１４）最大値及び最小値は、サンプリング・保持装置
   に送られる前にデジタルからアナログに変換されること
   を特徴とする、デジタルデータ記録に適用された場合の
   、請求項（１１）、（１２）又は（１３）に記載の方法
   。 （１５）低域フィルターは時変伝達関数フィルターであ
   ることそして時変フィルタは記録された時間に従って制
   御されることを特徴とする、請求項（１１）、（１２）
   又は（１３）に記載の方法。 （１６）時変フィルターは、サンプリング・保持装置内
   に保持されている値を積分し、この積分レベルは記録さ
   れた時間の逆数によって決定されることを特徴とする、
   請求項（１５）に記載の方法。 （１７）以下のものを含む、原アナログ信号を解析する
   ための装置： −信号用入力端と制御用出力端をもつ最大・最小点検出
   器；なお制御用出力（端）は、信号内の検出された最大
   及び最小点に応じて第１の状態と第２の状態の間で交替
   する。 −検出器の制御用出力端に接続されている制御用入力端
   をもつタイマー手段；なおかかるタイマー手段は制御用
   出力（端）の状態の変化の間で勾配時間をタイミングし
   、この手段には、勾配時間の値のためのタイマー出力端
   がついている。 （１８）原信号のためのサンプラ入力端と検出器の制御
   用出力（端）のための制御用入力端を有する振幅サンプ
   ラーがさらに含まれていること、振幅サンプラーは制御
   用出力（端）が状態を変えたとき信号の振幅をサンプリ
   ングし、このサンプラーには信号の振幅値のための振幅
   出力端がついていることを特徴とする、請求項（１７）
   に記載の装置。 （１９）最大・最小点検出器には、アナログ信号用の入
   力端と１つの出力端がついたトラッキング・手段（なお
   このトラッキング手段は前記１つの出力端においてシフ
   トされた信号を生成するため原信号に対しシフトを適用
   する）、及びシフトされた信号のための入力端と原アナ
   ログ信号のための１つの入力端をもつ比較器手段（なお
   、かかる比較器手段は原アナログ信号をシフトされた信
   号と比較し、信号の最大と最小を検出する、又この手段
   には検出器の制御用出力端を含む出力端がある）が含ま
   れていることを特徴とする、請求項（１８）に記載の装
   置。 （２０）振幅サンプラーには、サンプラ入力端に接続さ
   れた１つの保持入力端及び検出器の制御用出力端に接続
   された制御用入力端を有する保持手段が含まれており、
   かかる保持手段は、検出器が最大又は最小点を検出した
   時アナログ信号の値を保持し、保持された値のための保
   持出力（端）も含んでいることを特徴とする、請求項（
   １９）に記載の装置。（２１）トラッキング手段には、
   各々原信号のための出力端とシフトされた信号のための
   それぞれの出力端をもつ正及び負のトラッキング装置が
   含まれていること、及び比較器手段には、正のトラッキ
   ング装置の出力端に接続された負の入力端と原信号のた
   めの正の入力端をもつ正の比較器ならびに負のトラッキ
   ング装置の出力端に接続された正の入力端と原信号のた
   めの負の入力端をもつ負の比較器が含まれていること、
   （なお正及び負の比較器は検出器の制御用出力（端）を
   含む出力端を有する）を特徴とする、請求項（２０）に
   記載の装置。 （２２）トラッキング装置の各々には、サンプリングさ
   れた振幅の各々を保持するため、検出器の制御用出力端
   に接続された制御用入力端をもつトラッキング・保持装
   置が含まれていることを特徴とする、請求項（２１）に
   記載の装置。 （２３）タイマー手段には、負の比較器の出力端に接続
   された制御用入力端をもつ正の勾配タイマーと正の比較
   器の出力端に接続された制御用入力端をもつ負の勾配タ
   イマーが含まれていること（なお正及び負のタイマーに
   は、測定された勾配時間のための出力端がついている）
   を特徴とする、請求項（２２）に記載の装置。 （２４）保持手段の出力端に接続されたアナログ−デジ
   タル変換器を含む、請求項（２０）に記載の装置。 （２５）原信号から高周波数をろ過するため、最大・最
   小点検出器の入力端に接続されている低域フィルターを
   含んでいる、請求項（１７）、（２０）、又は（２４）
   に記載の装置。 （２６）それぞれ正及び負のトラッキング・保持装置に
   接続され、最大及び最小値を共通出力（端）に順次切替
   えるため、検出器に接続された制御用出力端と共通出力
   端に接続された出力端を含む正及び負のピーク入力スイ
   ッチを含んでいる、請求項（２３）に記載の装置。 （２７）共通出力端がアナログ−デジタル変換器に接続
   されていることを特徴とする、請求項（２６）に記載の
   装置。 （２８）最大値及び最小値を順次保持するためのサンプ
   リング・保持ユニット、最大及び最小値のための入力端
   とアナログ出力端を有する低域フィルター、サンプリン
   グ・保持ユニットと低域フィルターの入力端の間に接続
   されたスイッチ手段及びサンプリング・保持ユニットと
   スイッチ手段を制御するための制御・記憶手段（なおス
   イッチ手段は、記録された時間に応じて低域フィルタを
   通して最大・最小値を順次接続するように起動させられ
   ている）が含まれていることを特徴とする、隣接する最
   大及び最小点の間の時間及び信号の最大・最小値のデー
   タ記録からアナログ信号を再構成するための装置。 （２９）サンプリング・保持ユニットには、正のサンプ
   リング・保持装置と負のサンプリング・保持装置が含ま
   れていること、及びスイッチ手段には正のサンプリング
   ・保持装置と低域フィルターの間に接続された正のピー
   クスイッチと負のサンプリング・保持装置と低域フィル
   ターの間に接続された負のピークスイッチが含まれてい
   ること、（なお、これらのピークスイッチは低域フィル
   ターに最大値及び最小値を接続するため交互に起動させ
   られており、正負のサンプリング・保持装置はそれぞれ
   最大値及び最小値の供給を受けている）を特徴とする、
   請求項（２８）に記載の装置。 （３０）制御・記憶手段には、隣接する最大値及び最小
   値の間の時間を計数する計数器が含まれていることを特
   徴とする、請求項（２８）に記載の装置。 （３１）制御・記憶手段には、正及び負の勾配計数器及
   びそれぞれ正及び負の勾配計数器の出力端ならびにそれ
   ぞれ正及び負のピークスイッチに接続されている正及び
   負の勾配振幅比較器が含まれていることを特徴とする、
   請求項（２９）に記載の装置。 （３２）サンプリング・保持ユニットに接続されている
   デジタル−アナログコネクタが含まれていることを特徴
   とする、請求項（２８）、（２９）又は（３１）に記載
   の装置。 （３３）低域フィルターは、記録された時間の値に応じ
   て変化する時変関数フィルターであることを特徴とする
   、請求項（２８）、（２９）又は（３１）に記載の装置
   。 （３４）時変フィルターには外部的に制御されているゲ
   インブロックが含まれていること、そして最大・最小時
   間値はこのブロックに入力され、ブロックにはアナログ
   −出力端及びゲイン入力端があり、ブロックのゲインは
   記録された時間の長さの逆数に応じてゲイン入力端にて
   制御されていることを特徴とする、請求項（３３）に記
   載の装置。 （３５）以下の段階を含む、原アナログ信号を処理する
   方法： −信号の各々の最大又は最小値を検出する段階； −最大及び最小点の隣接する対各々の間の時間を記録す
   る段階； −処理済時間を生成するよう、記録された時間を処理す
   る段階； −処理済時間をタイミングし、このような時間各々の終
   わりに出力値を出力する段階。 （３６）最大及び最小点の各々において、原信号の振幅
   がサンプリングされ記録され、記録された振幅値は、処
   理済の値を生成すべく処理され、処理済値はサンプリン
   グ・保持ユニットへ逐次供給されて、低域フィルターへ
   の接続に先立ち処理済時間により与えられた時間だけ保
   持されること、そして出力値は相応する保持された処理
   済値であることを特徴とする、請求項（３５）に記載の
   方法。 （３７）以下のものを含む、原アナログ信号を処理する
   ための装置； −信号のための入力端及び制御用出力端を有する最大・
   最小点検出器；なお、かかる制御用出力（端）は、信号
   内の検出された最大、最小点に応じて第１及び第２の状
   態の間で交替する； −検出器の制御用出力端に接続された制御用入力端を有
   するタイマー手段；なお、かかるタイマー手段は、制御
   用出力（端）の状態の変化の間の勾配時間をタイミング
   し、勾配時間の値のためのタイマー出力端が有している
   ；−タイマー手段のタイマー出力端に接続された勾配時
   間入力端を有する処理ユニット；なお、かかるユニット
   は、処理済時間を生成するため、勾配時間を処理するた
   めのものである、 −処理ユニットからの処理済時間用の時間入力端を有す
   る出力手段；なおかかる出力手段は、処理済時間におけ
   る出力された振幅値を出力する。 （３８）原信号のためのサンプラー入力端と検出器の制
   御用出力端のための制御用入力端を有する振幅サンプラ
   ーがさらに含まれていること、かかる振幅サンプラーは
   制御用出力端が状態を変えたとき原信号の振幅をサンプ
   リングし、これには信号の振幅値のための振幅出力端が
   ついていること、処理ユニットにはさらに振幅値のため
   の入力端があること、この処理ユニットはさらに振幅値
   を処理して処理済値を生成すること、又処理済のための
   出力端を有していること、出力手段はさらに処理済値の
   ための入力端を有し処理済値を順次保持するためのサン
   プリング・保持ユニット、処理済値のための入力端とア
   ナログ出力端をもつ低域フィルター、サンプリング・保
   持ユニットと低域フィルターの入力端の間に接続された
   スイッチ手段及びサンプリング・保持ユニットとスイッ
   チ手段を制御するための制御・記憶手段を含んでいるこ
   と、（なおかかるスイッチ手段は処理済時間に応じて低
   域フィルターを通して処理済値を順次接続するよう起動
   させられている）を特徴とする、請求項（３７）に記載
   の装置。