JPH0264706A - Pc condition analyzing system - Google Patents

Pc condition analyzing system

Info

Publication number
JPH0264706A
JPH0264706A JP21578488A JP21578488A JPH0264706A JP H0264706 A JPH0264706 A JP H0264706A JP 21578488 A JP21578488 A JP 21578488A JP 21578488 A JP21578488 A JP 21578488A JP H0264706 A JPH0264706 A JP H0264706A
Authority
JP
Japan
Prior art keywords
relay
coil
external input
input signal
rung
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21578488A
Other languages
Japanese (ja)
Inventor
Nobuyuki Kitani
木谷 信之
Haruyasu Eguchi
江口 晴康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP21578488A priority Critical patent/JPH0264706A/en
Publication of JPH0264706A publication Critical patent/JPH0264706A/en
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

PURPOSE:To easily find a cause when the debug or alarm of the sequence program of a programmable controller (PC) occurs by displaying an external input signal which contributes to the output condition of an arbitrary coil. CONSTITUTION:A CPU 1 controls the whole PC, a ROM 2 stores a system program 4 and a condition analyzing system is programmed. A key-in is executed from a keyboard to display the cause of the ON/OFF of the output coil and the display of the cause is requested. The coil designated by the display request is searched, its lang is confirmed, a relay used by decoding is confirmed, further its lang is analyzed and the relay which causes the ON/OFF of the output coil is decided. Next, it is decided whether the decided relay is the external input signal or an internal relay, and when it is the internal relay, it is returned to the coil search and the above operation is repeated. When it is the external input signal, all the relays are displayed on a display 7.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラマブル・コントローラ(以下、PCと
記す)に関し、特にシーケンス・プログラムを解析し表
示するPCの条件解析方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a programmable controller (hereinafter referred to as a PC), and particularly to a condition analysis method for a PC that analyzes and displays a sequence program.

〔従来の技術〕[Conventional technology]

シーケンス・プログラムのデバッグ時や発生したアラー
ムの原因を調べている時などに、成る特定の出力コイル
をオンまたはオフさせている原因を知りたいことがある
When debugging a sequence program or investigating the cause of an alarm that has occurred, you may want to know what is causing a particular output coil to turn on or off.

従来のPCでは、そうした出力コイルをオンまたはオフ
させている原因を知るには、シーケンス・プログラムの
導通状態表示等を参照してオペレータが判断せねばなら
なかった。
In conventional PCs, in order to know the reason why such an output coil is turned on or off, the operator has to refer to the continuity state display of the sequence program and make a judgment.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、シーケンス・プログラムが複雑な場合には、そ
のプログラムを解析するのは非常に困難であった。
However, when a sequence program is complex, it is very difficult to analyze the program.

本発明はこのような問題点に鑑みてなされたものであり
、アラーム発生原因の究明やデバッグの容易なPCを提
供することを目的とする。
The present invention has been made in view of these problems, and it is an object of the present invention to provide a PC that allows easy investigation of the cause of alarm occurrence and easy debugging.

〔課題を解決するための手段〕[Means to solve the problem]

本発明では上記の課題を解決するために、指定されたコ
イルをシーケンス・プログラムにおいてサーチし、前記
コイルが属するラングを確認する第1のステップと、 確認された前記ラングをデコードし、前記ラングにおい
て使用されているリレーを確認する第2のステップと、 確認された前記リレーの状態をもって前記ラングを解析
し、前記コイルの出力状態に寄与しているリレーを判定
する第3のステップと、前記第3のステップにて判定さ
れた前記リレーが外部入力信号であるか否かを判断し、
否であればさらに前記第1のステップへ戻す第4のステ
ップと、 前記第4のステップにおいて外部入力信号であることを
確認された前記リレーを表示する第5のステップと、 からなることを特徴とするPCの条件解析方式が提供さ
れる。
In order to solve the above problems, the present invention includes a first step of searching for a specified coil in a sequence program and confirming the rung to which the coil belongs, and decoding the confirmed rung and decoding the rung to which the coil belongs. a second step of confirming the relay being used; a third step of analyzing the rung with the confirmed state of the relay to determine the relay contributing to the output state of the coil; Determine whether the relay determined in step 3 is an external input signal,
If not, a fourth step of returning to the first step; and a fifth step of displaying the relay that was confirmed to be an external input signal in the fourth step. A condition analysis method for a PC is provided.

〔作用〕[Effect]

原因表示すべき出力コイルとその極性(オンまたはオフ
)とが指定されると、システム・プログラムは先ず、シ
ーケンス・プログラムにおいてその指定されたコイルを
サーチする。
Once the output coil and its polarity (on or off) are specified, the system program first searches for the specified coil in the sequence program.

次いで、指示されたコイルが属するラング、すなわちネ
ットをデコードし、そのラングで使用されているリレー
(論理的接点)を確認する。
Next, the rung, or net, to which the indicated coil belongs is decoded, and the relays (logical contacts) used in that rung are determined.

次に、使用されているリレー(論理的接点)の状態や接
続状況などを突き合わせてラングを解析し、指定された
コイルがオンまたはオフする原因となっているリレーを
判定する。この判定されたリレーが外部入力信号であれ
ば、このま\直ちに表示する。もしも、この判定された
リレーが内部リレーの論理的接点にすぎないのであれば
、その内部リレーのコイルをサーチして、外部入力信号
を得るまで前記の一連の処理が何回でも反復される。そ
のようにして最終的に得られた外部入力信号が、真正の
原因として表示装置に表示される。
Next, the rung is analyzed by comparing the status and connection status of the relays (logical contacts) used to determine which relay is causing the specified coil to turn on or off. If this determined relay is an external input signal, it will be displayed immediately. If this determined relay is only a logical contact point of an internal relay, the coil of the internal relay is searched and the series of processes described above are repeated any number of times until an external input signal is obtained. The external input signal finally obtained in this way is displayed on the display device as the genuine cause.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面に基づいて説明する。 Hereinafter, one embodiment of the present invention will be described based on the drawings.

第1図に、本発明によるPCの条件解析方式を実施する
ためのハードウェアのブロック図を示す。
FIG. 1 shows a block diagram of hardware for implementing the PC condition analysis method according to the present invention.

図において、lはPC全体を制御するためのプロセッサ
、2はROM、3はRAMである。ROM2はシステム
・プログラム4を格納しており、システム・プログラム
4には本発明の条件解析方式がプログラミングされてい
る。5はユーザの作成したシーケンス・プログラム、6
はユーザ・プログラム5で使用される内部リレーであり
、ともにRAM3に格納されている。
In the figure, 1 is a processor for controlling the entire PC, 2 is a ROM, and 3 is a RAM. The ROM 2 stores a system program 4, and the system program 4 is programmed with the condition analysis method of the present invention. 5 is a sequence program created by the user, 6
are internal relays used by the user program 5, and both are stored in the RAM 3.

7はCRT表示装置、8は原因表示要求等をキーインす
るためのキーボードである。
7 is a CRT display device, and 8 is a keyboard for inputting requests for cause display, etc.

9は入力回路であり、外部入力信号を受け、信号レベル
を変換してバス10へと転送する。11は出力回路であ
り、内部の出力信号を外部へ出力する。
An input circuit 9 receives an external input signal, converts the signal level, and transfers it to the bus 10. 11 is an output circuit, which outputs an internal output signal to the outside.

第2図に本発明のフローチャートを示す。Sに続く数字
はステップ番号である。
FIG. 2 shows a flow chart of the present invention. The number following S is the step number.

(31)出力コイルのオン・オフ原因表示要求があれば
S2へ進み、無ければENDとなる。
(31) If there is a request to display the cause of on/off of the output coil, the process advances to S2; if there is no request, the process goes to END.

〔S2〕表示要求で指定された出力コイルをサーチし、
その指定コイルが属するラング(ネット)を確認する。
[S2] Search for the output coil specified in the display request,
Check the rung (net) to which the designated coil belongs.

(33)S2で確認されたラングをデコードし、使用さ
れているリレー(論理的接点)を確認する。
(33) Decode the rung confirmed in S2 and confirm the relay (logical contact) used.

(34]33で確認されたリレーの状態をもってラング
を解析し、指定された出力コイルのオンまたはオフの原
因となっているリレー(論理的接点)を判定する。
(34) Analyze the rung using the state of the relay confirmed in 33, and determine which relay (logical contact) is responsible for turning on or off the specified output coil.

(35)34で判定されたリレー(論理的接点)が、外
部入力信号(DI)であるか或いは内部リレーの論理的
接点であるかを判断する。
(35) Determine whether the relay (logical contact) determined in step 34 is an external input signal (DI) or a logical contact of an internal relay.

もし、外部入力信号(DI)ではないことが判った場合
、すなわち内部リレーの論理的接点にすぎないことが判
った場合には、その内部リレーのコイルをS2へ戻し、
S2から35までの処理を反復する。
If it turns out that it is not an external input signal (DI), that is, it turns out that it is only a logical contact of the internal relay, return the coil of the internal relay to S2,
The processes from S2 to S35 are repeated.

また、外部入力信号(DI)であると判断された場合に
はS6へと進む。
Further, if it is determined that the signal is an external input signal (DI), the process advances to S6.

(S6)S5にて外部入力信号であると確認されたリレ
ーをすべて表示装置に表示する。
(S6) All relays that were confirmed to be external input signals in S5 are displayed on the display device.

第3図に、本発明を説明するためのラダー図の例を示す
ラング1とラング2との2つのラングが示されている。
FIG. 3 shows two rungs, rung 1 and rung 2, showing an example of a ladder diagram for explaining the present invention.

r+XLEJの論理的接点は、PCにより制御される機
械のY軸のプラス方向リミット・スイッチがエラーを検
出して作動したときに閉じられる。r−XLEJは、Y
軸のマイナス方向リミット・エラーが検出された場合に
閉じられる。
The r+XLEJ logic contact is closed when the machine's Y-axis positive limit switch, controlled by the PC, detects an error and is activated. r-XLEJ is Y
Closed when a negative axis limit error is detected.

rXLE、はY軸のリミット・エラー rYLE」はY
軸のリミット・エラー、ZLEはY軸のリミット・エラ
ーをそれぞれ意味する内部リレーであり、そのうちのい
ずれか1つの接点でも閉じれば、rLEJのコイル、す
なわちリミット・スイッチによるエラー検出を意味する
出力コイルに出力を生ずる。
rXLE is the Y-axis limit error. rYLE is the Y-axis limit error.
Axis limit error and ZLE are internal relays that each indicate a Y-axis limit error, and if any one of the contacts closes, the rLEJ coil, an output coil that means error detection by a limit switch, is activated. produces an output.

いま仮りに、「LE」のアラームがオンになったとする
。その原因を表示させたい場合には、キーボード8から
rLE、とrオン」とをキーインし、原因表示を指示す
る。
Assume now that the "LE" alarm is turned on. If it is desired to display the cause, the user inputs "rLE" and "rON" from the keyboard 8 to instruct display of the cause.

すると、システム・プログラムはユーザ・プログラム(
シーケンス・プログラム)においてLEをサーチし、L
Eコイルの属するラング2を確認する。次に、ラング2
をデコードし、XLESYLE、ZLEの3つの論理的
接点が並列に接続されていることを確認する。
The system program then becomes the user program (
Sequence program), search for LE, and
Check rung 2 to which the E coil belongs. Next, rung 2
Decode and confirm that the three logical contacts of XLESYLE and ZLE are connected in parallel.

次いで、ラングの構成と各接点の状態とを解析し、LE
コイルをオンさせている原因はXLEであると判定する
Next, the configuration of the rung and the state of each contact are analyzed, and the LE
It is determined that the cause of turning on the coil is XLE.

次に、そのXLEが他のラングにおいて出力コイルとな
っているか否かをサーチする。XLE接点は内部リレー
であり、XLEコイルを第2図の32へと戻し、指定コ
イルの場合と同様の処理を繰り返す。すなわち、ラング
1をデコードし、+XLE接点と−XLE接点とが並列
に接続されていることを確認する。次いでラング1を解
析し、XLEコイルをオンさせているのは+XLE接点
であると判定する。+XLE接点は外部入力信号である
ので、そこで、LEコイルをオンさせている原因として
r+XLE、が表示される。
Next, a search is made to see if that XLE is an output coil in another rung. The XLE contact is an internal relay that returns the XLE coil to 32 in FIG. 2 and repeats the same process as with the designated coil. That is, rung 1 is decoded and it is confirmed that the +XLE contact and the -XLE contact are connected in parallel. Next, rung 1 is analyzed and it is determined that it is the +XLE contact that turns on the XLE coil. Since the +XLE contact is an external input signal, r+XLE is displayed as the reason for turning on the LE coil.

第4図に、表示装置7の画面への表示の例を示す。まず
、原因表示要求において指定された出力コイルrLEJ
が「指定コイル」として表示される。次に、その指定コ
イルをオンさせる原因となったr+XLEJがrオン条
件リレー」として表示される。次いで、処理の中間段階
にて明らかとなった内部リレーrXLEJが「内部条件
リレー」として表示される。
FIG. 4 shows an example of a display on the screen of the display device 7. First, the output coil rLEJ specified in the cause display request.
is displayed as the “designated coil”. Next, r+XLEJ, which caused the specified coil to turn on, is displayed as "r ON condition relay". The internal relay rXLEJ, which became clear at an intermediate stage of the process, is then displayed as an "internal condition relay."

本実施例においては簡単なラダー図を例にひいて説明し
たので、オン条件リレーは1個だけであった。しかし、
直列に多数の論理的接点が接続されているラダー図にお
いては、オン条件リレーもしくはオフ条件リレーは複数
となる。
In this embodiment, a simple ladder diagram was used as an example for explanation, so there was only one on-condition relay. but,
In a ladder diagram in which many logical contacts are connected in series, there will be a plurality of on-condition relays or off-condition relays.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明では、任意の出力コイルの出
力状態に寄与している外部入力信号を表示させるように
したので、PCのシーケンス・プログラムのデバッグや
、アラーム発生時の原因究明が容易となる。
As explained above, in the present invention, external input signals contributing to the output state of any output coil are displayed, making it easier to debug a PC sequence program and investigate the cause when an alarm occurs. Become.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるPCの条件解析方式を実施するた
めのハードウェアのブロック図、第2図は本発明のフロ
ーチャート、 第3図は本発明の説明に使用するためのラダー図、 第4図は表示装置の画面への表示例を示す図である。 1・・・−・・・・・・・・・・プロセッサ2−・−・
・・・・−・・−ROM 3−・−−一−・・・−・−RAM 4・−・・・・−・・−・システム・プログラム5−・
・・−・−・・−・・−ユーザ・プログラム6・−・・
−・−・・・・−・内部’J t’−7−・・−・・−
・−・・−・表示装置8・・・・・−・−・・・・・・
キーボード9・・−・・−・・−・・・・−入力回路0
−・−・・・−−−−−−−バス 1−・・・−−−−−・−・−・−・出力回路特許出願
人 ファナック株式会社 代理人   弁理士  服部毅巖 #I2図 第4図
FIG. 1 is a block diagram of hardware for implementing the PC condition analysis method according to the present invention, FIG. 2 is a flowchart of the present invention, FIG. 3 is a ladder diagram used to explain the present invention, and FIG. The figure is a diagram showing an example of a display on a screen of a display device. 1...--Processor 2---
......--ROM 3---1---RAM 4---System program 5--
・・−・−・・−・・−User program 6・−・・
−・−・・・−・Internal 'J t' −7−・・−・・−
・−・・−・Display device 8・・・・・−・−・・・・・・・
Keyboard 9 - Input circuit 0
−・−・・−−−−−−−Bus 1−・−−−−−・−・−・−・Output circuit patent applicant FANUC Co., Ltd. agent Patent attorney Takeshi Hattori #I2 Figure Figure 4

Claims (1)

【特許請求の範囲】[Claims] (1)指定されたコイルをシーケンス・プログラムにお
いてサーチし、前記コイルが属するラングを確認する第
1のステップと、 確認された前記ラングをデコードし、前記ラングにおい
て使用されているリレーを確認する第2のステップと、 確認された前記リレーの状態をもって前記ラングを解析
し、前記コイルの出力状態に寄与しているリレーを判定
する第3のステップと、 前記第3のステップにて判定された前記リレーが外部入
力信号であるか否かを判断し、否であればさらに前記第
1のステップへ戻す第4のステップと、 前記第4のステップにおいて外部入力信号であることを
確認された前記リレーを表示する第5のステップと、 からなることを特徴とするPCの条件解析方式。
(1) A first step of searching for a specified coil in a sequence program and confirming the rung to which the coil belongs; and a second step of decoding the identified rung and confirming the relay used in the rung. a third step of analyzing the rung using the confirmed state of the relay to determine which relay contributes to the output state of the coil; a fourth step in which the relay determines whether the signal is an external input signal, and if not, the process returns to the first step; and the relay is confirmed to be an external input signal in the fourth step. A PC condition analysis method comprising: a fifth step of displaying;
JP21578488A 1988-08-30 1988-08-30 Pc condition analyzing system Pending JPH0264706A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21578488A JPH0264706A (en) 1988-08-30 1988-08-30 Pc condition analyzing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21578488A JPH0264706A (en) 1988-08-30 1988-08-30 Pc condition analyzing system

Publications (1)

Publication Number Publication Date
JPH0264706A true JPH0264706A (en) 1990-03-05

Family

ID=16678175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21578488A Pending JPH0264706A (en) 1988-08-30 1988-08-30 Pc condition analyzing system

Country Status (1)

Country Link
JP (1) JPH0264706A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05100719A (en) * 1991-10-07 1993-04-23 Nippondenso Co Ltd Programmable controller

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5225988A (en) * 1975-08-25 1977-02-26 Toyota Motor Corp Check device of sequence circuit
JPS54102476A (en) * 1978-01-27 1979-08-11 Toyoda Mach Works Ltd Sequence controller monitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5225988A (en) * 1975-08-25 1977-02-26 Toyota Motor Corp Check device of sequence circuit
JPS54102476A (en) * 1978-01-27 1979-08-11 Toyoda Mach Works Ltd Sequence controller monitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05100719A (en) * 1991-10-07 1993-04-23 Nippondenso Co Ltd Programmable controller

Similar Documents

Publication Publication Date Title
US5426730A (en) Method and apparatus for displaying sequential function chart elements
JPH0264706A (en) Pc condition analyzing system
JP2653346B2 (en) Programmable controller
JPH01177609A (en) Simulation system for pc
CN112561208B (en) Method, apparatus, electronic device and storage medium for index generation system
JP2923997B2 (en) Finding the cause of an error in a ladder sequence program
JPH05298204A (en) Test circut for input/output processor
JPS61813A (en) Deciding system for faulty area of sequence controller
JPH06274298A (en) Monitoring device for control apparatus
JPH04145544A (en) Debugging device
JPH06266420A (en) Programmable controller
JPH0293898A (en) Monitoring device
JPH0344708A (en) Plant supervisory operating device
JPH05297840A (en) Flat display device
JPH06325016A (en) Abnormality analyzer
JPH02253305A (en) Signal tracing system for programmable controller
JPH02242376A (en) Drawing and simulation device for logic circuit
JPH05100719A (en) Programmable controller
JPH06110508A (en) Production managing device
JPH01155444A (en) Debugging device
JPH08202581A (en) Debugging device for parallel computers
JPS62256004A (en) Programmable controller
JPH046480B2 (en)
JPH0353122A (en) Device and system for displaying hierarchy based on plant model
JPS63217429A (en) Mode switching system for information processor