JPH026329Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は流速・流量検出装置乃至測定装置に関
する。

流路中に渦発生体を配置し、渦発生体のために
被測流体中に生ずるカルマン渦をサーミスタで検
出し、流路中を流れる流体の流速・流量を検出、
測定する装置は知られている。

従来、この種の装置では、被測流体の流速乃至
渦の発生に応じてサーミスタを含む検出器から出
力される電気信号は一般に比較器からなる零クロ
ス回路でパルス化されている。

しかし乍ら、この種の流速・流量検出装置では
流速・流量が大きくなる程、すなわち検出器から
出力される電気信号の周波数が高くなる程、低周
波雑音が増加するために、零クロス回路でパルス
化されてなる信号のパルス巾は実際の流速・流量
値からずれてしまう虞れがあり、また低周波雑音
の振幅が大きい場合には、ゼロクロスが得られ
ず、流速流量信号が得られない不具合もあつた。

本考案は前記した点に鑑みなされたものであ
り、その目的とするところは、低周波雑音の影響
が少ない流速・流量検出装置を提供することにあ
る。本考案によれば、前記目的は、被測流体の流
速に応じた周波数を有するアナログ流速検出信号
を出力する検出器と、 この検出器からのアナログ流速検出信号の周期
よりも小さい周期の第一の制御信号に従つて、ア
ナログ流速検出信号をサンプリングしホールドし
て出力する第一のサンプル及びホールド回路と、 第一の制御信号に関して第一のサンプル及びホ
ールド回路と同じサンプル及びホールド特性を有
しており、実質的に前記第一の制御信号を論理反
転した第二の制御信号に従つて、第一のサンプル
及びホールド回路からの出力信号をサンプリング
しホールドすることにより、前記検出器からのア
ナログ流速検出信号を前記第一の制御信号の周期
ごとに変化する階段状信号に変換して出力する第
二のサンプル及びホールド回路と、 前記検出器からのアナログ流速検出信号のレベ
ルを第二のサンプル及びホールド回路の出力信号
のレベルと比較し、この比較結果に基づいて高又
は低レベルのデジタル信号を出力する比較器とを
有してなる流速・流量検出装置により達成され
る。

次に、本考案の好ましい一具体例を図面に基づ
いて説明する。

図中、１は配管２中を流れる被測流体３の流速
に応じた周波数Ａの電気信号Ｂをアナログ流速検
出信号としての流速信号として出力する検出器で
ある。信号Ｂの周波数Ａは例えば20〜500Hz程度
である。検出器１は被測流体３の流速に応じたカ
ルマン渦を発生すベく流体３の流れ方向（第１図
中紙面の裏側から手前側に向かう）に直角に設け
られた渦発生体４を有しており、渦発生体４の一
端５はネジ６により配管２に固定されている。渦
発生体４の他端７は配管２を貫通して管２の外部
に突出している。渦発生体４の長手方向に垂直な
断面形状は例えば三角形であるが、三角形の変わ
りに五角形（野球のベース形）でも、円形等でも
よい。流体３の流れによつて、渦発生体４の下流
側の左右には流速に対応する周期的なカルマン渦
ができ、この渦の発生にともない渦発生体４の流
れに対向する面８での流速も周期的に変化する。

渦発生体４には、渦に対向する面８に開口８
ａ，８ｂを有すると共に渦発生体４の突出端面９
で開口した一対の孔１０ａ，１０ｂが設けられて
いる。開口８ａ，８ｂ及び孔１０ａ，１０ｂは流
れ方向からみた渦発生体４の中心線１１に関して
左右対称に形成されている。孔１０ａ，１０ｂに
は先端にサーミスタ１１ａ，１１ｂが固定された
検出素子棒１２ａ，１２ｂが着脱自在に嵌装され
ている。サーミスタ１１ａ，１１ｂは夫々面８
ａ，８ｂと実際上面一の位置にある。１３ａ，１
３ｂはリード線である。棒１２ａ，１２ｂの外に
取り出されたリード線１３ａ，１３ｂは一対の検
出素子１１ａ，１１ｂを構成要素とするブリツジ
回路を形成すベく回路１４に接続されており、回
路１４から信号Ｂが出力される。

１５，１６は共にサンプル及びホールド回路、
１７は制御信号発生回路、１８は比較回路、１９
は抵抗１９ａ及びコンデンサ１９ｂからなる遅延
回路、２０はインバータである。

制御信号発生回路１７は検出器１から流速信号
Ｂを受け取り、現時点より前のある短かい期間に
おけるこの信号Ｂの平均的周波数のｎ倍の繰り返
し周波数Ｃの制御パルス信号Ｄを発生すベく構成
されている。尚この数値ｎは整数値であり、好ま
しくは比較的大きな数である。

この場合、流速すなわち流速信号Ｂの周波数Ａ
の変化に応じてパルス信号Ｄの周波数Ｃを変える
ことにより、後述のサンプル及びホールド回路の
保持（ホールド）時間を調整し得、流速により正
確に対応するパルス巾の信号を出力することが可
能となる。尚、ｎが極めて大きい場合、ｎは整数
値でなくてもよく、この場合、発生器１７は一定
の繰り返し周波数の（例えばパルス占有率が1/2
の）パルス信号を発生すベく構成されていてもよ
い。また流速の変動巾が小さく、信号Ｂの周波数
Ａの変動巾が小さい場合にも、信号Ｄの周波数Ｃ
を所定値に固定しておいてもよい。

制御信号Ｄは遅延回路１９でわずかに遅延させ
られインバータ２０で論理反転せしめられた制御
信号Ｅの形でサンプル及びホールド回路１５に与
えられる。換言すれば制御信号Ｄはほゞ制御信号
Ｅを論理反転せしめたものに相当する。

サンプル及びホールド回路１５は、制御信号Ｅ
が論理１すなわち高レベルにある期間流速信号Ｂ
をサンプリングし、制御信号Ｅの立ち下がりで流
速信号Ｂをホールドすベく構成されている。この
サンプル及びホールド回路１５は制御信号Ｅに従
つて、流速信号Ｂをサンプリングしホールドし
て、入力信号Ｂと保持信号を繰り返してなる信号
Ｆの形で出力する。

第二のサンプル及びホールド回路１６は、制御
信号に関して第一のサンプル及びホールド回路１
５と同様な特性を有している。すなわち回路１６
は、制御信号Ｄが論理１すなわち高レベルにある
期間回路１５からの出力信号Ｆをサンプリング
し、制御信号Ｄの立ち下がりで信号Ｆをホールド
すベく構成されている。このサンプル及びホール
ド回路１６は制御信号Ｄに従つて、信号Ｆをサン
プリングしホールドして階段状の信号Ｇの形で出
力する。この信号Ｇは回路１７からの信号Ｄの周
期１／Ｃの期間一定レベルをとる。この一定レベ
ルは１／Ｃごとの流速信号Ｂのレベルである。こ
のサンプリング及びホールド回路１６からの出力
信号Ｇのレベルは、信号Ｂが時間ｔと共に減少す
る区間Ｈにおいては実際上信号Ｂのレベル以上で
あり、信号Ｂが時間ｔと共に増加する区間Ｊにお
いては実際上信号Ｂのレベル以下である。

尚サンプリング及びホールド回路１６の出力に
例えば抵抗及びコンデンサからなる回路１９と同
様な積分乃至遅延回路を設けて、区間Ｈにおいて
信号Ｇのレベルが信号Ｂのレベルより高くなるよ
うにし、区間Ｊにおいて信号Ｇのレベルが信号Ｂ
のレベルよりも低くなるようにしてもよい。これ
に加えて回路１５の出力と回路１６の入力との間
に回路１９と同様な回路を入れてもよく、この場
合インバータ２０の前の回路１９はなくてもよ
い。

尚、サンプル及びホールド回路１５，１６を、
制御信号Ｅ，Ｄが低レベルにある期間にサンプリ
ングを行ない、制御信号Ｅ，Ｄの立ち上がりでホ
ールドするように構成してもよい。

加えて、サンプル及びホールド回路１５，１６
の一方が対応する一方の制御信号の高レベルの期
間でサンプリングを行ない、且つ該一方の制御信
号の立ち下がりで入力信号をホールドし、サンプ
ル及びホールド回路１５，１６の他方が対応する
他方の制御信号の低レベルの期間でサンプリング
を行ない且つ該他方の制御信号の立ち上がりで入
力信号をホールドするように構成してもよい。こ
の場合インバータ２０は不要である。尚、この場
合も回路１５，１６が、制御信号に関して同じサ
ンプル及びホールド特性を有する（制御信号の高
又は低の同じ条件下でサンプリングをし、制御信
号の立ち下がり又は立ち上がりの同じ条件下でホ
ールドする）二つの回路からなると共に、二つの
回路のうちの一方の回路、例えば回路１５に相当
する前段の回路の制御信号の入力にインバータ２
０に対応するインバータが設けられているのと等
価である。

比較器１８は、サンプル及びホールド回路１６
からの出力信号Ｇのレベルを検出器１からの流速
信号Ｂのレベルと比較し、例えば、信号Ｇのレベ
ルが実際上信号Ｂのレベル以上の場合その出力が
論理１（高レベル）となり、信号Ｇのレベルが実
際上信号Ｂのレベルよりも小さい場合その出力が
論理０（低レベル）となるように構成されている。
比較器１８は信号Ｇ，Ｂのレベルの比較により、
流速信号Ｂのレベルが時間と共に小さくなる区間
Ｈにおいて高レベルとなり流速信号Ｂのレベルが
時間と共に大きくなる区間Ｊにおいて低レベルと
なるデジタル信号としてのパルス信号Ｋを測定し
流速・流量信号として出力する。

以上の如く構成された流速・流量検出装置で
は、流速信号Ｂの時間的増減を判定して信号Ｋを
生成しているため流速信号Ｂに低周波雑音が重畳
されていても、信号Ｋは低周波雑音が実際上除去
された信号になる。このパルス信号Ｋのパルス巾
は流体３の流速・流量の大きさに対応しており、
流速・流量が実質的に一定の期間においてはパル
ス信号Ｋのパルス占有率は一定値1/2になる故、
このパルス信号Ｋを平滑化乃至積分してなるアナ
ログ出力信号のレベルは流速・流量の大きさに対
応する。

また、この流速・流量検出装置は、渦の検出信
号Ｂを直接渦の発生周波数に対応するパルス巾の
パルス信号Ｋに変換すべく構成されているため回
路が比較的簡単である。

以上の如く、本考案の流速・流量検出装置には
被測流体の流速に応じた周波数を有する流速信号
を出力する検出器と、この検出器からの流速信号
の周期よりも十分に小さい周期の制御信号に従つ
て流速信号をサンプリングしホールドして出力す
る第一のサンプル及びホールド回路と、制御信号
に関して第一のサンプル及びホールド回路と同じ
サンプル及びホールド特性を有しており、実質的
に、前記制御信号を論理反転した制御信号に従つ
て第一のサンプル及びホールド回路からの出力信
号をサンプリングしホールドして出力する第二の
サンプル及びホールド回路と、前記検出器からの
流速信号のレベルを第二のサンプル及びホールド
回路の出力信号のレベルと比較し、この比較結果
に基づいて高又は低レベルの信号を出力する比較
器とが設けられているために、従来の如く零クロ
ス回路を用いる場合と比較して、流速信号に低周
波雑音が重畳されていても該低周波雑音の影響を
受けにくく、確実に流速・流量が検出測定され得
る。

本考案の流速・流量検出装置は、 (i) 検出器からのアナログ流速検出信号の周期よ
りも小さい周期の第一の制御信号に従つて、ア
ナログ流速検出信号をサンプリングしホールド
して出力する第一のサンプル及びホールド回路
を有すると共に、 (ii) 第一の制御信号に関して第一のサンプル及び
ホールド回路と同じサンプル及びホールド特性
を有しており、実質的に前記第一の制御信号を
論理反転した第二の制御信号に従つて、第一の
サンプル及びホールド回路からの出力信号をサ
ンプリングしホールドすることにより、前記検
出器からのアナログ流速検出信号を前記第一の
制御信号の周期ごとに変化する階段状信号に変
換して出力する第二のサンプル及びホールド回
路を有しており、更に、 (iii) 前記検出器からのアナログ流速検出信号のレ
ベルを第二のサンプル及びホールド回路の出力
信号のレベルと比較し、この比較結果に基づい
て高又は低レベルのデジタル信号を出力する比
較器を有するが故に、本考案の流速・流量検出
装置は、第二のサンプル及びホールド回路から
の出力信号が階段状の信号であるため、検出器
からのアナログ流速検出信号との比較におい
て、これら二つの信号の交差する回数を単一に
し得、その結果流速流量の測定誤りを少なくし
得るという利点を有する。

【図面の簡単な説明】

第１図は本考案による好ましい一具体例の流
速・流量検出装置の検出器の説明図、第２図は本
考案による好ましい一具体例の流速・流量検出装
置のブロツク図、第３図は第２図の装置に表われ
る信号のタイムチヤートである。 １……検出器、１５，１６……サンプル及びホ
ールド回路、１８……比較器。

Claims (1)

1. 【実用新案登録請求の範囲】 被測流体の流速に応じた周波数を有するアナロ
   グ流速検出信号を出力する検出器と、 この検出器からのアナログ流速検出信号の周期
   よりも小さい周期の第一の制御信号に従つて、ア
   ナログ流速検出信号をサンプリングしホールドし
   て出力する第一のサンプル及びホールド回路と、 第一の制御信号に関して第一のサンプル及びホ
   ールド回路と同じサンプル及びホールド特性を有
   しており、実質的に前記第一の制御信号を論理反
   転した第二の制御信号に従つて、第一のサンプル
   及びホールド回路からの出力信号をサンプリング
   しホールドすることにより、前記検出器からのア
   ナログ流速検出信号を前記第一の制御信号の周期
   ごとに変化する階段状信号に変換して出力する第
   二のサンプル及びホールド回路と、 前記検出器からのアナログ流速検出信号のレベ
   ルを第二のサンプル及びホールド回路の出力信号
   のレベルと比較し、この比較結果に基づいて高又
   は低レベルのデジタル信号を出力する比較器とを
   有してなる流速・流量検出装置。