JPH0258419A - 出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トーテムポール回路やコンプリメンタリプッ
シュプル回路、又はオープンコレクタ回路やオープンド
レイン回路を含む出力回路に関し、例えばそのような出
力回路を含む半導体集積回路に適用して有効な技術に関
するものである。

〔従来技術〕

半導体集積回路の出力回路としてはＴＴＬ　（トランジ
スタ・トランジスタ・ロジック）ゲートで構成されるト
ーテムポール出力やオープンコレクタ出力などを利用す
ることができる。トーテムポール出力回路はハイレベル
及びローレベルの双方の出力状態に対して低インピーダ
ンスを有し、容量性負荷に対する高速駆動などに利用さ
れる。−方オープンコレクタ出力回路の出力トランジス
タはコレクタが開放され、そこにプルアップ抵抗のよう
な負荷抵抗を外付けして動作され、複数のゲート出力に
対するワイヤード○Ｒを可能とするものである。

尚、トーテムポール出力やオープンコレクタ出力につい
て記載された文献の例としては昭和５６年６月３０日朝
倉書店発行の「集積回路応用ハンドブック」第２３６頁
がある。

〔発明が解決しようとする課題〕

ところで、出力回路が駆動すべきバス信号線は一般的に
終端抵抗を入れない限り容量成分が相対的に大きくなり
、バス信号線の論理値が変化されないときには大きな電
流は流れないが、バス信号線の論理値を反転させるよう
な場合に、その動作を高速に行おうとすると、容量性負
荷に対する駆動能力を増さなければならず、そのために
従来はトーテムポール出力回路を構成するトランジスタ
を大きくしてベース及びコレクタに大きな電流を流して
いた。しかしながら、このような手段では消費電力が著
しく増大してしまう。

また、オープンコレクタ出力回路ではバス信号線に対す
る充電を負荷抵抗によって行うため、トーテムポール出
力回路に比べて高速にバス信号線を駆動することができ
ないが、そうかといって負荷抵抗の値を小さくしても消
＊電力ばかり増して負荷抵抗の値を小さくする割りには
高速動作を実現することができない。この点については
オープンドレイン出力回路についても同様である。

本発明の目的は、消費電力の著しい増大を抑えて駆動能
力もしくは駆動速度を高めることができる出力回路を提
供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、トーテムポール回路又はコンプリメンタリプ
ッシュプル回路を含む最終出力段に、出力前段を構成す
るトーテムポール回路又はコンプリメンタリプッシュプ
ル回路を結合し、その最終出力段を出力反転させる入力
の変化に基づいて所定期間出力前段を最終出力段に同期
動作させる制御手段を設けるものである。

また、オープンコレクタ又はオープンドレインとされる
トランジスタによって構成される最終出力段の出力端子
に電流供給用トランジスタを結合し、その最終出力段を
構成するトランジスタをターンオフさせる入力の変化を
検出して、上記電流供給用トランジスタを所定期間ター
ンオン制御する制御手段を設けるものである。このとき
、電流引き抜き能力をも向上させる場合には、トーテム
ポール回路又はコンプリメンタリプッシュプル回路によ
って出力前段を構成し、上記最終出力段を出力反転させ
る入力の変化に基づいて所定期間出力前段を最終出力段
に同期動作させるとよい６〔作　用〕 上記した手段によれば、最終出力段の出力反転動作に呼
応して出力動作する出力前段が最終出力段だけの動作に
較べて出力インピーダンスをさらに低くして高速動作も
しくは駆動能力の増大をもたらすように働く。そして出
力前段及び最終出力段による駆動動作で出力が確定され
る以降出力前段の出力動作を停止させる制御手段は無駄
な電力消費を抑制するように作用する。

〔実施例１〕 第１図には本発明の一実施例であるトーテムポール形式
の出力回路が示される。

第１図に示される出力回路は、最終出力段を構成するト
ーテムポール回路１と、このトーテムポール回路１の出
力端子に結合されて出力前段を構成するトーテムポール
回路２と、上記最終出力段を構成するトーテムポール回
路１の出力を反転させるべき入力信号ＩＮの変化に基づ
いて所定期間出力前段を構成するトーテムポール回路２
を最終出力段を構成するトーテムポール回路１に同期動
作させる制御回路３とを備えて成る。

上記最終出力段を構成するトーテムポール回路１は、特
に制限されないが、電源端子Ｖ　ｃ　ｃと回路の接地端
子Ｖｅｅとの間に直列接続された１対のｎｐｎ　トラン
ジスタＱｌ、Ｑ２を備え、これらトランジスタＱｌ、Ｑ
２を制御するために、抵抗Ｒ１，ｎｐｎトランジスタＱ
３．抵抗Ｒ２が電源端子ｖｃｃと回路の接地端子Ｖｅｅ
との間に直列接続される。上記トランジスタＱ１のベー
ス電極はトランジスタＱ３のコレクタ電極に結合され。

且つ上記トランジスタＱ２のベース電極はトランジスタ
Ｑ３のエミッタ電極に結合され、そして上記トランジス
タＱ３のベース電極には入力信号ＩＮが供給される。入
力信号ＩＮが比較的高いレベルにされると、トランジス
タＱ３がオン動作され、これによってトランジスタＱ２
は出力端子ＯＵＴに結合されるパス信号ＩＢＳＬの容量
性負荷ＣＬに充電されている電荷を回路の接地端子Ｖ　
ｅｅに引き抜いてローレベルに駆動する。一方、入力信
号ＩＮが比較的低いレベルにされると、トランジスタＱ
３がオフ動作され、これによってトランジスタＱ１は出
力端子ＯＵＴに結合される容量性負荷ＣＬに電源端子Ｖ
ｃｃから充電電荷を供給してハイレベルに駆動する。

出力前段を構成する上記トーテムポール回路２は、特に
制限されないが、電源端子Ｖｃｃと回路の接地端子Ｖｅ
ｅとの間に直列接続された１対のｎｐｎトランジスタＱ
４．Ｑ５を備え、これらトランジスタＱ４．Ｑ５の制御
は上記制御回路３が行う。

ここで、トーテムポール回路１は、ハイレベル又はロー
レベルに確定されるバス信号線ＢＳＬ上のレベルを維持
するために専ら利用され、これに含まれるトランジスタ
Ｑｌ、Ｑ２のサイズはその要求を満足し得る大きさでよ
く、比較的小さくすることができる。一方、トーテムポ
ール回路２は、バス信号線ＢＳＬ上の論理値を反転させ
るときに、トーテムポール回路１の駆動能力を補って論
理値反転動作を高速化するためのものであり、その必要
な駆動速度に応じてトランジスタＱ４．Ｑ５のサイズは
相対的に大きくされる。

上記制御回路３は、トランジスタＱ４のベース電極に供
給される制御信号Ｃ上とトランジスタＱ５のベース電極
に供給される制御信号Ｃ２を形成する。この制御回路３
は、入力信号ＩＮの変化を検出すると、所定期間制御信
号Ｃ１，Ｃ２を相補レベルに駆動し、それ以外の期間は
両者を供に低いレベルに制御してトランジスタＱ４．Ｑ
５をオフ制御する。例えば、入力信号ＩＮが高いレベル
から低いレベルに変化されたときは、制御信号Ｃ１は比
較的高いレベルにそして制御信号Ｃ２は比較的低いレベ
ルに制御され、これによってトランジスタＱ４は、入力
信号ＩＮが比較的高いレベルから低いレベルに変化され
る状態に呼応して所定期間、トーテムポール回路１に含
まれるトランジスタＱ１と供に電源端子Ｖｃｃから出力
端子ＯＵＴへ電荷を供給し、バス信号線ＢＳＬに結合さ
れている容量性負荷ＣＬを急速に充電してその論理値を
高速に反転させる１反転動作が確定された後にはトーテ
ムポール回路１に含まれるトランジスタＱ１だけが電荷
供給状態を維持する。一方、入力信号が低いレベルから
高いレベルに変化されたときは、制御信号Ｃ１は比較的
低いレベルにそして制御信号Ｃ２は比較的高いレベルに
制御され、これによってトランジスタＱ５は、入力信号
ＩＮが比較的低いレベルから高いレベルに変化される状
態に呼応して所定期間、トーテムポール回路１に含まれ
るトランジスタＱ２と供に容量性負荷ＣＬの電荷を電源
端子Ｖｅｅに急速に引き抜いてバス信号線ＢＳＬの論理
値を高速に反転させる。反転動作が確定された後にはト
ーテムポール回路１に含まれるトランジスタＱ２だけが
放電可能状態を維持する。

次に上記出力回路の動作の一例を第２図をも参照しなが
ら説明する。

例えば１時刻ｔ０に入力信号ＩＮが高いレベルから低い
レベルに変化されると、これを受けるトーテムポール回
１１のトランジスタＱ１は低インピーダンス状態にされ
て電源端子Ｖｄｄから出力端子にＯＵＴに電荷を供給開
始する。トランジスタＱ１のサイズは相対的に小さいか
ら電荷の供給速度は緩やかである。また、時刻ｔ０にお
ける入力信号ＩＮの変化を受ける制御口ｗ１３は、その
変化に応じて制御信号Ｃ１を比較的高いレベルに変化さ
せる。これにより、制御信号Ｃ１をベース電極に受ける
トーテムポール回路２のトランジスタＱ４は低インピー
ダンス状態にされて電源端子Ｖ＜（ｄから出力端子ＯＵ
Ｔに電荷を供給開始する６トランジスタＱ４のサイズは
相対的に大きいから電荷の供給速度は急速である。従っ
て出力端子ＯＵ　Ｔのレベル即ち容量性負荷ＣＬが結合
されたバス信号ＩＢｓＬのレベルは、低インピーダンス
状態のトランジスタＱ１とＱ４との共働作用で高速に充
電されて時刻ｔ□にハイレベルに反転される。

バス信号ＩＢＳＬのレベル反転が確定された以降、制御
回路３は所定の時刻し２に制御信号Ｃ１を比較的低いレ
ベルに戻し、ハイレベルに反転されたバス信号線Ｂ　Ｓ
　ＬのレベルをトランジスタＱ１の電荷供給動作によっ
て維持される。

このように、トーテムポール回路２に含まれるトランジ
スタＱ４は、バス信号線ＢＳＬ上の論理値をハイレベル
に反転させるとき、トーテムポール回路１に含まれるト
ランジスタＱ１の駆動能力を補って論理値反転動作を高
速化するから、比較的大きな容量性負荷ＣＬに対するレ
ベル反転駆動動作に対しても高速化を達成することがで
きる。

そして、反転動作が確定された後、トーテムポール回路
２は制御回路３によって再び高出力インピーダンス状態
に戻されるから、バス信号線ＢＳＬのレベルが確定され
た後の無駄な電力消費が抑制される。

尚、入力信号ＩＮが低いレベルから高いレベルに変化さ
れるときの動作も同様であり、この場合にはトランジス
タＱ５が機能する。

第３図には本発明の他の実施例である相補型ＭＯ８回路
形式の出力回路が示される。

第３図に示さ九る出力回路は、最終出力段を相補型ＭＯ
８（以下端にＣＭＯ５とも記す）インバータ４によって
構成し、出力前段をＣＭＯＳインバータ５によって構成
した点が上記実施例と相違する。上記ＣＭ　ＯＳインバ
ータ４は、電源端子Ｖｃｃと回路の接地端子Ｖｅｅとの
間に直列接続されたｐチャンネル型ＭＯ３ＦＥＴＱ６及
びｎチャンネル型ＭＯＳＦＥＴＱ７によって構成され、
上記ＣＭＯＳインバータ５は、電源端子Ｖ　ｃ　ｃと回
路の接地端子Ｖｅｅとの間に直列接続されたｐチャンネ
ル型Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　０８及びｎチャンネル型１
（Ｏ５ＦＥＴＱ９によって構成される。夫々のＣＭ　Ｏ
Ｓインバータ１１，５は出力端子ＯＵＴを共有し、最終
出力段を構成するＣＭＯＳインバータ４の入力端子には
上記入力信号ＩＮが供給され、また出力前段を構成する
ＣＭＯＳインバータ５に含まれるＭＯ８ＦＥＴＱ８のゲ
ート電極には制御回路９から出力される制御信号Ｃ３が
供給されると供に、ＭＯ３ＦＥＴＱ９のゲート電極には
制御信号Ｃ４が供給される。

上記制御回路９は、入力信号Ｉｎの変化を検出すると、
所定期間上記制御信号Ｃ３，Ｃ４の何れか一方をイネー
ブルレベルに駆動し、それ以外は両者を共にディスエー
ブルレベルに制御する。尚、ｑ、ｎ　イ、ｖ号Ｃ３のイ
ネーブルレベルはローレ、ベル。

制御信号Ｃ４のイネーブルレベルはハイレベルとされる
。この制御回路９において１例えば入力信号ＩＮが高い
レベルから低いレベルに変化されたときは、制御信号Ｃ
３及びＣ４は共に比較的低いレベルに制御され、これに
よってＭＯ３ＦＥＴＱ８は、入力信号ＩＮが比較的高い
レベルがら低いレベルに変化される状態に呼応して所定
期間、ＣＭＯＳインバータ４に含まれるＭＯ５ＦＥＴＱ
６と供に電源端子Ｖｃｃから出力端子ＯＵＴへ電荷を供
給し、バス信号線ＢＳＬに結合されている容量性負荷Ｃ
Ｌを急速に充電してその論理値を高速に反転させる。反
転動作が確定された後にはＣＭＯＳインバータ４に含ま
れるＭＯ５ＦＥＴＱ６だけが電荷供給状態を維持する。

一方、入力信号が低いレベルから高いレベルに変化され
たときは、制御信号Ｃ３及びＣ４は共に比較的高いレベ
ルに制御され、これによってＭＯ８ＦＥＴＱ９は、入力
信号ＩＮが比較的低いレベルから高いレベルに変化され
る状態に呼応して所定期間、ＣＭＯＳインバータ４に含
まれるＭＯ５ＦＥＴＱ７と供に容量性負荷ＣＬの電荷を
電源端子Ｖｅｅに急速に引き抜いてバス信号線ＢＳＬの
論理値を高速に反転させる。反転動作が確定された後に
はＣＭＯＳインバータ４に含まれるＭＯ５ＦＥＴＱ’７
だけが放電可能状態を維持する、 本実施例の出力回路においても、出力前段を構成するＣ
ＭＯＳインバータ５は、バス信号線ＢＳＬ上の論理値を
反転させるときに、最終出力段を構成するＣＭＯＳイン
バータ４の駆動能力を補って論理値反転動作を高速化し
、且つ、反転動作終了後には高出力インピーダンス状態
を採って無駄な電力消費を抑えるように作用する。

−に記実施例１によれば以下の作用効果を得るものであ
る。

（１）出力前段を構成するトーテムポール回路２やＣＭ
ＯＳインバータ５は、バス信号線ＢＳＬ上の論理値を反
転させるときに、最終出力段を構成するトーテムポール
回路１やＣＭＯＳインバータ４の駆動能力を補うよに、
電荷供給動作又は電荷引き抜き動作を行うから、比較的
大きな容量性負荷ＣＬが結合されているバス信号線ＢＳ
Ｌの論理値反転動作を高速に行うことができる。

（２）論理値反転動作によりバス信号線ＢＳＬ上のレベ
ルが確定された以降、制御回路３，９は出力前段を構成
するトーテムポール回路２やＣＭＯＳインバータ５を高
出力インピーダンス状態にもどすことにより、バス信号
線ＢＳＬのレベルを一定に保てばよい状態における無駄
な電力消費を抑えることができる。

〔実施例２〕 第４図には本発明の他の実施例であるオーブンコレクタ
形式の出力回路が示される。

第４図に示される出力回路は、最終出力段をオープンコ
レクタ形式で構成するｎｐｎｌ−ランジスタＱＬＯと、
このトランジスタＱＩＯのコレクタと電源端子Ｖｃｃに
結合された電流供給用のｎｐｎトランジスタＱｌｌとを
備える。上記トランジスタＱＩＯのベース電極には、入
力信号ＩＮを反転させるインバータ６の出力信号が供給
される。

上記トランジスタＱｌｌのベース電極にはタイマのよう
な制御回路７から出力される制御信号Ｃ５が供給される
。

一ヒ記制御回路７は、入力信号ＩＮの比較的低いレベル
から比較的高いレベルへの変化を検出した後の所定期間
だけ制御信号Ｃ５を比較的高いレベルに制御する。即ち
、最終出力段を構成するトランジスタＱＩＯをターンオ
フさせる入力信号ｒＮの変化を検出して上記電流供給用
のトランジスタＱｌｌを所定期間ターンオン制御する。

トランジスタＱＩＯのコレクタに結合された出力端子Ｏ
ＵＴは、バス信号線ＢＳＬを介して図示しないその他の
出力回路とワイヤードＯＲされるが、そのバス信号線Ｂ
ＳＬなどは不所望な容量性負荷ＣＬを構成する。

この出力回路において、入力信号ＩＮが比較的高いレベ
ルから低いレベルに変化されると、トランジスタＱＩＯ
がターン・オンしてバス信号、ＩＢＳＬの容量性負荷Ｃ
Ｌをディスチャージする。−方、入力信号ＩＮが比較的
低いレベルから高いレベルに変化されると、トランジス
タＱＩＯがターン・オフするが、これに同期して制御回
路７がトランジスタＱｌｌをターン・オン制御する。こ
れにより、バス信号線ＢＳＬの容量性負荷ＣＬはプルア
ップ抵抗Ｒ３からの電荷の供給に加えて、ターン・オン
されたトランジスタＱｌｌから電荷の供給を受けて高速
に充電される。バス信号線ＢＳＬに対する論理値反転動
作が確定された後、制御回路７はトランジスタＱｌｌを
ターン・オフ制御して無駄な′電力消費を抑える。

第５図には本発明の他の実施例であるオープンドレイン
形式の出力回路が示される。

第５図に示される出力回路は、ｎチャンネル型ＭＯ８Ｆ
ＥＴＱ１２によって最終出力段をオープンドレイン形式
で楕成し、このＭＯ５ＦＥＴＱＩ２のドレインと電源端
子Ｖｃｃに電流供給用のＰチャンネル型ＭＯ５ＦＥＴＱ
１３を結合する。上記ＭＯＳＦＥＴＱ１２のゲート電極
には入力信号ＩＮが供給され、ＭＯ３ＦＥＴＱ１３のゲ
ート電極には制御回路８から出力される制御信号Ｃ６が
供給される。

上記制御回路８は、入力信号ＩＮの比較的高いレベルか
ら比較的低いレベルへの変化を検出した後の所定期間だ
け制御信号Ｃ６を比較的低いレベルに制御する。即ち、
最終出力段を構成するＭＯ５ＦＥＴＱ１２をターンオフ
させる入力信号ＩＮの変化を検出して上記電流供給用の
ＭＯ５ＦＥＴＱ１３を所定期間ターンオン制御する。

ＭＯ８ＦＥＴＱ１３のドレイン電極に結合された出力端
子ＯＵＴは、バス信号線ＢＳＬを介して図示しないその
他の出力回路とワイヤードＯＲされるが、そのバス信号
線ＢＳＬなどは不所望な容量性負荷ＣＬを構成する。

この出力回路において、入力信号ＩＮが比較的低いレベ
ルから高いレベルに変化されると、ＭＯ５ＦＥＴＱ１２
がターン・オンしてバス信号ＭｔＢＳＬの容量性負荷Ｃ
Ｌをディスチャージする。−方、入力信号ＩＮが比較的
高いレベルから低し）レベルに変化されると、ＭＯ５Ｆ
ＥＴＱ１２がターン・オフするが、これに同期して制御
回路８がＭＯ５ＦＥＴＱ１３をターン・オン制御する。

これにより、４３１７１号線ＢＳＬの容量性負荷ＣＬは
プルアップ抵抗Ｒ３からの電荷の供給に加えて、ターン
・オンされたＭＯ８ＦＥＴＱ１３から電荷の供給を受け
て高速に充電される。バス信号ａＢＳＬに対する論理値
反転動作が確定された後、制御回路８はＭＯ３ＦＥＴＱ
１３をターン・オフ制御して無駄な電力消費を抑える。

上記実施例２によれば以下の作用効果を得るものである
。

（１）ｎｐｎトランジスタＱｌｌやＭ　ＯＳ　Ｆ　Ｅ　
ＴＱ１３は、バス信号１ｌＡＢｓＬ上のレベルが比較的
低いレベルから高いレベルに反転される場合に、オーブ
ンコレクタ出力形式やオープンドレイン出力形式におけ
る外部のプルアップ抵抗Ｒ３による充電作用を補うよに
１強制的に電源端子Ｖｃｃから電荷を供給するから、比
較的大きな容量性負荷ＣＬが結合されているバス信号線
ＢＳＬの論理値を比較的高いレベルに反転させる動作を
能動的に高速化することができる。この動作は、トーテ
ムポール回路やコンプリメンタリプッシュプル回路を最
終出力段に含む出力回路においてバス信号線のレベルを
比較的低いレベルから高いレベルに反転させるのと同様
の能動的動作とされる。

（２）論理値反転動作によりバス信号＄１ＢｓＬ上のレ
ベルが比較的高いレベルに確定された以降、制御回路７
や８はトランジスタＱｌｌやＭＯ３ＦＥＴＱ１３をカッ
ト・オフ状態に戻すことにより、バス信号ＩＢｓＬのレ
ベルを一定に保てばよい状態における無駄な電力消費を
抑えることができるようになる。

〔実施例３〕 第６図には本発明のその他の実施例であるオープンコレ
クタ形式の出力回路が示される。

第６図に示される出力回路は、第４図に示される出力回
路におけるトランジスタＱｌｌの代わりに出力前段を構
成するトーテムポール回路１０を設けた点が相違する。

このトーテムポール回路１０は、電源端子Ｖｃｃと回路
の接地端子の間にｎｐｎトランジスタＱ１５とＱ１６を
直列接続して成り、トランジスタＱ１５．Ｑ１６のベー
ス電極には制御回路１１から出力される制御信号Ｃ５゜
Ｃ６が供給される。

制御回路１１は、入力信号ＩＮの変化を検出すると、所
定期間制御信号Ｃ７，Ｃ８を相補レベルに駆動し、それ
以外の期間は両者を供に低いレベルに制御してトランジ
スタＱ１５．Ｑ１６をオフ制御する。例えば、入力信号
が低いレベルから高いレベルに変化されたときは、制御
信号Ｃ７は比較的高いレベルにそして制御信号Ｃ８は比
較的低いレベルに制御され、これによってトランジスタ
Ｑ１５は、プルアップ抵抗Ｒ３による充電用に加え、電
源端子Ｖｃｃから出力端子ＯＵＴへ電荷を供給し、バス
信号線ＢＳＬに結合されている容量性負荷ＣＬを能動的
に充電してその論理値を高速にハイレベルに反転させる
。反転動作が確定された後にはトランジスタＱ１５はタ
ーン・オフされる、一方、入力信号が高いレベルから低
いレベル・に変化されたときは、制御信号Ｃ７は比較的
低いレベルにそして制御信号Ｃ８は比較的高いレベルに
制御され、これによってトランジスタＱ１６は。

入力信号ＩＮが比較的高いレベルから低いレベルに変化
される状態に呼応して所定期間、オープンコレクタ形式
のトランジスタＱＩＯと供に容量性負荷ＣＬの電荷を電
源端子Ｖｅｅに急速に引き抜いてバス信号線ＢＳＬの論
理値をローレベルに反転させる１反転動作が確定された
後にはトランジスタＱ１６はターン・オフされる。

したがって、第６図に示される出力回路によれば、第４
図に示される出力回路に対し、バス信号４ｆＩＢＳＬを
ローレベルにディスチャージする動作に対しても高速化
を図ることができるという効果が付加される。

第７図には本発明のその他の実施例であるオープンドレ
イン形式の出力回路が示される。

第７図に示される出力回路は、第５図に示される出力回
路におけるＭＯ，５ＦＥＴＱ１３の代わりに、出力前段
を構成するＣ　ＭＯＳインバータ１２を設けた点が相違
する。ＣＭＯＳインバータ１２は、電源端子Ｖ　ｃ　ｃ
と回路の接地端子の間にｐチャンネル型ＭＯ３ＦＥＴＱ
１７とｎチャンネル型ＭＯ５ＦＥＴ０１８を直列接続し
て成り、ＭＯ８ＦＥＴＱ１７．Ｑ１８のゲート電極には
制御回路１３から出力される制御信号Ｃ９，ＣＩＯが供
給される。

制御回路１３は、入力信号ＩＮの変化を検出すると、所
定期間制御信号Ｃ９，ＣＩＯの何れか一方をイネーブル
レベルに駆動し、それ以外の期間は両者を供にディスエ
ーブルレベルに制御してトランジスタＱ１７，０１８を
供にオフ状態に制御する。尚、制御信号Ｃ９のイネーブ
ルレベルはローレベルとされ、＃御信号Ｃ１０のイネー
ブルレベルはハイレベルとされる。

この制御回路において、例えば入力信号ＩＮが高いレベ
ルから低いレベルに変化されたときは、制御信号Ｃ９及
びＣＩＯは供に比較的低いレベルに制御され、これによ
ってオン動作されるＭＯ３ＦＥＴＱ１７は、プルアップ
抵抗Ｒ３による充電用に加え、電源端子Ｖ　ｃ　ｃから
出力端子ＯＵＴへ電荷を供給し、バス信号線ＢＳＬに結
合されている容量性負荷ＣＬを能動的に充電してその論
理値を高速にハイレベルに反転させる。反転動作が確定
された後にはそのトランジスタＱ１７はターン・オフさ
れる。一方、入力信号が低いレベルから高いレベルに変
化されたときは、制御信号Ｃ９及びＣＩＯは供に比較的
高いレベルに制御され、これによってオン動作されるト
ランジスタ０１８は、ハイレベルの入力信号ＩＮを受け
てオン動作するオープンコレクタ形式のトランジスタＱ
１ｏと供に容量性負荷ＣＬの電荷を電源端子Ｖｅｅに急
速に引き抜いてバス信号線ＢＳＬの論理値をローレベル
に反転させる。反転動作が確定された後にはトランジス
タＱ１６はターン・オフされる。

したがって、第７図に示される出力回路によれば、第５
図に示される出力回路に対し、バス信号線ＢＳＬをロー
レベルにディスチャージする動作に対しても高速化を図
ることができるという効果が付加される。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。

例えば第１図などに示されるトーテムポール回路の回路
構成は上記実施例に限定されず適宜変更することができ
る。また、このトーテムポール回路はコンプリメンタリ
プッシュプル回路に変更可能である。また第３図に示さ
れるＣＭＯＳインバータも１対のｎチャンネル型ＭＯ３
ＦＥＴを直列接続した回路形式に変更可能である。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である′ｒＴＬロジックや
ＣＭＯＳロジックに適用した場合について説明したが５
本発明はそれに限定されず各種論理回路や半導体棋積回
路に適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなりち、トーテムポール回路又はコンブリメンタリプ
ッシュプル回路を含む最終出力段に、出力前段を構成す
るトーテムポール回路又はコンプリメンタリプッシュプ
ル回路を結合し、その最終出力段を出力反転させる入力
の変化に基づいて所定期間出力前段を最終出力段に同期
動作させる制御手段を設けたから、出力前段を構成する
トーテムポール回路などは、バス信号線り上の論理値を
反転させるときに、最終出力段を構成するトーテムポー
ル回路などの駆動能力を補うよに、制御回路の制御に基
づいて電荷供給動作又は電荷引き抜き動作を行い、これ
によって、比較的大きな容量性負荷が結合されているバ
ス信号線の論理値反転動作を高速に行うことができ、し
かも、論理値反転動作によりバス信号線上のレベルが確
定された以降、制御回路は出力前段を構成するトーテム
ポール回路などを高出力インピーダンス状態にもどすこ
とにより、バス信号線のレベルを一定に保てばよい状態
における無駄な電力消費を抑えることができるという効
果がある。

また、オープンコレクタ又はオープンドレインとされる
トランジスタによって構成される最終出力段の出力端子
に電流供給用トランジスタを結合し、その最終出力段を
構成するトランジスタをターンオフさせる入力の変化を
検出して、上記電流供給用トランジスタを所定期間ター
ンオン制御する制御手段を設けて出力回路を構成するこ
とにより、電流供給用トランジスタは、バス信号線上の
レヘルカ比較的低いレベルから高いレベルに反転される
場合に、オープンコレクタ出力形式やオープンドレイン
出力形式における外部のプルアップ抵抗による充電作用
を補うよに１強制的に電源端子から電荷を供給するから
、比較的大きな容量性負荷が結合されているバス信号線
の論理値を比較的高いレベルに反転させる動作を能動的
にそして高速に行うことができ、しかも上記同様に論理
値反転動作によりバス信号線上のレベルが比較的高いレ
ベルに確定された以降、制御回路は電流供給用トランジ
スタはカット・オフ状態に戻されるから、バス信号線の
レベルを一定に保てばよい状態における無駄な電力消費
を抑えることができる。

そして、オープンコレクタ形式やオープンドレイン形式
の出力回路において、トーテムポール回路又はコンプリ
メンタリプッシュプル回路によって出力前段を構成し、
上記最終出力段を出力反転させる入力の変化に基づいて
所定期間出力前段を最終出力段に同期動作させると、バ
ス信号線をローレベルにディスチャージする動作に対し
ても高速化もしくは電流引き抜き能力を向上させること
ができる。

【図面の簡単な説明】

第１図は本発明の一実施例であるトーテムポール形式の
出力回路を示す回路図。 第２図は第１図の出力回路における動作の一例を示すタ
イミングチャート。 第３図は本発明の他の実施例であるＣＭＯＳインバータ
回路形式の出力回路を示す回路図、第４図は本発明のそ
の他の実施例であるオープンコレクタ形式の出力回路を
示す回路図。 第５図は本発明の他の実施例であるオープンドレイン形
式の出力回路を示す回路図、 第６図は本発明のその他の実施例であるトーテムポール
回路を出力前段にもつオープンコレクタ形式の出力回路
を示す回路図、 第７図は本発明の他の実施例であるＣＭＯＳインバータ
を出力前段に持つオープンドレイン形式の出力回路を示
す回路図である。 １．２・・・トーテムポール回路、３・・・制御回路、
ＯＵＴ・・・出力端子、ＢＳＬ・・・バス信号線、ＣＬ
・・・容量負荷、ＩＮ・・・入力信号、４，５・・・Ｃ
ＭＯＳインバータ、ＱＩＯ・・・オープンコレクタ構成
用ｎｐｎトランジスタ、Ｑｌｌ・・・電流供給用ｎｐｎ
ｌ−ランジスタ、７・・・制御回路、Ｑ１２・・・オー
プンドレイン構成用ｎチャンネル型ＭＯ３ＦＥＴ、Ｑ１
３・・・電流供給用ｐチャンネル型ＭＯ５ＦＥＴ、８・
・・制御回路、９・・・制御回路、１０・・・トーテム
ポール回路、１１・・・制御回路、１２・・・ＣＭＯＳ
インバータ、１３・・・制御回路。 第 図 第 図 □−−−−＼４ 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、トーテムポール回路又はコンプリメンタリプッシュ
   プル回路を含む最終出力段と、この最終出力段の出力端
   子に結合されて出力前段を構成するトーテムポール回路
   又はコンプリメンタリプッシュプル回路と、上記最終出
   力段を出力反転させる入力の変化に基づいて所定期間出
   力前段を最終出力段に同期動作させる制御手段とを備え
   て成る出力回路。 ２、オープンコレクタ又はオープンドレインとされるト
   ランジスタによって構成される最終出力段と、この最終
   出力段の出力端子に結合された電流供給用トランジスタ
   と、上記最終出力段を構成するトランジスタをターンオ
   フさせる入力の変化を検出して上記電流供給用トランジ
   スタを所定期間ターンオン制御する制御手段とを備えて
   成る出力回路。 ３、上記電流供給用トランジスタは、電流引き抜き用ト
   ランジスタと供にトーテムポール回路又はコンプリメン
   タリプッシュプル回路によって出力前段を構成し、制御
   手段は、上記最終出力段を出力反転させる入力の変化に
   基づいて所定期間出力前段を最終出力段に同期動作させ
   るものである請求項２に記載の出力回路。