JPH0256826B2 - - Google Patents

Info

Publication number
JPH0256826B2
JPH0256826B2 JP59053704A JP5370484A JPH0256826B2 JP H0256826 B2 JPH0256826 B2 JP H0256826B2 JP 59053704 A JP59053704 A JP 59053704A JP 5370484 A JP5370484 A JP 5370484A JP H0256826 B2 JPH0256826 B2 JP H0256826B2
Authority
JP
Japan
Prior art keywords
exposed
laminate
internal electrodes
electrostrictive
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59053704A
Other languages
English (en)
Other versions
JPS60196981A (ja
Inventor
Atsushi Ochi
Kazuaki Uchiumi
Masanori Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59053704A priority Critical patent/JPS60196981A/ja
Publication of JPS60196981A publication Critical patent/JPS60196981A/ja
Publication of JPH0256826B2 publication Critical patent/JPH0256826B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は縦効果を利用した電歪効果素子の製造
方法に関するものである。
(従来技術) 縦効果を利用した電歪効果素子の構造において
は電歪材料全体に電界を発生させることにより、
歪発生時の応力集中を防ぐため、素子の断面全体
と同じ大きさの内部電極を持つことが必要であ
る。また低電圧で高い電界を発生させ大きな歪を
得るためには内部電極相互の間隔を100ミクロン
程度にすることが必要である。以上2つの理由で
素子断面と同じ面積の内部電極を有する電歪効果
素子を一層おきに電気的に接続するには大きな困
難が伴う。
そこで本発明者等は先に電気泳動法により、電
歪材料積層体の端面に露出した内部電極層とその
近傍のセラミツク上に一層おきに絶縁物を形成す
ることを特徴とする電気的接続方法を提案した。
第1図はその方法により接続した電歪効果素子の
外観図である。端面に露出した内部電極層および
その近傍のセラミツク上に電気泳動法により一層
おきに絶縁物7が形成されている。裏側の端面に
は一層だけずらした内部電極上に同じく絶縁物8
が形成されている。この絶縁物および露出したま
まの内部電極4を横断して帯状の外部電極11を
形成する。裏側にも同様に外部電極を形成するこ
とにより、多数の内部電極は一層おきにプラス側
外部接続端子13およびマイナス側外部接続端子
12にそれぞれ接続される。これらの外部接続端
子間に直流電圧を印加することにより保護膜部1
を除く電歪材料全体に均一な電界が発生し、積層
方向と平行に素子が伸長する。素子内部に応力集
中がないため繰り返し電圧を印加しても素子は破
壊せず、また内部電極間距離が100ミクロン程度
と短かいため100V以下の低電圧で駆動すること
ができる。
第1図に示した電歪効果素子の製造方法につい
て簡単に説明する。まず第2図に示すような内部
電極3,4と電歪材料1,2とを交互に積層した
積層体を積層セラミツクコンデンサの製造技術を
応用して作製する。多数の内部電極3,4は表側
と裏側の端面に露出しており、また側面に形成し
た2つの仮設外部電極5,6に一層おきに交互に
接続している。懸濁液中にこの積層体と対向電極
用金属板とを設置し、直流電圧をこの対向電極板
から、前記仮設外部電極5に向けて印加すると懸
濁液中のプラスに帯電したガラス粉末は電気泳動
によつて内部電極3とその近傍のセラミツク上に
付着する。
第3図は表側の端面に絶縁膜(ガラス粉末)を
付着させた積層体の外観図である。図中番号1は
保護膜の働きをする電歪材料セラミツクス、2は
電界が発生して歪を生ずる部分の電歪材料セラミ
ツクスを示す。4は露出している内部電極を示し
それらの間に存在する内部電極はガラス粉末7に
よつて被われている。710℃で焼成固着させた後、
裏側の端面についても同様な方法でガラス粉末を
付着し、焼成固着させる。絶縁物を形成した積層
体は第4図に示すような位置で切断される。両端
の小片9を除いた数個の小片10に外部電極を形
成すると第1図に示す電歪効果素子が得られる。
この構造の素子の問題点は内部電極露出部の上
に一層おきに形成した絶縁物の巾がせまいことで
ある。第5図はこの構造の素子に電圧を印加した
時の断面図を示す。矢印は電気力線を示す。マイ
ナス側外部接続端子取出し面について考えると絶
縁物7の巾がせまいため内部電極3から外部電極
11へ向かう電界が発生し外部電極7近傍で電界
が不均一となり応力集中が発生する。その結果、
1.5KV/min以上の電界に相当するような高電圧
を素子に印加すると素子が破壊してしまう。また
絶縁物の巾がせまいため絶縁耐圧が充分でない。
(発明の目的) 本発明はこれらの欠点を解決した高絶縁耐圧の
電歪効果素子の製造方法を提供するものである。
(発明の構成) すなわち本発明にかかる電歪効果素子の製造方
法は電歪材料セラミツクと内部電極とが交互に積
層されており、全内部電極の端部が露出している
2つの対向する面と、一層おきに内部電極が露出
している、2つの対向する面を有する積層体を作
製する工程と、該積層体の一層おきに内部電極が
露出している2つの対向する面に仮設外部電極を
形成する工程と、一方の仮設外部電極を陰極とし
て、メツキにより該積層体の一つの面の内部電極
露出部に金属を析出させる工程と、該メツキを行
なつた積層体の面上に絶縁膜を形成し、その後前
記各金属析出部の一部を露出させる工程と、該露
出した各金属析出部を接続する外部電極を形成す
る工程を含むことを特徴とする。
(構成に関する説明) この問題を解決する方法としては接続すべき内
部電極上を除く全ての部分を絶縁物で被うのが良
い。第6図は接続すべき内部電極露出部の上に導
電性物質15および16を帯状に形成し後、絶縁
されるべき内部電極露出部およびセラミツク上を
全て絶縁物17および18で被い最後に外部電極
11および14を形成した電歪効果素子の断面図
である。絶縁物17および18は電歪材料セラミ
ツクに比較して誘電率が低いので電気力線は全て
プラス側の内部電極4からマイナス側の内部電極
3に向かい、セラミツク内部の電界は中央部から
素子端部にいたるまで均一である。その結果、
1.5KV/min以上の電界に相当する高電圧を素子
に印加すると素子は破壊することなく大きな歪を
発生する。また一層おきの内部電極は従来の方法
にくらべ巾の広い絶縁物17又は18で被われる
ため、絶縁物本来の絶縁耐圧が実現される。
以上のような構造の素子を作成するには接続す
べき内部電極の露出部の上にある程度の高さの帯
状の導電物質を形成することがポイントとなる。
電気泳動法に用いた構造と同じ構造の積層体を用
い、帯電したガラス粉末を含む懸濁液のかわりに
金属イオンを含むメツキ液を使用してメツキを行
なうことにより内部電極露出部の一層おきに金属
を帯状に析出させることができる。数10ミクロン
の高さの金属析出物を形成すれば、絶縁物粉末を
含む懸濁液中に静置し、沈降により絶縁物粉末を
堆積させた後、数10ミクロンの高さの差を利用し
て削り落とす等して帯状析出物の上の絶縁物粉末
のみを除去することができる。焼成固着させた後
外部電極を形成すれば第6図に示すような構造の
素子が容易に作製できる。
以下実施例に従い本発明を詳細に説明する。
(実施例) マグネシウムニオブ酸鉛(Pb(Mg1/3Nb2/3
O3)およびチタン酸鉛(PbTiO3)を主成分とす
る電歪材料予焼粉末に微量の有機バインダを添加
し、これを有機溶媒中に分散させたスラリーを準
備した。通常の積層セラミツクコンデンサの製造
に使用されるキヤステイング製膜装置によりこの
スラリーをマイラーフイルム上に約100ミクロン
の厚さに塗布し乾燥させた。これをフイルムから
剥離し、電歪材料グリーンシートを得た。一部の
グリーンシートには更に内部電極として白金ペー
ストをスクリーン印刷した。これらのグリーンシ
ートを数100枚重ね、熱プレスにより圧着一体化
した後1250℃で焼成し、電歪材料積層体を得た。
これを内部電極が一層おきに表面に露出するよう
な位置2ケ所で切断しその面に仮設外部電極を塗
布焼付けし、更に仮設外部電極形成面と異なる側
面2ケ所を切断し、内部電極を露出させた。
以上のようにして作製した積層体に銅メツキを
行なつた。メツキ液の組成は純水1に対して硫
酸銅200g、硫酸50gである。このメツキ液をメ
ツキ槽に満たし、前記積層体および銅製の対向電
極板(縦100mm、横250mm)を沈め、仮設外部電極
を直流電源のマイナス端子に対向電極板をプラス
端子に接続し、電流密度4A/dm2で3分間印加
する。高さ30ミクロン、巾30ミクロンの銅の帯状
析出物が内部電極上に形成された。第7図は銅メ
ツキを行なつた積層体の外観図である。図中番号
15は銅の帯状析出物を示す。
次にこの積層体を結晶化ガラス粉末を含むケン
ダク液中に5分間静置し、ガラス粉末を堆積させ
る。ケンダク液の組成はホウケイ酸亜鉛系結晶化
ガラス粉末30g、エタノール300mlでホモジナイ
ザーで混合、分散させた後30分間静置して沈殿物
を取り除いたものを使用した。堆積層の厚みは25
ミクロンであり、銅の析出物上にも約10ミクロン
堆積した。第8図はガラス粉末19を堆積させた
積層体を示す外観図である。第9図は同じく断面
図である。図中番号19は銅の析出物15の上に
堆積したガラス粉末を示す。次にアルミナ製のス
クレツパーで析出物の上のガラス粉末を容易に削
り落す。600℃でガラス脱泡を行なつた後710℃で
結晶化させ焼成固着させる。第10図はこのよう
にして銅の帯状析出物15および絶縁膜を形成し
た積層体の断面図である。積層体の裏側の内部電
極露出面の一層ずらした内部電極露出部上に同様
の方法で銅の帯状の析出物を形成する。それらの
間に同じく沈降法で結晶化ガラス質の絶縁物被膜
を形成する。積層体を切断すると両端の仮設外部
電極の付いた小片を除く部分が電歪効果素子とな
る。銅の析出物および絶縁膜をほどこした二つの
面に外部電極を形成すると素子内部の多数の内部
電極は一層おきに互いに接続される。それらの間
に直流電圧を印加することにより素子が駆動され
る。第6図は本発明の方法で作成された電歪効果
素子の断面図を示す。図中番号14はプラス側外
部電極、11はマイナス側外部電極を示す。図中
番号13,12はそれぞれプラス側およびマイナ
ス側の外部接続端子を示す。矢印は電気力線の方
向を示しており、セラミツク全体に内部電極に垂
直の均一な電界が発生するのがわかる。その結
果、本構造の素子にセラミツクの耐電圧に近い高
電圧を印加しても素子内部にはほとんど応力集中
が発生せず、素子が機械的に破壊しない。
(発明の効果) 本発明の方法の採用により素子側面において電
気的接続のためのわずかな巾を除く他の部分全て
に容易に絶縁物を形成することができ、この上か
ら外部電極を形成し駆動電圧を印加することによ
り、圧電セラミツク全体に均一な電界が発生す
る。これは素子の高電界駆動化を可能にする。ま
た絶縁されるべき内部電極上を従来より巾広くガ
ラス膜が被つているため、ガラス本来の高い絶縁
耐圧がいかされ、素子の絶縁耐圧が従来にくらべ
大きく向上する。
本実施例では積層体上に析出した帯状金属材料
として銅を用いたが、電気メツキ可能な金属であ
れば銅以外のものも可能であり、ニツケル、銀、
クロム、鉄、スズなどを用いた場合でも同様の効
果を得た。
【図面の簡単な説明】
第1図は電気泳動法を用いた絶縁膜を利用して
電気的接続を行なつた電歪効果素子の外観図であ
る。図中番号1は保護膜部の電歪材料、2は歪を
発生する部分の電歪材料、3,4は内部電極、
7,8は電気泳動法により形成した絶縁膜、11
は外部電極、12,13はマイナス側およびプラ
ス側の外部接続端子をそれぞれ示す。 第2図は電気泳動法を適用するための仮設外部
電極付電歪材料積層体の表側の内部電極露出面を
示す外観図である。図中番号5,6は仮設外部電
極を示す。 第3図は内部電極露出部とその周辺のセラミツ
ク上に一層おきにガラス粉末を付着させた電歪材
料積層体の外観図。図中番号7は絶縁膜を示す。 第4図は両面に帯状のガラス被膜を形成した積
層体の切断位置を示す外観図である。図中番号9
は素子として使用できない両端の小片を示す。 第5図は電気泳動法を用いた絶縁膜を利用して
電気的接続を行なつた電歪効果素子の概略図を示
す。図中番号3,4は内部電極、7,8は絶縁
膜、11,14はそれぞれマイナス側およびプラ
ス側の外部電極を示す。 第6図は接続すべき内部電極露出部の上に導電
物質を帯状に形成した後、絶縁されるべき内部電
極露出部およびセラミツク上を全て絶縁物で被
い、最後に外部電極を形成した電歪効果素子の概
略図である。図中番号15,16は導電物質を示
す。17,18は絶縁膜、11,14は外部電極
を示す。矢印は電気力線を示す。 第7図は内部電極露出部の上に一層おきに銅メ
ツキをほどこした電歪材料積層体を示す外観図で
ある。図中番号15は銅の帯状析出物を示す。 第8図は銅を帯状に析出させた面にさらにガラ
ス粉末を堆積させた積層体を示す外観図である。
図中番号19は銅の帯状析出物の上に堆積したガ
ラス粉末を示す。 第9図は同じく積層体の構造図。 第10図は銅の帯状析出物を形成した後、その
上を除く全ての部分に絶縁膜を形成した積層体の
構造図。図中番号15は銅の帯状析出物、17は
絶縁膜を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 電歪材料セラミツクと内部電極とが交互に積
    層されており、全内部電極の端部が露出してい
    る、2つの対向する面と、一層おきに内部電極が
    露出している、2つの対向する面を有する積層体
    を作製する工程と、該積層体の一層おきに内部電
    極が露出している2つの対向する面に仮設外部電
    極を形成する工程と、一方の仮設外部電極を陰極
    として、メツキにより該積層体の一つの面の内部
    電極露出部に金属を析出させる工程と、該メツキ
    を行なつた積層体の面上に絶縁膜を形成し、その
    後前記各金属析出部の一部を露出させる工程と、
    該露出した各金属析出部を接続する外部電極を形
    成する工程を含むことを特徴とする電歪効果素子
    の製造方法。
JP59053704A 1984-03-21 1984-03-21 電歪効果素子の製造方法 Granted JPS60196981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59053704A JPS60196981A (ja) 1984-03-21 1984-03-21 電歪効果素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59053704A JPS60196981A (ja) 1984-03-21 1984-03-21 電歪効果素子の製造方法

Publications (2)

Publication Number Publication Date
JPS60196981A JPS60196981A (ja) 1985-10-05
JPH0256826B2 true JPH0256826B2 (ja) 1990-12-03

Family

ID=12950214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59053704A Granted JPS60196981A (ja) 1984-03-21 1984-03-21 電歪効果素子の製造方法

Country Status (1)

Country Link
JP (1) JPS60196981A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234580A (ja) * 1985-04-11 1986-10-18 Jgc Corp 積層型電歪あるいは圧電素子
JPS6356971A (ja) * 1986-08-28 1988-03-11 Nippon Soken Inc 積層形圧電体
US5118982A (en) * 1989-05-31 1992-06-02 Nec Corporation Thickness mode vibration piezoelectric transformer
DE4192278T (ja) * 1990-09-13 1992-10-08
JP3267171B2 (ja) * 1996-09-12 2002-03-18 株式会社村田製作所 圧電共振子およびそれを用いた電子部品
DE19936713C2 (de) 1999-08-06 2001-08-23 Bosch Gmbh Robert Piezokeramischer Aktor sowie Verfahren zu seiner Herstellung
JP4623987B2 (ja) * 2003-06-27 2011-02-02 京セラ株式会社 コンデンサ及びその実装構造
JP5259107B2 (ja) * 2007-03-22 2013-08-07 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP4992523B2 (ja) * 2007-04-06 2012-08-08 株式会社村田製作所 積層セラミック電子部品およびその製造方法
DE102012101351A1 (de) 2012-02-20 2013-08-22 Epcos Ag Vielschichtbauelement und Verfahren zum Herstellen eines Vielschichtbauelements

Also Published As

Publication number Publication date
JPS60196981A (ja) 1985-10-05

Similar Documents

Publication Publication Date Title
US1479315A (en) Electrical condenser and process for making the same
JPH0256826B2 (ja)
EP0167392B1 (en) Method of producing electrostrictive effect element
JPS6317355B2 (ja)
JPH0564873B2 (ja)
JPS6132835B2 (ja)
JPS61234580A (ja) 積層型電歪あるいは圧電素子
JPH0256827B2 (ja)
JPS6127687A (ja) 電歪効果素子の製造方法
JPS60178678A (ja) セラミツク積層体電子部品の製造方法
JPH06181343A (ja) 積層型変位素子及びその製造方法
JPS6318352B2 (ja)
JPH02224311A (ja) 積層型セラミックス電子部品の製造方法
JPH0420248B2 (ja)
JPS6318353B2 (ja)
JPH0519313B2 (ja)
JPH06112546A (ja) 積層圧電素子およびその製造方法
JPH05291642A (ja) 電歪効果素子およびその製造方法
JPH02137280A (ja) 電歪効果素子およびその製造方法
JPH04346279A (ja) 電歪効果素子の製造方法および得られる素子
JPH0582856A (ja) 積層型圧電アクチユエータの製造方法
JPS6318351B2 (ja)
JPH0312974A (ja) 積層型圧電アクチュエータ
JPS6214483A (ja) 電歪効果素子の製造方法
JPH0256828B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term