JPH0251260A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0251260A
JPH0251260A JP63201464A JP20146488A JPH0251260A JP H0251260 A JPH0251260 A JP H0251260A JP 63201464 A JP63201464 A JP 63201464A JP 20146488 A JP20146488 A JP 20146488A JP H0251260 A JPH0251260 A JP H0251260A
Authority
JP
Japan
Prior art keywords
lead frame
box
molded body
resin molded
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63201464A
Other languages
English (en)
Inventor
Shigeru Katayama
茂 片山
Kaoru Tominaga
薫 冨永
Toshio Suetsugu
末次 俊夫
Kazumi Matsumoto
松本 和見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Petrochemical Industries Ltd
Original Assignee
Mitsui Petrochemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Petrochemical Industries Ltd filed Critical Mitsui Petrochemical Industries Ltd
Priority to JP63201464A priority Critical patent/JPH0251260A/ja
Priority to MYPI89001095A priority patent/MY104152A/en
Priority to US07/391,986 priority patent/US5070041A/en
Priority to EP19890308168 priority patent/EP0354800A3/en
Priority to CA000608088A priority patent/CA1319763C/en
Priority to KR1019890011512A priority patent/KR920008249B1/ko
Publication of JPH0251260A publication Critical patent/JPH0251260A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 五肌ユ狡亘上ヱ 本発明は、半導体装置の製造方法に関し、さらに詳しく
は、樹脂モールド部を損傷させずにリードフレーム上に
発生する樹脂のフラッシュバリを除去して、リードフレ
ームと半導体素子との電気的接続を良好にする気密封正
式半導体装置の製造方法に関する。
の   背景ならびに の 題 箱型中空樹脂成形体、リードフレーム、半導体チップ、
ボンディングワイヤーおよび蓋材からなる気密封止式の
半導体装置の製造方法において、従来、箱型中空樹脂成
形体を成形する際には、リードフレームを金型内に埋込
んだ後、この金型内で樹脂を射出成形やトランスファー
成形することにより、リードフレームと箱型中空樹脂成
形体とを一体化する、いわゆるインサート成形を行なう
のが一般的である。
しかしながら、このようなインサート成形では、リード
フレームの表面に樹脂のフラッシュバリが発生するなめ
、リードフレームと半導体素子との電気的接続が容易に
行なうことができないという問題点があった。
この問題点を解消するために、従来、あらかじめリード
フレーム上に半導体素子を電気的に接続した後、樹脂成
形する方法が一般に採用されている。
しかしながら、この方法では、成形時に半導体素子が高
熱および衝撃を受けるため、半導体素子の機能が損われ
易いという問題点があった。
また、上記フラッシュバリを除去してリードフレームと
半導体素子との電気的接続を容易にする方法が試みられ
ている。たとえば砥粒を用いてフラッシュバリを除去す
るブラスト方法、薬品を用いてフラッシュバリを溶解剥
離する方法、液体を高圧噴射してフラッシュバリを除去
する方法〈特開昭60−1502033号公報)がある
しかしながら、上記ブラスト方法では、樹脂モールド部
の表面が損傷するため、樹脂モールド部分の表面をマス
キングしなければならず、製造工程が複雑になるという
問題点があった。また、薬品を用いる方法では、フラッ
シュバリを剥離させることは可能であっても、完全にフ
ラッシュバリを取除くことができず、さらにブラッシン
グなどを行なう必要があるため、樹脂モールド部の表面
が損傷し、上記ブラスト法と同様の問題点があった。ま
た、液体を高圧噴射する方法では、リードフレームの表
裏面に付着しているフラッシュバリを除去しなければな
らないため、噴射ノズルを2個具備する複雑な構造を有
する高圧液体噴射装置を必要とするという問題点があっ
た。
1肌立且」 本発明は、上記のような問題点を解決しようとするもの
であって、樹脂モールド部を損傷させずにリードフレー
ム上に発生する樹脂のフラッシュバリを除去して、リー
ドフレームと半導体素子との電気的接続を良好にすると
ともに、多数個の半導体装置についてフラッシュバリの
除去処理が一度に行なえる半導体装置の製造方法を提供
することを目的としている。
i肌立且ヱ 本発明に係る半導体装置の製造方法は、半導体素子、リ
ードフレーム、および該半導体素子の電極とリードフレ
ームとを電気的に接続するボンディングワイヤーを具備
し、かつ、該半導体素子が収容される凹部を有する箱型
樹脂成形体と、該箱型樹脂成形体の凹部全体を密閉する
蓋材とを具備する半導体装置を製造するに際して、融点
または軟化点が箱型成形体の樹脂の成形温度以上であり
、かつ箱型vA脂成形体を溶解することのない溶媒に可
溶な有S高分子物質を、リードフレームにおける前記箱
型樹脂成形体との非接触予定部分に塗布し、このリード
フレームを金型内に設置した状態で金型内に樹脂を射出
成形やトランスファー成形して、リードフレームと一体
となった箱型樹脂成形体を得る工程と、 前工程で得られたリードフレーム付箱型樹脂成形体を、
前記溶媒に浸してリードフレーム上の存機高分子物質を
溶解除去する工程と、 リードフレームのアイランドに半導体素子をダイボンデ
ィングした後、該半導体素子の電極とリードフレームと
をワイヤーボンディングする工程と、 前記箱型樹脂成形体の四部に蓋材を接着して箱型樹脂成
形体の四部全体を密閉する工程とからなることを特徴と
している。
九吸立且止煎盈」 以下、本発明に係る半導体装置の製造方法を図に基づい
て具体的に説明する。
第1図は、本発明に係る製造方法により得られる半導体
装置の構成を表わす概略図である。
まず本発明に係る半導体装置の製造方法の第1工程では
、リードフレーム2が一体となった箱型樹脂成形体1を
インサート成形法によって得る。
その際に本発明では、リードフレーム2を金型内に設置
する前、または設置した後に、リードフレーム2におけ
る箱型樹脂成形体1との非接触予定部分2a、2bおよ
び2Cに、融点または軟化点が成形温度以上であり、か
つ箱型樹脂成形体1を溶解することのない溶媒に可溶な
有機高分子物質を塗布し、その後金型内に樹脂を注入し
、射出成形する。
本発明で用いられる有機高分子物質としては、具体的に
は、ポリスルホン(ps)、ポリエーテルスルホン、ポ
リエチルエーテルケトン、ポリフェニレンオキシド、ポ
リビニルアルコール、アクリル系樹脂、セルロース誘導
体などの熱可塑性樹脂、エポキシ系樹脂、ポリイミド系
樹脂、フェノール系樹脂などの熱硬化性樹脂、またはこ
れら熱硬化性樹脂の予備硬化物が挙げ゛られる。中でも
、セルロース誘導体、エポキシ系樹脂、ポリイミド系樹
脂が好ましい。
本発明では、箱型樹脂成形体1との非接触部分にあらか
じめ上記有機高分子物質が塗布されているリードフレー
ム2を用いるが、その塗布方法としては、具体的には、
スクリーン印刷法あるいはコンピュータ制御方式のディ
スベンザ−を用いる方法などが挙げられる。
本発明における箱型樹脂成形体1を構成する樹脂として
は、リードフレーム2との密着性の良い熱硬化性樹脂が
用いられ、具体的には、ビスフェノールA型、ノボラッ
ク型、グリシジルアミン型などのエポキシ系樹脂、ポリ
アミノビスマレイミド、ポリピロメリットイミドなとの
イミド系樹脂が用いられ、硬化剤、硬化促進剤、充填剤
なども含む。
本発明において、上記インサート成形の条件は、使用す
る樹脂によっても異なるが、通常、圧力10〜500 
iqr/aa、温度150〜250℃の条件で加圧加熱
を行なう。
次に、本発明に係る製造方法の第2工程では、前工程で
得られたリードフレーム付箱型樹脂成形体1を、前記溶
媒に浸してリードフレーム2上の有機高分子物質を溶解
除去する。本発明においては、インサート成形して得ら
れる箱型樹脂成形体Iを溶解することなく、リードフレ
ーム2上に塗布されている有機高分子物質を溶解する溶
媒が用いられる。溶媒の具体例としては、トルエン、キ
シレン、酢酸エチル、酢酸ブチル、アセトン、メチルエ
チルケトン、メチレンクロライド、トリクロルエチレン
、ジメチルホルムアミド、N−メチルピロリドンなどが
挙げられる。実際には、これらの溶媒の中から、箱型樹
脂成形体を構成する樹脂の種類および有機高分子物質の
種類に応じて適当なものが選ばれる。たとえば、箱型樹
脂成形体を構成する樹脂がポリアミノビスマレイミドで
有機高分子物質がポリスルポンの場合は、メチレンクロ
ライドやトリクロルエチレンなどの溶媒などが適当て゛
ある。
本発明においては、インサート成形して箱型樹脂成形体
1を製造する際に発生ずる樹脂のフラッシュバリは、あ
らかじめリードフレーム2上に塗布されている有機高分
子物質の上に載ることになるか、あるいはこの有機高分
子物質がシール材の役目をして、パリ発生を押えるため
、このリードフレーム2上の有機高分子物質を溶解除去
すれば、樹脂モールド部を損傷させずにフラッシュバリ
を除去することができる。
次に、本発明に係る製造方法の第3工程では、リードフ
レームのアイランド2aに半導体素子3をダイボンディ
ングした後、該半導体素子3の電極とリードフレーム2
とをワイヤーボンディングする。
上記ダイボンディングによりリードフレームのアイラン
ド2aと半導体素子3とが電気的に接続され、また上記
ワイヤーボンディングにより半導体素子3の電極とリー
ドフレーム2とが金線、アルミニウム線などからなるボ
ンディダワイヤー4を介して電気的に接続される。
本発明においては、上記電気的6接続を箱型樹脂成形体
1を成形した後に行なっているため、従来のように、箱
型樹脂成形体1の成形時に半導体素子3が高熱および衝
撃を受けることはなく、したがって半導体素子3はその
本来の機能を保持することができる。
最後に、本発明に係る製造方法の第4工程では、前記箱
型樹脂成形体1の凹部に蓋材5を接着して箱型樹脂成形
体1の凹部全体を密閉する。
本発明で用いられる蓋材5は、特に限定されず、従来公
知の蓋材を用いることができ、具体的には、石英ガラス
板、サファイア板、透明アルミナ板、透明プラスチック
板などの透明蓋材、着色ガラス板、アルミナ等のセラミ
ックス板、着色プラスチック板などの不透明蓋材が挙げ
られる。
本発明において、上記のような蓋材5を箱型樹脂成形体
1に接着する際に用いられる接着剤としては、エポキシ
系接着剤、イミド系接着剤、アクリル系接着剤などが挙
げられる。
魚画!と丸果 本発明に係る製造方法に゛よれば、 融点または軟化点が成形温度以上であり、かつ箱型樹脂
成形体を溶解することのない溶媒に可溶な有機高分子物
質を、前記箱型樹脂成形体との非接触予定部分に塗布し
、このリードフレームを金型内に設置した状態で金型内
に樹脂を射出成形して、リードフレームと一体となった
箱型樹脂成形体を得る工程と、 前工程で得られたリードフレーム付箱型樹脂成形体を、
前記溶媒に浸してリードフレーム上の有機高分子物質を
溶解除去する工程とを経て、半導体素子とリードフレー
ムのアイランドとの間および半導体素子の電極とリード
フレームとの間を電気的に接続して半導体装置を製造す
るので、樹脂モールド部を損傷させることなくリードフ
レーム」二に発生する樹脂のフラッシュバリを容易に除
去するか発生を押えるがして、リードフレームと半導体
素子との電気的接続を良好にすることができるという効
果がある。
また、本発明における樹脂のフラッシュバリの除去処理
方法は、複雑な工程を採らないため、多数個の半導体装
置について一度に樹脂のフラッシュバリを除去すること
ができるという効果がある。
【図面の簡単な説明】
第1図は、本発明に係る製造方法により得られる半導体
装置の構成を表わす概略図である。 第  1 図 1・・・箱型樹脂成形体 2・・・リードフレーム 2a・・・非接触予定部分 (リードフレームのアイランド) 2b・・・非接触予定部分 (リードフレームの内部リード) 2C・・・非接触予定部分 (リードフレームの外部リード) 3・・・半導体素子 4・・・ボンディングワイヤー 5・・・蓋材

Claims (1)

  1. 【特許請求の範囲】 1)半導体素子、リードフレーム、および該半導体素子
    の電極とリードフレームとを電気的に接続するボンディ
    ングワイヤーを具備し、かつ、該半導体素子が収容され
    る凹部を有する箱型樹脂成形体と、該箱型樹脂成形体の
    凹部全体を密閉する蓋材とを具備する半導体装置を製造
    するに際して、融点または軟化点が箱型成形体の樹脂の
    成形温度以上であり、かつ箱型樹脂成形体を溶解するこ
    とのない溶媒に可溶な有機高分子物質を、リードフレー
    ムにおける前記箱型樹脂成形体との非接触予定部分に塗
    布し、このリードフレームを金型内に設置した状態で金
    型内に樹脂を射出成形して、リードフレームと一体とな
    った箱型樹脂成形体を得る工程と、 前工程で得られたリードフレーム付箱型樹脂成形体を、
    前記溶媒に浸してリードフレーム上の有機高分子物質を
    溶解除去する工程と、 リードフレームのパッド部に半導体素子をダイボンディ
    ングした後、該半導体素子の電極とリードフレームとを
    ワイヤーボンディングする工程と、前記箱型樹脂成形体
    の凹部に蓋材を接着して箱型樹脂成形体の凹部全体を密
    閉する工程とからなることを特徴とする半導体装置の製
    造方法。 2)前記有機高分子物質が、セルロース誘導体、エポキ
    シ系樹脂、ポリイミド系樹脂からなる群から選択される
    ことを特徴とする請求項第1項記載の半導体装置の製造
    方法。
JP63201464A 1988-08-12 1988-08-12 半導体装置の製造方法 Pending JPH0251260A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63201464A JPH0251260A (ja) 1988-08-12 1988-08-12 半導体装置の製造方法
MYPI89001095A MY104152A (en) 1988-08-12 1989-08-10 Processes for producing semiconductor devices.
US07/391,986 US5070041A (en) 1988-08-12 1989-08-10 Method of removing flash from a semiconductor leadframe using coated leadframe and solvent
EP19890308168 EP0354800A3 (en) 1988-08-12 1989-08-11 Processes for producing semiconductor devices
CA000608088A CA1319763C (en) 1988-08-12 1989-08-11 Cure-box resin molded semiconductor device
KR1019890011512A KR920008249B1 (ko) 1988-08-12 1989-08-12 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63201464A JPH0251260A (ja) 1988-08-12 1988-08-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0251260A true JPH0251260A (ja) 1990-02-21

Family

ID=16441522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63201464A Pending JPH0251260A (ja) 1988-08-12 1988-08-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0251260A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114557145A (zh) * 2019-09-30 2022-05-27 西门子股份公司 电子模块的壳体及其制造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114557145A (zh) * 2019-09-30 2022-05-27 西门子股份公司 电子模块的壳体及其制造
CN114557145B (zh) * 2019-09-30 2024-03-15 西门子股份公司 电子模块的壳体及其制造

Similar Documents

Publication Publication Date Title
KR920008249B1 (ko) 반도체장치의 제조방법
US6083775A (en) Method of encapsulating a chip
KR19980068001A (ko) 반도체 패키지의 제조방법
US6291263B1 (en) Method of fabricating an integrated circuit package having a core-hollowed encapsulation body
JPH02209739A (ja) 半導体装置の製造方法
JPH0251260A (ja) 半導体装置の製造方法
JP3112022B2 (ja) 半導体装置の製造方法
JP2662015B2 (ja) 半導体装置の製造方法
JP2810309B2 (ja) 半導体装置用箱型樹脂成形体の製造方法
JPH04199661A (ja) 半導体装置の製造方法
JP2668727B2 (ja) 箱型樹脂成形体成形用金型およびこの金型を用いた半導体装置の製造方法
JP3012575B2 (ja) Loc型半導体装置の製造方法
JPH02222551A (ja) 箱型樹脂成形体成形用金型およびこの金型を用いた半導体装置の製造方法
JPH07202114A (ja) リードフレームへのフィルム貼付け方法及びリードフレームへのチップ貼付け方法
US6627517B1 (en) Semiconductor package with improved thermal cycling performance, and method of forming same
JPH0653570A (ja) 弾性表面波デバイスの製造方法
JPH04286355A (ja) リードフレーム
KR100214553B1 (ko) 버텀 리드 패키지의 제조 방법
JPH0660146U (ja) 半導体チップの樹脂封止装置
JPS6214698Y2 (ja)
JPH04163950A (ja) 樹脂封止型半導体装置
JPS58166745A (ja) チツプキヤリヤのシ−ル方法
JPH0256958A (ja) 樹脂封止型半導体装置の製造方法
JPH06132759A (ja) 電子部品装置の製造方法
JP2002057265A (ja) 半導体装置およびその製造方法