JPH02503254A - 電話機回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電話機回路装置 技術分野 この発明は電話機に関するものであり、特に、時にはラインインターフェイス回 路として知られている電子スイッチを伴う電話機に関するものである。

電気ラインスイッチは、フック・スイッチ機能を含む多数の機能を行う。すなわ ちラインスイッチはフック拳スイッチ制御信号がラインスイッチに選択的に供給 されたときフック・スイッチとして機能し、フック・スイッチ制御信号は使用者 が電話機をオフフッタ状態にしたとき発生される。この制御信号は例えばｌＯの 数のレパートリ−トーン／パルスダイヤルチップまたはマイクロプロセッサによ って与えられる。

通常の機械的フック・スイッチおよびダイヤルチップを有する電話機においては 、ダイヤルチップはその動作電力を交換機バッテリーから導出され交換機ライン を通ってフック・スイッチを介して供給された電流から与えられる。電話機がオ フフック状態にされるや否やフック・スイッチ接点が動作し、適当な動作電圧が ダイヤルチップに与えられ、ダイヤルチップが機能できるようになる。

しかしながら、電子ラインスイッチを備えた電話機の場合には、そのような電話 機が最初に交換機ラインに接続されたとき、またはアンプラグの後で再接続され たとき、ダイヤルチップはその電源が制御するラインスイッチによって遮断され ているため電源の接続がされない。その結果ダイヤルチップは機能することがで きず、ラインスイッチは信号することができない。

上記のような最初の状態で動作電力をダイヤルチップに与えることができる明瞭 な手段は、小さな乾電池を設けることである。しかしながら、この方法の望まし くない特徴は電池の容量が低下したとき定期的に電池を交換しなければならない ことである。別の方法はオンフックモード中交換機ラインから充分の電流を流す ためにラインスイッチの周囲にブリード回路を設けることである。しかしながら 、ＣＭＯＳダイヤルチップの中には正常な動作状態を得る前に約３００μＡのピ ーク電流を引出すものがあり、そのため３００μＡ以上の電流を与えるブリード 回路を設けることが必要になる。これはこの大きさのブリード電流が通信監督機 関によって許されている許容オンフック電流を越えるという問題を生じる。典型 的にはオンフック電流は５０μＡを越えてはならない。

それ故、この発明の目的は最初の接続および電話機のアンプラグ後の再接続にお いて充分な動作電流をダイヤルチップに与え、過剰のオンフックブリード電流を 引出す必要のない回路装置を提供することである。以下そのような回路をＡダイ ヤルチップ付勢回路と呼ぶ。

発明の概要 この発明によれば、交換機ラインの導体にそれぞれ接続される第１および第２の ライン端子手段と、それらライン端子手段間に接続された送信回路手段と、この 送信回路手段に関する制御手段の出力に結合された制御素子を有する制御可能な 半導体スイッチの導電路によってスイッチング素子が形成されているラインスイ ッチ手段とを具備する回路装置であって、前記スイッチング素子は電話機ループ 電流回路中に直列に接続され、前記制御手段は前記スイッチング素子を切替える ために前記制御手段の出力にフックスイッチモード信号を供給するためにフック スイッチ手段に結合さ゛れた第１の入力手段を具備し、前記制御手段は前記第１ のライン端子手段および前記ラインスイッチ手段の導電路を介して交換機バッテ リから前記制御手段と関連する電力端子手段に引出された電流から供給電力を導 出し、前記回路装置はさらに交換機ラインから予め定められた大きさの電流をブ リードするブリード回路と、制御素子が前記ブリード回路に結合されその制御素 子が前記ラインスイッチ手段の制御素子に結合されている第１の制御可能な半導 体スイッチ手段とを備え、それにより前記ライン端子を交換機ラインに接続した ときブリード電流が前記第１の制御可能な半導体スイッチ手段を導電状態とし、 それにより前記ラインスイッチ手段のスイッチング素子が導電状態にされて前記 制御手段を動作可能にするため制御手段の前記電力端子手段に電流を接続し、前 記電力端子手段は予め定められた期間後に前記キャパシタ手段の両端の電圧の大 きさが前記第１の半導体スイッチ手段がラインスイッチを非導通状態させるレベ ルに到達するように構成された蓄積キャパシタ手段に結合されている電話機回路 装置が提供される。

回路装置はさらにオフフック動作中制御手段の電力端子間の電圧を調整する電圧 調整手段を備えていることが好ましい。

図面の簡単な説明 以下添附図面を参照にして実施例によって詳細に説明する。

第１図は、最も簡単な形態でこの発明を示した電話機回路装置の一部の概略回路 図である。

第３図は、調整回路を付加された第２図の実施例の回路図第１図を参照すると、 図示の回路は１０の数のレパートリ−トーン／パルスダイヤルチップ１およびラ インスイッチ２を備え、このダイヤルチップｌはダイヤルパルス出力Ａ１電力端 子Ｃ１共通電圧端子Ｄ１およびフックスイッチ（ＨＳ）入力端子ＸおよびＹを有 しており、ラインスイッチ２は出力端子ＪおよびＫを横切って接続されたスイッ チング回路（図示せず）および入力しに結合されたその制御回路（図示せず）を 備えている。また、入力しにはＮＰＮトランジスタＴＲＩのエミッタ電極が結合 され、このトランジスタのベースは抵抗Ｒ２とＮＰＮ）ランジスタＴＲ２のコレ クタとの接続点に接続されている。ブリード抵抗Ｒ１はＬｌ端子（図示せず）を 抵抗Ｒ２とＮＰＮ）ランジスタＴＲＩのコレクタとの接続点に接続すると共にダ イオードＤ１を介して電力端子Ｃに接続している。ダイオードＤＩは３個の直列 接続されたダイオードからなることが好ましい。蓄積キャパシタＣ１は電力端子 Ｃと共通電圧端子りとの間に接続されている。電力端子Ｃはまたツェナーダイオ ードＤ２を介してトランジスタＴＲ２のベースに結合されている。トランジスタ ＴＲ２のベースには抵抗Ｒ８とキャパシタＣ２とからなる遅延回路が結合されて いる。共通電圧端子りはライン端子Ｌ２（図示せず）に接続されている。

動作において、第１図に示された回路装置がキャパシタＣＩが放電され、電話機 がオンフックの状態でライン端子Ｌｌ、Ｌ２（図示せず）を介して交換機ライン に結合されたとき、ライン電流はブリード抵抗Ｒ１，抵抗Ｒ２、トランジスタＴ ＲＩのベースを通って流れ、またラインスイッチ回路（図示せず）を介して共通 電圧端子りへ流れる。ダイオードＤＩの電流電圧特性によって非常に僅かの電流 しかダイオードを流れない。トランジスタＴＲＩはオンに切替えられ、それによ ってラインスイッチ２のスイッチング回路は導通状態になり、Ｌｌ端子はダイヤ ルチップ１の電力端子Ｃに接続される。キャパシタＣ１の両端の電圧は上昇し始 める。キャパシタＣ１の両端の電圧がラインスイッチ２を制御するために必要な ダイヤルチップ１の最少動作電圧、典型的には１．８ボルトに到達したとき、ツ ェナーダイオードＤ２の特性のために比較的大きな電流が抵抗Ｒ３とキャパシタ Ｃ２で構成された回路網中に流れ始める。抵抗Ｒ３とキャパシタＣ２の値は、キ ャパシタＣ１の両端の電圧が最少ラインスイッチ動作電圧より充分高いほぼ３Ｖ に達した後でのみキャパシタＣ２の両端の電圧がトランジスタＴＲ２を飽和させ るのに充分太きさに上昇するようなものである。飽和するとトランジスタＴＲＩ はオフに切替えられ、ラインスイッチ２は非導通状態にされる。充電されたキャ パシタＣ１はダイヤルチップｌの端子Ｃに適当な動作電圧を与え、それにより電 話機がオフフック状態にされてフックスイッチが動作されたときダイヤルチップ １が端子Ａに所要の信号を生成しそれはラインスイッチ２の入力しに供給されて このラインスイッチ２を導通状態とし、電話機が正常の動作をするようにする。

もしも続いて電話機が交換機ラインから遮断され、キャパシタＣ１の電荷がライ ンスイッチを動作するためにダイヤルチップ１が必要とする最少電圧（ＩＪ　Ｖ ）以下に減衰すれば、電話機が交換機ラインに再接続されるとき、トランジスタ ＴＲ２を飽和させるようにキャパシタＣ２の電圧を上昇させるにはツェナーダイ オードＤ２を通って流れる電流は不充分である。結果的にトランジスタＴＲＩは オンであり、動作電圧は導通しているラインスイッチ２を介して端子Ｃに与えら れる。

第２図を参照すると、電話機回路装置はダイオードブリッジＰＧの形態の極性保 護装置の交流端子間に接続された端子ＬｌおよびＢ２を備えている。トーンリン ガ−（図示せず）もまたライン端子間に接続されている。ダイオードブリッジＰ Ｇの直流端子間に電話機送信回路ＴＸが接続されている。

ダイヤルチップｌもまたダイオードブリッジＰＧの直流端子間に送信回路ＴＸと 並列に接続されている。ダイヤルチップ１は例えばオキＭ　Ｓ　Ｍ８０５２チッ プであり、ダイヤルパルス出力Ａ１ミュート信号出力Ｂ１電力端子Ｃ１共通電圧 端子Ｄ１ダイヤルトーン多重周波数（ＤＴＭＦ）出力Ｅ１接地リコール出力Ｆ１ 直流特性調整信号出力Ｇ、電話機と関連するキーバッド（図示せず）からの複数 の入力１〜２８、および関連するフックスイッチＨＳからの入力ＸおよびＹを備 えている。

極性保護装置ＰＧの直流端子と送信回路ＴＸとの間にラインスイッチ回路の主ス イツチング路が直列に接続され、このラインスイッチ回路は相補形態のトランジ スタＴＲ４とＴＲ５の形態の主スィッチと制御トランジスタＴＲ３とによって構 成され、制御トランジスタＴＲ３のベースはトランジスタＴＲＩおよびＴＲ２、 ブリード抵抗Ｒ１，ダイオードＤ１およびＢ２、抵抗Ｒ２、蓄積キャパシタＣＩ および抵抗Ｒ３とキャパシタＣ２よりなる遅延素子により構成されているダイヤ ルチップ付勢回路のトランジスタＴＲＩのエミッタおよびダイヤルチップｌの出 力Ａに結合されている。

第２図に示されているダイヤルチップ付勢回路の部分の動作は第１図のそれと同 一である。端子Ｃにおける正常動作電圧の場合の第２図に示されているラインス イッチの動作は次のとおりである。：オフフックモードにされるときフックスイ ッチ接点Ｈ５の動作はダイヤルチップｌによって検出され、その場合ミュート信 号が出力Ｂに供給され、それは送信機回路ＴＸをミュートする。信号は出力Ｇに 供給され、シャント回路（図示せず）をオンに切替える。信号は出力Ａに供給さ れ、ラインスイッチの制御トランジスタＴＲ３をオンに切替え、その結果トラン ジスタＴＲ４およびＴＲ５がオンに切替えられる。トランジスタＴＲ５が動作す ると、ライン端子Ｌｌ、極性保護装置ＰＧの直流正端子、抵抗Ｒ４、トランジス タＴＲ５のコレクタ・エミツタ路、送信回路ＴＸと並列のシャント回路、極性保 護装置ＰＧの直流負端子を通ってライン端子Ｌ２に至る電流ループが形成される 。約４００ミリ秒後にシャント回路およびミュート信号は除去され、送信回路Ｔ Ｘは電流ループ中に残される。

第３図を参照すると、トランジスタＴＲ８およびＴＲ７、抵抗Ｒ６およびダイオ ードＤ６、およびデカップリング素子Ｃ３より構成される調整回路が付加されて いることを除いて第２図に示されたものと実質上同一の電話機装置が示されてい る。トランジスタＴＲ７のエミッタ・コレクタ路はラインスイッチのスイッチ路 とダイヤルチップ１の端子Ｃとの間に直列に接続され、トランジスタＴＲ７のベ ース端子はトランジスタＴＲ６のコレクタに接続され、トランジスタＴＲ８のベ ースはトランジスタＴＲ２のベースに結合されている。

動作において、電話機がオフフック状態にあり、キャパシタＣＩの両端の電圧が 例えば４．２Ｖに上昇し始めると、ツェナーダイオードＤ２および抵抗Ｒ７を流 れる電流が増加し、ツェナーダイオードＤ２のカソードにおける電圧を増加させ る。その結果、トランジスタＴＲ６は抵抗Ｒ６を流れる電流を増加させる。抵抗 Ｒ６を流れる電流が増加するとトランジスタＴＲ７のベースにおける電圧は低下 され、それによって端子Ｃにおける電圧が調整される。抵抗Ｒ７の値は基準電圧 を決定する。

ダイヤルチップ付勢回路が調整回路によって誤動作しないことを確実にするため にダイオードＤ６がトランジスタＴＲ６のベース・エミツタ路に配置される。ダ イオードＤ６の順方向特性は、ダイヤルチップ付勢回路の動作中顕著な電流がト ランジスタＴＲ６を流れないような特性である。調整中トランジスタＴＲ８のコ ンダクタンスを変化させるために端子Ｃの電圧がツェナーダイオードのカソード における電圧の増加に対応して調整基準値に上昇したとき、可成の電流がトラン ジスタＴＲ６のベース・エミツタ路を介して流れ、調整回路を動作させる。

以上この発明をいくつかの特定の構成に関連して説明したが、この発明の技術的 範囲を逸脱することなく置換変形が可能であることが理解されよう。

国際調査報告 ＡＮＮＥＸ　’１１０　’ｌｌ［Ｄｎ口廿ａｆｆｌα％　５ＥＡＲＯＩ　ＲＥＰ ＣＲ’ｆ’　ＧＩＤＧつそａＴＴＧＱＬ　ＷＣＡＴＩＧＪ　Ｎ）、ＰＣＴ　ＡＵ 　　８８０００４６シ　　１０２１１１　　　　　　ＧＥＬ　　２１２６０４７ 　　　　　　コ　５９０５５６６５　　　　　　ｕｓ　　４５０６１１４１１： ２９２フ４７４Ａ！Ｔ６７７６／７ＢＣＥ２９１７８６フＡＴ６７７フ／フ８２ ３寥３２１１

Claims (8)

【特許請求の範囲】
1. １．交換機ラインの導体にそれぞれ接続される第１および第２のライン端子手段 と、それらライン端子手段間に接続された送信回路手段と、この送信回路手段に 関する制御手段の出力に結合された制御素子を有する制御可能な半導体スイッチ の導電路によつてスイッチング素子が形成されているラインスイッチ手段とを具 備する回路装置であつて、前記スイッチング素子は電話機ループ電流回路中に直 列に接続され、前記制御手段は前記スイッチング素子を切替えるために前記制御 手段の出力にフックスイッチモード信号を供給するためにフックスイッチ手段に 結合された第１の入力手段を具備し、前記制御手段は前記第１のライン端子手段 および前記ラインスイッチ手段の導電路を介して交換機バッテリから前記制御手 段と関連する電力端子手段に引出された電流から供給電力を導出し、 前記回路装置はさらに交換機ラインから予め定められた大きさの電流をブリード するブリード回路と、制御素子が前記ブリード回路に結合されその制御素子が前 記ラインスイッチ手段の制御素子に結合されている第１の制御可能な半導体スイ ッチ手段とを備え、それにより前記ライン端子を交換機ラインに接続したときブ リード電流が前記第１の制御可能な半導体スイッチ手段を導電状態とし、それに より前記ラインスイッチ手段のスイッチング素子が導電状態にされて前記制御手 段を動作可能にするため制御手段の前記電力端子手段に電流を接続し、前記電力 端子手段は予め定められた期間後に前記キャパシタ手段の両端の電圧の大きさが 前記第１の半導体スイッチ手段がラインスイッチを非導通状態させるレベルに到 達するように構成された蓄積キャパシタ手段に結合されている電話機回路装置。
2. ２．第２の制御可能な半導体スイッチ手段を具備し、その制御素子はツェナーダ イオード手段を含む遅延回路を介して前記蓄積キャパシタ手段に結合され、その 導電路は前記第１の制御可能な半導体スイッチ手段の制御素子に結合され、前記 ツェナーダイオード手段の特性は前記蓄積キャパシタの両端の電圧が第１の予め 定められた大きさに達したときツェナーダイオード手段が比較的大きな電流を流 し始めてそれによつて前記第２の制御可能な半導体スイッチ手段が導電状態とな り、それによつて第１の制御可能な半導体スイッチ手段をオフに切替えるもので ある請求項１記載の装置。
3. ３．前記遅延回路はＲＣ回路網を含み、その特性は第２の半導体スイッチ手段の 導電状態が前記蓄積キャパシタの両端の電圧が前記第１の予め定められた大きさ より高い第２の予め定められた大きさに上昇するまで遅延されるようなものであ る請求項２記載の装置。
4. ４．前記制御手段の電力端子手段における電圧を調整するための電圧調整手段を 含み、この電圧調整手段は第３の半導体スイッチ手段を具備し、その導電路は前 記第１のライン端子と前記電力端子手段との間に直列に接続され、その制御素子 は電圧検出回路に結合され、電力端子手段における電圧の大きさが第３の予め定 められた大きさに上昇したとき第３の半導体スイッチ手段の導電路のコンダクタ ンスが増加し、それによつて前記電力端子手段における電圧が前記電圧検出回路 によつて設定された基準値の周囲で調整される請求項１乃至３のいずれか１項記 載の装置。
5. ５．前記電圧検出回路は第４の制御可能な半導体スイッチ手段を具備し、その制 御素子は前記ツェナーダイオード手段および予め定められた値の電圧基準抵抗手 段を含む基準回路に結合され、その導電路は直列接続された電流検出抵抗手段を 介して前記ライン端子手段および前記第３の半導体スイッチ手段の制御素子に結 合され、それによつて前記電力端子手段における電圧が前記第３の予め定められ た大きさに上昇したとき前記基準回路を通る増加された電流によつて電流検出抵 抗の電流を増加させ、それによつて第３の半導体スイッチ手段のコンダクタンス を減少させる請求項４記載の装置。
6. ６．前記送信回路手段と関連する制御手段は１０の数のレバートリトーン／パル スダイヤルチップである請求項１乃至５のいずれか１項記載の装置。
7. ７．前記送信回路手段と関連する制御手段はマイクロプロセッサである請求項１ 乃至５のいずれか１項記載の装置。
8. ８．実質上添附図面第１図乃至第３図を参照して説明した電話機回路装置。