JPH0247845A

JPH0247845A - 半導体集積回路装置の製造方法およびそれに用いる検査方法および検査治具

Info

Publication number: JPH0247845A
Application number: JP19968688A
Authority: JP
Inventors: Takahiko Takahashi; 高橋　貴彦; Mitsuo Usami; 光雄宇佐美; Kenji Hida; 飛田　賢治; Shoichiro Harada; 原田　昇一郎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-08-10
Filing date: 1988-08-10
Publication date: 1990-02-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体集積回路装置の製造技術およびそれに
用いる検査技術に関し、特に、大規模論理集積回路装置
の開発における生産性の向上に効果のある技術に関する
。

〔従来の技術〕

たとえば、汎用の電子計算機システムおよびそれに用い
られる大規模論理集積回路装置などの開発においては、
システムに組み込む前の段階で誤りのない完全な論理機
能を有する大規模論理集積回路装置を製作することは実
際上困難であり、さらにシステムの仕様変更などによっ
ても論理機能の修正が必須となる。

このため、実際のシステムに組み込んだ後に見出された
大規模論理集積回路装置の論理不良や仕様変更などに基
づいて要請される論理機能の修正に対処する方法として
は、次のようなものが考えられる。

すなわち、基本セルの形成が完了した状態の半導体ウェ
ハに対して、基本セル間の配線設計を追加するだけで所
望の論理機能を有する大規模論理集積回路装置を得る、
いわゆるマスクスライス方式により論理機能の修正要求
には配線に関するマスクパターンを変更することで対処
するものである。

また、論理修正後の検査は、ウェハ状態のままの大規模
論理集積回路装置に対して、いわゆるウェハプーバを用
いて行うことが一般的である。

なお、前記の７スタスライス方式による大規模論理集積
回路装置の製造技術については、株式会社オーム社、昭
和５９年１１月３０日発行、電子通信学会編、ｒＬｓＩ
ハンドブックＪＰ２０４〜Ｐ２Ｏ５に記載されている。

また、ウェハプローバを用いたチップ状態の半導体集積
回路装置の検査技術については、特開昭６０−１１６１
４４号公報に記載されている。

〔発明が解決しようとする課題〕

ところが、上記のような従来技術では、修正要求の規模
の大小に係わらず、配線パターンを新たに形成するウェ
ハプロセスからやり直す必要があり、たとえば４層にも
及ぶ多層配線構造を有する大規模論理集積回路装置など
においては論理修正などの作業に長時間を要することと
なり、大規模論理集積回路装置右よびそれを使用する電
子計算機システムの開発期間が長くなるという問題があ
る。

また、通常のウェハプローバでは、真空吸着によって半
導体ウェハを固定するウェハチャックを備えているが、
そのままでは、たとえば個々のチップ状態に分離された
大規模論理集積回路装置の真空吸着による固定およびプ
ローブ検査ができないという問題がある。

また、前述の特開昭６０−１１６１４４号公報の技術で
は、半導体ウェハの大口径化に伴って生じる個々のチッ
プへの位置合わせ精度の劣化を回避できるという効果は
あるものの、従来のウェハプローバとは別に、チップ状
態に分割された半導体集積回路装置を検査するための専
用の検査装置を用意しなければならず、検査工程におけ
る設備投資が必要以上に嵩むという不利がある。

そこで、本発明の目的は、半導体集積回路装置およびそ
れを使用したシステムの開発期間を短縮することが可能
な半導体集積回路装置の製造方法を提供することにある
。

本発明の池の目的は、ウェハプローバを用いたベレット
のプローブ検査を可能にして、ベレットのプローブ検査
における所要時間およびコストを削減することが可能な
半導体集積回路装置の検査方法を提供することにある。

本発明のさらに他の目的は、ウェハプロセスを用いたベ
レットのプローブ検査を可能にして、ベレットの検査工
程における検査精度の向上、さらには所要時間およびコ
ストを削減することが可能な半導体集積回路装置の検査
治具を提供することにある。

本発明の前記ならびにその他の目的と新規な特黴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、以下の通りである。

すなわち、本発明の半導体集積回路装置の製造方法は、
ウェハプロセスを経て形成される複数個の同一種の半導
体集積回路装置の各々を個々のペレットに分割した後に
第１群および第２群に分け、第１群に属するペレットを
目的のシステムに組み込み込むとともに第２群に属する
ペレットを保存しておき、システムに組み込まれた第１
群に属するペレットに機能不良が見出された場合には、
第２群に属するペレットに機能不良を解消する配線修正
を施した後にシステムに組み込む操作を繰り返すように
したものである。

また、本発明の半導体集積回路装置の検査方法は、ウェ
ハチャックを備えたウェハプローバを用い、ウェハ状の
治具の一部に開設された窓部にペレットを保持してウェ
ハチャックに固定することにより、ペレットのプローブ
検査を行うようにしたものである。

また、本発明の半導体集積回路装置の検査治具は、ウェ
ハプローバのウェハチャックに着脱自在に載置されるウ
ェハ状の基板と、この基板の一部に開設され、ペレット
が位置される窓部とからなるものである。

〔作用〕

上記した本発明の半導体集積回路装置の製造方法によれ
ば、実際のシステムに組み込まれている第１群のペレッ
トに機能不良が見出された場合に、すでに完成している
第２群のペレットに第１群のペレットの機能不良を解消
する配線修正を施した後、当該第１群のペレットと交換
することで、たとえば、機能不良を解消すべく多層配線
構造の一部または全体をウェハプロセスによって最初か
ら作り直す場合などに比較して、第１群のペレットの機
能不良の解消や仕様変更などに対する対策を迅速に行う
ことができる。

これにより、半導体集積回路装置およびそれを用いるシ
ステムの開発期間を大幅に短縮することができる。

また、上記した本発明による半導体集積回路装置の検査
方法によれば、通常のウェハプローバになんら改造を加
えることなくペレット状態の半導体集積回路装置のプロ
ーブ検査を行うことができるので、たとえばペレットに
専用のプローブ検査装置を新たに用意する必要がなく、
ペレットのプローブ検査工程における所要時間およびコ
ストを削減できる。

また、上記した本発明による半導体集積回路装置の検査
治具によれば、通常のウェハプローバになんら改造を加
えることなくペレット状態の半導体集積回路装置のプロ
ーブ検査を行うことができるので、たとえばベレット専
用のプローブ検査装置を新たに用意する必要がなく、ベ
レット状態の半導体集積回路装置のプローブ検査におけ
る所要時間およびコストを削減できる。

また、検査系に対するペレットの位置決めを安定かつ高
精度に行うことができ、検査精度が向上する。

〔実施例〕

第１図は本発明の検査治具の一例を示す斜視図、さらに
第２図は本発明の検査方法が実施されるウェハプローバ
の一例を示す断面図、第３図はその平面図、同じく第４
図はその平面図である。

また、第５図は本発明の一実施例である半導体集積回路
装置の製造方法の一例を示す流れ図であり、第６図は、
その一部をさらに詳細に示す説明図である。

まず、第１図〜第４図を参照しながら、本発明の一実施
例である検査方法に用いられるウェハプローバおよび検
査治具の構成の一例を説明する。

第２図に示されるように、本実施例におけるウェハプロ
ーバｌは、水平面内における直線移動・回転変位および
垂直方向における昇降動作が自在なＸ−Ｙテーブル２と
、このＸ−Ｙテーブル２に支持されたウェハチャック３
とを備えている。

このウェハチャック３０表面には、第４図に示されるよ
うに、同心円状に複数の吸引ａ３ａが刻設されている。

さらに、ウェハチャック３の内部には、複数の前記吸引
溝３ａの底部に一端が開口するとともに他端部は、外部
の図示しない真空ポンプなどに接続された吸引管３ｂに
連通ずる複数の吸引孔３ｃが穿設されており、このウェ
ハチャック３の上に載置される板状の図示しない半導体
ウェハなどが真空吸着によって当該ウェハチマツク３の
上に着脱自在に安定に保持されるものである。

一方、ウェハチャック３の上方には、当該ウェハチャッ
ク３の平面に平行な姿勢でプローブカード４が設けられ
ている。

このプローブカード４においてウェハチャック３に対す
る対向面には、撓曲自在で鋭利な先端部を当該プローブ
カード４の中央部に所定の位置関係で集中させた姿勢で
基端部側がプローブカード４に固定された複数の探針５
が配置されている。

そして、ｘ−Ｙテーブル２の適宜の位置決め動作により
、ウェハチャック３に固定される図示しない半導体ウェ
ハに設けられた複数の半導体集積回路素子の各々の図示
しない外部電極などに探針５が個別に押圧され、電気的
に接続されるように構成されている。

また、プローブカード４の中央部には、観察窓４ａが開
設されており、ウェハチャック３に固定される図示しな
い半導体ウェハに設けられた複数の半導体集積回路素子
の各々の図示しない外部電極などに対する複数の探針５
の接触状態や位置決め状態の良否などが上方から観察可
能にされている。

さらに、プローブカード４に設けられた複数の探針５は
、当該プローブカード４の内部に設けられた配線構造５
ａおよびこの配線構造５ａに接続されるケーブル５ｂな
どを介して、たとえば制御計算機などからなるテスタ６
に接続されている。

そして、ウェハチャック３に固定される図示しない半導
体ウェハに設けられた複数の半導体集積回路素子の各々
に設けられた複数の図示しない外部電極などに個別に接
続される複数の探針５を介して、前記テスタ６から動作
試験信号の授受や動作電力の供給が行われるものである
。

この場合、ウェハチャック３の上面には、通常の半導体
ウェハとほぼ同様の形状を呈する基板７ａからなる治具
７が載置されるように構成されている。

この治具７の基板７ａには、載置されるウェハチャック
３に刻設された複数の吸引溝３ａのいずれかに重なり合
う位置に、第２図に示されるように、基板７ａを貫通す
る矩形の窓部７ｂが開設されている。

さらに、矩形の窓部７ｂを取り囲む領域には、矩形の段
差部７Ｃが基板７ａの表面よりも低く形成されており、
半導体ウェハを切断して形成され、各々の内部に大規模
論理集積回路装置が形成されている矩形のベレット８が
、段差部７Ｃの中央部に位置する窓１７ｂを完全に隠蔽
する状態で当該段差１！８７ｃに収容される構造となっ
ている。

さらに、矩形の段差部７ｃの各辺の中央部には、はぼ半
円形の逃げ溝７ｄがそれぞれ形成されてふり、ビンセッ
トなどを用いた段差部７ｃに対するベレット８の装着お
よび取り出し作業がベレット８を損傷することなく容易
に行われるように構成されている。

また、基板７ａの外周の一部には、当該外周部を、矩形
の前記段差部７ｃの一辺に平行な方向に直線的に切除し
て形成されたオリエンテーション・フラット７ｅが設け
られており、たとえば、ウェハチャック３に対する治具
７の位置決め作業における基準面として用いられるもの
である。

さらに、治具７の基板７ａの表面には、前記オリエンテ
ーション・フラット７ｅの方向と平行な位置決め１７　
ｆ、および前記オリエンテーション・フラッ）７ｅの方
向と直交する位置決め溝７ｇがそれぞれ刻設されており
、プローブカード４に固定された複数の探針５に対する
ベレット８の位置決めなどに使用されるものである。

以下、上記のようなプローブ検査技術を用いる半導体集
積回路装置の製造方法の一例を第５図および第６図の流
れ図などを参照しながら説明する。

まず、拡散工程などを経ることによってトランジスタ等
の能動素子などからなる基本セルが形成されたウェハ状
態の図示しないマスクスライスに対して、所望の論理動
作が実現されるように基本セル間を相互に接続する多層
配線構造をフォトリングラフィ技術によって形成し、図
示しない半導体ウェハ内に複数の同一機能の大規模論理
集積回路装置を同時に形成する。

さらに、ウェハ状態にある複数の同一機能の大規模論理
集積回路装置の各々に対して、外部との動作信号の授受
などを行う電極として機能する半田バンブ８ａを形成す
る（ステップ１０１）。

次に、複数の同一機能の半導体集積回路装置が形成され
ている図示しない半導体ウェハを切断することにより、
ウェハ状態の複数の同一機能の大規模論理集積回路装置
の各々を個々のベレット８に分離する（ステップ１０２
）。

さらに、各々が同一の論理機能を有する大規模論理集積
回路装置である複数のベレット８を、汎用の電子計算機
などのシステムに実装される第１群と、そのまま保管さ
れる第２群とに区分けする（ステップ１０３）。

その後、第１群のベレット８を、所定の組立工程などを
経てシステムに実装する（１０４）。

次に、第１群のベレット８が実装されたシステムにおい
て一部または全体の機能試験を行う（ステップ１０５）
。

そして、実装された第１群のベレット８における論理的
または物理的な機能不良があるか、さらにはシステム全
体としての仕様変更の要否が判定され（ステップ１０６
）、ベレット８にふける機能不良やシステムとしての仕
様変更などが無かった場合には、システムは通常の稼働
に供される（ステップ１０７）。

一方、前記ステップ１０６において、システムに実装さ
れた第１群のベレット８における機能不良やシステムの
仕様変更があった場合には、まず、問題の機能不良や仕
様変更に対処する配線修正情報や、修正後のプローブ検
査における診断データを決定する（ステップ１０８）。

その後、前記ステップ１０８において決定された配線修
正情報に基づいて、第１群のベレット８と同一の構造お
よび論理機能を有し、前記ステップ１０３において保管
されていた第２群のベレット８に対して配線修正作業を
施す（ステップ１０９）。

ここで、このステップ１０９における第２群のベレット
８に対する配線修正作業の一例を示したものが第６図で
ある。

まず、図示しない集束イオンビーム装置などを用いてベ
レット８における目的の配線構造８ｂを露出させるべく
当該配線構造８ｂを覆っている絶縁膜８Ｃに透孔８ｄを
穿設する（ステップ１０９ａ）。

その後、透孔８ｄが穿設されたベレット８を図示しない
ＣＶＤ装置内に搬送する（ステップ１０９ｂ）。

そして、まず、前記ステップ１０９ｂにおける搬送中に
、透孔８ｄを介して外部に露出された配線構造８ｂに形
成された自然酸化膜を除去して露出面を清浄化すべく、
軽度のスパッタエツチングを施す（ステップ１０９Ｃ）
。

次に、配線構造８ｂを外部に露出させる透孔８ｄの内部
およびベレット８の全面に、クロム（Ｏｒなどの導体か
らなる下地膜８ｅを数十人の厚さに形成する（ステップ
１０９ｄ）。

さらに、図示しないレーデビームなどを励起光として用
いるとともに、モリブデンカルボニル（Ｍｏ（Ｃｏ）、
などを反応ガスとする局部的な光化学気相成長によって
、透孔８ｄから露出した配線構造８ｂと、同様に露出さ
れた他の配線構造８ｂなどとを接続する修正配線８ｆを
所定の形状に選択的に形成する（ステップ１０９　ｅ）
。

その後、修正配線８ｆの下地以外の不用な下地膜８ｅを
選択的なエツチングによって除去する（１０９ｆ）。

なお、上記の説明では、簡単のため、配線修正の一例と
して、配線構造８ｂを相互に電気的に接続する場合につ
いて説明したが、ステップ１０９ａにおいて集束イオン
ビームなどにより配線構造８ｂを所望の部位で単に切断
するなどの作業も適宜組み合わせて行われる。

こうした一連の配線修正作業により、ステップ１０６に
おいて見出された第１群のベレット８１；おける機能不
良やシステムの仕様変更に対処する配線修正が第２群の
ベレット８に施される。

その後、上述のような配線修正が施された東２群のベレ
ット８に対して、配線修正結果の可否を判別するプロー
ブ検査が施される（ステップ１１０）。

ここで、本実施例におけるプローブ検査は次のようにし
て行われる。

まず、通常のウェハプローバ１のウェハチャック３に対
して、前述のウェハ状の治具７が、複数の位置決め溝７
ｆ、７ｇが刻設された面を上にし、かつ窓部７ｂが吸引
溝３ａの直上部に位置するように載置される。

さらに、配線修正後の検査すべき第２群のベレット８を
、複数の半田バンプ８ａの形成面を上向きにした姿勢で
治具７の段差部７ｃの内部にセットし、矩形のべしγト
８よりも僅かに大きな寸法の段差部７Ｃの一隅に密着さ
せる。

この時、吸引°溝３ａの直上部に位置する治具７の窓部
７ｂはベレット８によって完全に隠蔽された状態となる
。

この状態で、吸引管３ｂおよび吸引孔３Ｃを介して、治
具７の下面によって密閉された複数の吸引溝３ａの内部
を排気することにより、治具７およびこの治具７の段差
部７Ｃにセットされ、窓部７ｂを通じて吸引溝３ａに露
出したベレット８は、大気圧によってウェハチャック３
に確実に固定された状態となる。

その後、治具７の表面に刻設されている複数の位置合わ
せ溝７ｆ、７ｇを目視または、ウエハブローバｌに備え
られている図示しない位置決め制御系によって観察する
ことにより、当該治具７の段差部７Ｃにセットされてい
るベレット８とプローブカード４に固定されている複数
の探針５との平行出しなどを行う。

さらに、ベレット８に設けられている複数の半田バンプ
８ａの各々が複数の探針５の各々の直下に位置するよう
に、Ｘ−Ｙテーブル２を適宜駆動する。

その状態で、ウェハチャック３を所定の高さに上昇させ
ることにより、ベレット８に設けられている複数の半田
バンプ８ａの各々に対して、複数の探針５の各々の先端
部が所定の接触圧で押圧され、第３図に示されるように
両者が電気的に接続された状態となる。

この状態で、テスタ６は、前記ステップ１０８において
決定された診断データなどに基づいて、配線修正後の第
２群のベレット８に対する動作試験を遂行する。

このように、本実施例におけるプローブ検査においては
、上述のように構造が簡単で製作の容易な治具７を使用
することで、従来のウェハプローバ１になんらの改造な
どを施すことなく、個々のベレット８のプローブ検査を
簡便かつ高精度に行うことができる。

これにより、ウェハ状態とは異なる個々のベレット８の
プローブ検査のために新たに検査装置を開発したり、ウ
ェハチャック３を改造する必要がなく、配線修正が施さ
れたベレット８のプローブ検査における所要時間の短縮
および原価低減を実現することができる。

また、治具７において、たとえば、単に窓部７ｂをベレ
ット８よりも大きめに形成し、当該ベレット８がウェハ
チャック３に直接に接するように保持する場合には、窓
部７ｂの内周とベレット８の外周との間に生じる隙間か
ら侵入する外気によってベレット８に作用する真空吸着
力が損なわれることが懸念される。

ところが、本実施例の場合には、治具７において基板７
ａを貫通して開設された窓部７ｂの周囲に段差部７Ｃを
設け、この段差部７Ｃに窓部７ｂを完全に隠蔽する状態
でベレット８が保持される構造であるため、ベレット８
は治具７に対して気密に保持されることとなり、上記の
ような不都合が確実に防止され、治具７およびベレット
８をウェハチャック３に対してより安定に固定すること
ができる。

さらに、矩形の段差部７Ｃの各辺の中央部に、はぼ半円
形の逃げ溝７ｄがそれぞれ形成されていることにより、
ピンセットなどを用いてペレット８を段差部７Ｃに着脱
する際に、ペレット８を損傷することなく容易に作業を
遂行することができる。

一方、上述のステップ１１１におけるプローブ検査にお
いて、前述の配線修正作業が不完全で所要の論理動作や
動作性能が不可と判定された場合には、前記ステップ１
０９の配線修正作業に戻り、同一のペレット８または、
他の新たな第２群のペレット８に対して配線修正作業を
施す。

また、ステップ１１１においてプローブ検査の結果が可
と判定された場合には、配線修正済の第２群のペレット
８を、システムに実装されている不良の第１群のペレッ
ト８の代わりに実装しくステップ１１２）、その後、前
記ステップ１０５以降の上述の一連の作業を繰り返す。

ここで、従来における電子計算機システムやそれに使用
される大規模論理集積回路装置からなるペレット８の開
発においては、システムに対するペレット８の実装後に
生じた機能不良や仕様変更に対しては、通常のウェハプ
ロセスによって、ウェハ状態のマスクスライスに対する
多層配線構造の一部または全部の形成をやり直すなどの
方法が一般的であるが、この方法では、ペレット８に要
求される論理動作が複雑になり配線層の数が増大するに
つれて機能不良の修正や仕様変更に対する対策の完了ま
でに必要以上に時間が掛かるという問題があった。

このことは、ペレット８における入出力端子数の増大に
伴って、従来のワイヤボンディング方法に代えて半田バ
ンプを採用する実装方式では、多層配線の形成後に長時
間を要する蒸着その他の方法で半田バンプも形成する必
要があり、所要時間の増大は特に著しくなる。

ところが、上述のような本実施例における製造方法によ
れば、製作に長時間を要する配線構造や半田バンプがす
でに形成され、完成した状態にある第２群のペレット８
に対して、必要に応じた最小限の配線修正を施すだけで
よく、機能不良の修正や仕様変更に対する対策の完了ま
での所要時間を大幅に短縮することができる。

これにより、大規模論理集積回路装置およびそれを用い
た汎用の電子計算機システムの開発期間を大幅に短縮で
きるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、本発明の半導体集積回路装置の製造方法によ
れば、ウェハプロセスを経て形成される複数個の同一種
の半導体集積回路装置の各々をペレットに分割した後に
第１群および第２群に分け、前記第１群に属する前記ペ
レットを目的のシステムに組み込み込むとともに前記第
２群に属する前記ペレットを保存しておき、前記システ
ムに組み込まれた前記第１群に属する前記ペレットに機
能不良が見出された場合には、前記第２群に属する前記
ペレツトに前記機能不良を解消する配線修正を施した後
に前記システムに組み込む操作を繰り返すので、実際の
システムに組み込まれている第１群のペレットに機能不
良が見出された場合に、すでに完成している第２群のペ
レットに第１群のペレットの機能不良を解消する配線修
正を施した後、当該第１群のペレットと交換することで
、たとえば、機能不良を解消すべく多層配線構造の一部
または全体をウェハプロセスによって最初から作り直す
場合などに比較して、第１群のペレットの機能不良の解
消や仕様変更などに対する対策を迅速に行うことができ
る。

また、本発明の半導体集積回路装置の検査方法によれば
、通常のウェハプローバになんら改造を加えることなく
ペレット状態の半導体集積回路装置のプローブ検査を行
うことができるので、たとえばペレットに専用のプロー
ブ検査装置を新たに用意する必要がなく、ペレットのプ
ローブ検査工程における所要時間およびコストを削減で
きる。

また、本発明になる検査治具によれば、通常のウェハプ
ローバになんら改造を加えることなくペレット状態の半
導体集積回路装置のプローブ検査を行うことができるの
で、たとえばペレットに専用のプローブ検査装置を新た
に用意する必要がなく、ペレット状態の半導体集積回路
装置のプローブ検査における所要時間およびコストを削
減できる。

【図面の簡単な説明】

第１図は本発明の検査治具の一例を示す斜視図、第２図
は本発明の検査方法が実施されるウェハプローバの一例
を示す断面図、第３図はその平面図、第４図はその平面図、第５図は本発明の一実施例である半導体集積回路装置の
製造方法の一例を示す流れ図、第６図はその一部をさら
に詳細に示す説明図である。ｌ・・・ウェハプローバ、２・・・Ｘ−Ｙテーブル、３
・・・ウェハチャック、３ａ・・・吸弓溝、３ｂ・・・
吸引管、３Ｃ・・・吸引孔、４・・・プローブカード、
４ａ・・・観察窓、５・・・探針、５ａ・・・配線構造
、５ｂ・・・ケーブル、６・・・テスタ、７・・・治具
、７ａ・・・基板、７ｂ・・・窓部、７Ｃ・・・段差部
、７ｄ・・・逃げ溝、’ｌｅ・・・オリエンテーション
・フラッ）、７ｆ、７ｇ・・・位置決め溝、８・・・ペ
レット、８ａ・・・半田バンブ、８ｂ・・・配線構造、
８Ｃ・・・絶縁膜、８ｄ・・・透孔、８ｅ・・・下地膜
、８ｆ・・・修正配線、１０１〜１１２．１０９ａ−１
０９ｆ・・・大規模論理集積回路製蓋の製造工程の各ス
テップ。第１図代　理　人　弁理士筒　　井　　大　　和７・・・治　具７ａ・・・基　板７ｂ・・室部７ｃ・・・断差部７ｄ・・逃げ溝７ｅ・・・オリエンテーシツンフラノト７　ｆ　＋　７
　ｙ・・・位置決め溝第図６ａ・・・吸引溝治具第図

Claims

【特許請求の範囲】１、ウェハプロセスを経て形成される複数個の同一種の
半導体集積回路装置の各々をペレットに分割した後に第
１群および第２群に分け、前記第１群に属する前記ペレ
ットを目的のシステムに組み込み込むとともに前記第２
群に属する前記ペレットを保存しておき、前記システム
に組み込まれた前記第１群に属する前記ペレットに機能
不良が見出された場合には、前記第２群に属する前記ペ
レットに前記機能不良を解消する配線修正を施した後に
前記システムに組み込む操作を繰り返すことを特徴とす
る半導体集積回路装置の製造方法。２、前記ペレットが大規模論理集積回路装置であり、前
記システムが電子計算機であることを特徴とする請求項
１記載の半導体集積回路装置の製造方法。３、ウェハチャックを備えたウェハプローバを用い、ウ
ェハ状の治具の一部に開設された窓部に半導体集積回路
装置からなるペレットを保持して前記ウェハチャックに
固定することにより、ペレットのプローブ検査を行うこ
とを特徴とする半導体集積回路装置の検査方法。４、請求項１記載の半導体集積回路装置の製造方法にお
ける前記配線修正の後に前記ペレットのプローブ検査を
行う請求項３記載の半導体集積回路装置の検査方法。５、ウェハプローバのウェハチャックに着脱自在に載置
されるウェハ状の基板と、この基板の一部に開設され、
ペレットが位置される窓部とからなる検査治具。６、ウェハ状の前記基板の表面には、位置決め溝が刻設
されていることを特徴とする請求項５記載の検査治具。７、前記窓部を取り囲む領域は前記基板の表面よりも低
い段差部をなし、前記ペレットは、前記窓部を完全に隠
蔽した状態で前記段差部の一隅に保持されるようにした
ことを特徴とする請求項５記載の検査治具。